JPH01321658A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH01321658A
JPH01321658A JP15609488A JP15609488A JPH01321658A JP H01321658 A JPH01321658 A JP H01321658A JP 15609488 A JP15609488 A JP 15609488A JP 15609488 A JP15609488 A JP 15609488A JP H01321658 A JPH01321658 A JP H01321658A
Authority
JP
Japan
Prior art keywords
film
silica film
silica
wiring layer
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15609488A
Other languages
English (en)
Inventor
Shigeru Murakami
茂 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15609488A priority Critical patent/JPH01321658A/ja
Publication of JPH01321658A publication Critical patent/JPH01321658A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に平坦化された多層
配線の層間絶縁膜を有する半導体集積回路に関する。
〔従来の技術〕
一般に、半導体集積回路における多層配線の層間絶縁膜
として、気相成長法によるシリコン酸化膜やシリコン窒
化膜が用いられている。また、下層配線の段差の平滑化
が可能なバイアス・スパッタリング法によるシリコン酸
化膜も用いられている。しかしながら、近年のデバイス
の高集積化に伴う配線の微細化によって、配線間隔が増
々狭くなってきた。従って、前記絶縁膜を用いて配線の
間隙を充分な膜厚で被覆することが困難となった。しか
も、特に狭い間隙の底部では、膜の成長が遅くなる為、
第3図に示す様に、絶縁膜4の表面は段部でオーバーハ
ング状となり、この部分を直交する上層配線9の形成が
不能となる。また段部の平滑化効果を有するバイアス・
スパッタ法を用いて絶縁膜10を形成した場合、第4図
に示す様に、オーバーハング状にはならないが上層の配
線層9の被覆性が悪く、著しく装置の信頼性が低下する
この不具合を防止する為、有機系ガラス物質を回転塗布
法を用いて膜形成し、間隙3を埋込むことによって平坦
化を行う方法が実施されている。
尚、回転塗布によって得られる膜は、厚膜にすることが
困難であり、2層の配線層間の絶縁性に乏しい為、気相
成長法等で形成した膜との組合せで用いることが一般的
である。
〔発明が解決しようとする課題〕
平坦化に用いられる有機系ガラス物買は、200°C〜
400℃で焼結することによって有機成分を揮発させ、
無機膜として形成する物と、有機成分を残したまま焼結
させる物とがある。前者の場合は、第5図に示す様に、
塗布膜6は無機膜である為、加工性及び電気的特性上気
相成長法で形成した膜と同等の性質を有するが、厚く膜
形成を行うと焼結時に体積収縮によるクラックを発生し
やすい。従って、間隙3に溜な部分でクラック11を生
じやすいという欠点がある。ところが、クラックが生じ
ない程度に薄く膜形成を行った場合、第6図に示す様に
、塗布後の平坦性が不充分となり、上層配線9の被覆性
が悪くなる。
一方、後者の場合は、第7図に示す様に、塗布膜5は比
較的厚膜の形成が容易であるが、膜中に有機成分を含む
為、酸素プラズマに侵されやすい等加工上の取扱いか無
機膜とは異なる。例えば、フォトレジストの剥離時に酸
素プラズマにさらすと、膜中の有機成分が破壊される為
、膜質の劣化やクラック発生の原因となる。従って、塗
布膜形成後に、気相成長によるシリコン酸化膜7等の無
機膜で全面を覆う必要がある。有機を含む塗布膜5では
平坦性を良くする為に厚く形成した場合にも、下層配線
2の間隙3の部分でクラックを生じることはないが、下
層配線と上層配線を接続する為の開孔8の側壁部12に
塗布膜5が露出する。
従って、開孔後のホトレジスト剥離に酸素プラズマを用
いると塗布膜5の側壁12の部分で表面が侵され荒れを
生じる。また、有機を含む膜は本質的に水分を吸着放出
しやすい為、上層配線9の形成時に加わる熱によって塗
布膜5が吸着した水分を側壁12の部分から放出し、上
層配線が正常に被覆されないという問題がある。
また、この問題は、第8図に示す様に、塗布膜5を薄く
形成することによって押えることができるが、下層配線
2の間隙部3での平坦性が損われ下層配線の被覆性が悪
化するという欠点がある。
〔課題を解決するための手段〕
本発明は、多層配線構造を有し、該多層配線中の下層に
位置する配線層の間隙を塗布膜で埋込んで平坦化した層
間絶縁膜が形成されている半導体集積回路において、前
記層間絶縁膜が有機を含んだ塗布膜を形成した後無機の
塗布膜を形成して成る。
〔実施例〕
第1図は本発明の第1の実施例の断面図である。
まず、従来法により、シリコン基板1上にアルミニウム
層をスパッタリング法により1μmの厚さに形成し、通
常のホトリソグラフィ法の用いて配線層2をパターニン
グする。形成された間隙3は1μmである。
次に、気相成長法によって厚さ0.3μmのシリコン酸
化膜4を成長させた後、第1シリカフイルム5を回転塗
布法により形成する。第1シリカフイルムは400′C
cr)窒素雰囲気で60分間焼結を行い、配線層2の上
部で01μm以下の厚さとなる様に藩く形成するが、配
線層2の間隙部分では深さ2/3程度の位置まで埋込ま
れる。しかし、第1シリカフイルムには焼結後も有機成
分を残した状態の為、体積収縮は少くクラックは生じな
い。
次に、第2のシリカフィルム6を回転塗布法により形成
した後、前記第1シリカフイルムと同様に焼結を行う。
この膜は焼結後はシリコン酸化膜となり、有機成分は含
まない。膜厚は配線層上で0.1μm以下となる様に薄
く形成するが、間隙部分では予め第1シリカフイルム5
によって2/3の深さまで埋込まれている為、第2シリ
カフイルム6での平坦化が容易となる。しかも、間隙部
に溜る量は少い為、体積収縮によるクラックを生ずる恐
れは無い。
次に、下層配線2と上層配線9を接続する為の開孔を設
け、上層配線層9を形成することによって装置は完成す
る。
上記実施例で示した様に、層間膜表面は無機膜に覆われ
ている為、酸素プラズマに侵されることはないが、より
完全な保護膜として、再度気相成長法によるシリコン酸
化膜7を施してもよい。この時、第1図に示す様に、開
孔部8では、第8図と同様、側壁部で塗布膜が露出する
が、第1シリカフィルム層は極表面の薄い領域の為、ガ
ス放出による、第7図に示す様な異常は生じない。
第2図は本発明の第2の実施例の断面図である。
第1の実施例と同様に、第1のシリカフィルムを形成し
、次にCF4系のガスプラズマ中で全面にエツチング処
理を施し、配線層の上部のシリカフィルムを除去する。
このとき、シリカフィルムとシリコン酸化膜とのエツチ
ング速度が等しければ良いが、シリカフィルムの方が速
い場合は、エツチングがオーバーになる程平坦性は損わ
れることになる。しかし、多少の悪化は、次の第2のシ
リカフィルム塗布によって改善される為、問題にはなら
ない。引続き、第1の実施例と同様に開孔8を設けた後
、上層の配線9を形成する。本実施例では良好な平坦性
を保ったまま開孔8の側壁部に第1のシリカフィルム5
が露出しないので、より高信頼性の2層配線を形成する
ことが可能となる。
また、第1シリカフイルムと、第2シリカフイルムの間
に気相成長によるシリコン酸化膜を挟んだ構造としても
同様の効果が得られる。尚、前記実施例で述べたシリカ
フィルムおよび気相成長による酸化膜は、リンやホウ素
等の不純物を含むものであっても良い。
〔発明の効果〕
以上説明したように、本発明は、層間膜平坦化の為の塗
布膜として有機膜と無機膜とを併用することによって膜
形成が容易でかつ平坦性のすぐれた高信頼性の多層配線
構造を有する半導体集積回路を実現できる効果がある。
【図面の簡単な説明】
第1図及び第2図はそれぞれ本発明の第1及び第2の実
施例の断面図、第3図乃至第8図は従来の半導体集積回
路の2層配線における種々の形状を示す断面図である。 1・・・シリコン基板、2・・・上層配線、3・・・間
隙、4・・・シリコン酸化膜、5・・・第1シリカフイ
ルム、6・・・第2シリカフイルム、7・・・シリコン
酸化膜、8・・・開孔、9・・・上層配線、10・・・
スパッタ酸化膜、11・・・クラック、12・・・開孔
部側壁に露出した第1シリカフイルム。

Claims (1)

    【特許請求の範囲】
  1.  多層配線構造を有し、該多層配線中の下層に位置する
    配線層の間隙を塗布膜で埋込んで平坦化した層間絶縁膜
    が形成されている半導体集積回路において、前記層間絶
    縁膜が有機を含んだ塗布膜を形成した後無機の塗布膜を
    形成して成ることを特徴とする半導体集積回路。
JP15609488A 1988-06-23 1988-06-23 半導体集積回路 Pending JPH01321658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15609488A JPH01321658A (ja) 1988-06-23 1988-06-23 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15609488A JPH01321658A (ja) 1988-06-23 1988-06-23 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH01321658A true JPH01321658A (ja) 1989-12-27

Family

ID=15620179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15609488A Pending JPH01321658A (ja) 1988-06-23 1988-06-23 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH01321658A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222426A (ja) * 1990-01-29 1991-10-01 Yamaha Corp 多層配線形成法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222426A (ja) * 1990-01-29 1991-10-01 Yamaha Corp 多層配線形成法
JP2518435B2 (ja) * 1990-01-29 1996-07-24 ヤマハ株式会社 多層配線形成法

Similar Documents

Publication Publication Date Title
US5110712A (en) Incorporation of dielectric layers in a semiconductor
JPH04174541A (ja) 半導体集積回路及びその製造方法
US6218287B1 (en) Method of fabricating a semiconductor structure
US5554884A (en) Multilevel metallization process for use in fabricating microelectronic devices
JPH01321658A (ja) 半導体集積回路
JP2948588B1 (ja) 多層配線を有する半導体装置の製造方法
JPH09213800A (ja) 半導体装置およびその製造方法
JPH0330992B2 (ja)
JPS6376351A (ja) 多層配線の形成方法
JP2728073B2 (ja) 半導体装置の製造方法
JPS61196555A (ja) 多層配線の形成方法
JPH06244286A (ja) 半導体装置の製造方法
JP2002184858A (ja) 半導体素子の製造方法
JPH1074837A (ja) 半導体装置及びその製造方法
KR970005683B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0273652A (ja) 半導体装置の製造方法
JP2000058651A (ja) 多層配線を有する半導体装置及びその製造方法
JP2000174120A (ja) 半導体装置の製造方法
JPS60113444A (ja) 多層配線構造
JPH03153035A (ja) 半導体装置の製造方法
JPH0122984B2 (ja)
JPS62115744A (ja) 半導体装置
KR20010029919A (ko) 반도체 장치 및 그 제조 방법
JPH11195703A (ja) 半導体装置の製造方法
JPH06275614A (ja) 半導体装置の製造方法