JPH0736421B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0736421B2 JPH0736421B2 JP63330886A JP33088688A JPH0736421B2 JP H0736421 B2 JPH0736421 B2 JP H0736421B2 JP 63330886 A JP63330886 A JP 63330886A JP 33088688 A JP33088688 A JP 33088688A JP H0736421 B2 JPH0736421 B2 JP H0736421B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- lower layer
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関する。
従来、多層配線構造の半導体装置において、配線の断線
を防止するため、配線層間を平坦にする方法がいくつか
行われている。
を防止するため、配線層間を平坦にする方法がいくつか
行われている。
第２図は従来の半導体装置の第１の例の断面図である。
シリコン基板１上に絶縁膜２を設け、その上に第1Alに
配線3a〜3cを形成する。CVD法によりシリコン酸化膜４
を堆積した後、シリコン化合物含有溶液を塗布し、焼成
して得られるシリカフィルム６を形成する。更に、CVD
法によりシリコン酸化膜７を堆積し、窓あけして第2Al
配線８を形成する。
配線3a〜3cを形成する。CVD法によりシリコン酸化膜４
を堆積した後、シリコン化合物含有溶液を塗布し、焼成
して得られるシリカフィルム６を形成する。更に、CVD
法によりシリコン酸化膜７を堆積し、窓あけして第2Al
配線８を形成する。
ところが、近年の半導体装置の集積化に伴い、配線が微
細化してきたため、上述したシリカフィルムを用いた平
坦化では充分な平坦性が得られなくなってきた。このた
め、より厚く塗布できる有機シロキサン系ポリマーやポ
リイミドを用いた平坦化が考えられた。
細化してきたため、上述したシリカフィルムを用いた平
坦化では充分な平坦性が得られなくなってきた。このた
め、より厚く塗布できる有機シロキサン系ポリマーやポ
リイミドを用いた平坦化が考えられた。
第３図は従来の半導体装置の第２の例の断面図である。
この半導体装置では、シリカフィルムの代りに有機シロ
キサンポリマー層５を用いている。それ以外は第１の例
と同じである。
キサンポリマー層５を用いている。それ以外は第１の例
と同じである。
しかしながら、塗布膜が厚くなると、コンタクト用孔に
露出する塗布膜の面積が大きくなるので、塗布膜から放
出されるガスが配線金属を腐食する等の問題がある。
露出する塗布膜の面積が大きくなるので、塗布膜から放
出されるガスが配線金属を腐食する等の問題がある。
第４図は従来の半導体装置の第３の例の断面図である。
この半導体装置は、上記の放出ガスによる配線の腐食を
防ぐために考え出されたもので、配線金属上の塗布膜
（有機シロキサンポリマー層５）がなくなるまでエッチ
バックを行う。これ以外は第２の例と同じである。
防ぐために考え出されたもので、配線金属上の塗布膜
（有機シロキサンポリマー層５）がなくなるまでエッチ
バックを行う。これ以外は第２の例と同じである。
しかしながら、有機シロキサンポリマーのように塗布法
で形成する塗布膜の性質として、下地パターンが広い所
では厚く、狭い所では薄く塗布されるので、最も厚く塗
布された部分の塗布膜を完全にエッチバックで除去して
しまうと、微細パターン部での平坦性が悪化してしまう
という問題がある。
で形成する塗布膜の性質として、下地パターンが広い所
では厚く、狭い所では薄く塗布されるので、最も厚く塗
布された部分の塗布膜を完全にエッチバックで除去して
しまうと、微細パターン部での平坦性が悪化してしまう
という問題がある。
本発明の半導体装置は、半導体基板上に第１の絶縁膜を
介して形成された複数の下層配線と、該下層配線を含む
表面を覆いかつ前記下層配線上にコンタクト用孔を有す
るように形成された無機化合物の第２の絶縁膜と、前記
下層配線と上層配線との間に凹部に堆積される有機シロ
キサン系ポリマーまたはポリイミド系樹脂の第３の絶縁
膜と、表面を覆いかつ前記下層配線上にコンタクト用孔
を有するように塗布焼成法により形成された第４の絶縁
膜と、該第４の絶縁膜上に直接に、または前記第４の絶
縁膜上に無機化合物の第５の絶縁膜を介して設けられか
つ前記コンタクト用孔を介して前記下層配線に接続する
上層配線とを含んで構成される。
介して形成された複数の下層配線と、該下層配線を含む
表面を覆いかつ前記下層配線上にコンタクト用孔を有す
るように形成された無機化合物の第２の絶縁膜と、前記
下層配線と上層配線との間に凹部に堆積される有機シロ
キサン系ポリマーまたはポリイミド系樹脂の第３の絶縁
膜と、表面を覆いかつ前記下層配線上にコンタクト用孔
を有するように塗布焼成法により形成された第４の絶縁
膜と、該第４の絶縁膜上に直接に、または前記第４の絶
縁膜上に無機化合物の第５の絶縁膜を介して設けられか
つ前記コンタクト用孔を介して前記下層配線に接続する
上層配線とを含んで構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｄ）は本発明の一実施例の製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
まず、第１図（ａ）に示すように、シリコン基板１上に
形成された絶縁膜２の上に厚さ約1.0μｍの第1Al配線3a
〜3cを形成する。次に、全面にプラズマCVD法を用いて
シリコン酸化膜４を500nmの厚さに堆積する。次に、有
機シロキサンポリマー溶液を塗布し、400℃,30分の熱処
理を行い、有機シロキサンポリマー層５を形成する。こ
の時、細い配線3a,3b上は100nm、広い配線3c上は400nm
の厚さとする。
形成された絶縁膜２の上に厚さ約1.0μｍの第1Al配線3a
〜3cを形成する。次に、全面にプラズマCVD法を用いて
シリコン酸化膜４を500nmの厚さに堆積する。次に、有
機シロキサンポリマー溶液を塗布し、400℃,30分の熱処
理を行い、有機シロキサンポリマー層５を形成する。こ
の時、細い配線3a,3b上は100nm、広い配線3c上は400nm
の厚さとする。
次に、第１図（ｂ）に示すように、広い配線3c上の有機
シロキサンポリマー層５が完全に無くなるように、例え
ばCF4をエッチングガスとした反応性イオンエッチによ
り全面を500nm程度エッチングする。この時、下層のシ
リコン酸化膜４のエッチレートは有機シロキサンポリマ
ー層５の約60％であるため平坦性が悪化する。
シロキサンポリマー層５が完全に無くなるように、例え
ばCF4をエッチングガスとした反応性イオンエッチによ
り全面を500nm程度エッチングする。この時、下層のシ
リコン酸化膜４のエッチレートは有機シロキサンポリマ
ー層５の約60％であるため平坦性が悪化する。
次に、第１図（ｃ）に示すように、シリカフィルム６を
塗布・焼成により形成する。この時の膜厚は平坦部で10
0nm、配線3a,3b,3c上では共に約50nmにする。
塗布・焼成により形成する。この時の膜厚は平坦部で10
0nm、配線3a,3b,3c上では共に約50nmにする。
次に、第１図（ｄ）に示すように、プラズマCVD法を用
いてシリコン酸化膜７を500nmの厚さに堆積し、所定の
位置にコンタクト孔をあけ、開口し第2Al配線８を形成
する。
いてシリコン酸化膜７を500nmの厚さに堆積し、所定の
位置にコンタクト孔をあけ、開口し第2Al配線８を形成
する。
上記実施例における有機シロキサンポリマーをポリイミ
ドに置き換えることによっても同等の効果が得られる。
ただしエッチバックの際エッチングガスにはO2を含んだ
ガスを用いる必要がある。
ドに置き換えることによっても同等の効果が得られる。
ただしエッチバックの際エッチングガスにはO2を含んだ
ガスを用いる必要がある。
以上説明したように、本発明は厚く塗布できる有機シロ
キサン系ポリマーやポリイミド等と、シリカフィルムと
を併用することによって配線層間の段差をなくし、かつ
有機シロキサンポリマー等からの放出ガスによる配線の
腐食の問題も解決したので、断線がなく信頼性が向上し
た半導体装置が得れるという効果を有する。
キサン系ポリマーやポリイミド等と、シリカフィルムと
を併用することによって配線層間の段差をなくし、かつ
有機シロキサンポリマー等からの放出ガスによる配線の
腐食の問題も解決したので、断線がなく信頼性が向上し
た半導体装置が得れるという効果を有する。
第１図（ａ）〜（ｄ）は本発明の実施例を説明するため
の工程順に示した半導体チップの断面図、第２図乃至第
４図はそれぞれ従来の半導体装置の第１乃至第３の例の
断面図である。 １……シリコン基板、２……絶縁膜、3a〜3c……第1Al
配線、４……シリコン酸化膜、５……有機シロキサンポ
リマー層、６……シリカフィルム、７……シリコン酸化
膜、８……第2Al配線。
の工程順に示した半導体チップの断面図、第２図乃至第
４図はそれぞれ従来の半導体装置の第１乃至第３の例の
断面図である。 １……シリコン基板、２……絶縁膜、3a〜3c……第1Al
配線、４……シリコン酸化膜、５……有機シロキサンポ
リマー層、６……シリカフィルム、７……シリコン酸化
膜、８……第2Al配線。
Claims (1)
- 【請求項１】半導体基板上に第１の絶縁膜を介して形成
された複数の下層配線と、該下層配線を含む表面を覆い
かつ前記下層配線上にコンタクト用孔を有するように形
成された無機化合物の第２の絶縁膜と、前記下層配線と
上層配線との間に凹部に堆積される有機シロキサン系ポ
リマーまたはポリイミド系樹脂の第３の絶縁膜と、表面
を覆いかつ前記下層配線上にコンタクト用孔を有するよ
うに塗布焼成法により形成された第４の絶縁膜と、該第
４の絶縁膜上に直接に、または前記第４の絶縁膜上に無
機化合物の第５の絶縁膜を介して設けられかつ前記コン
タクト用孔を介して前記下層配線に接続する上層配線と
を含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330886A JPH0736421B2 (ja) | 1988-12-27 | 1988-12-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330886A JPH0736421B2 (ja) | 1988-12-27 | 1988-12-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02174250A JPH02174250A (ja) | 1990-07-05 |
| JPH0736421B2 true JPH0736421B2 (ja) | 1995-04-19 |
Family
ID=18237609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63330886A Expired - Lifetime JPH0736421B2 (ja) | 1988-12-27 | 1988-12-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736421B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2518435B2 (ja) * | 1990-01-29 | 1996-07-24 | ヤマハ株式会社 | 多層配線形成法 |
-
1988
- 1988-12-27 JP JP63330886A patent/JPH0736421B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02174250A (ja) | 1990-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPS5982746A (ja) | 半導体装置の電極配線方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| US7662713B2 (en) | Semiconductor device production method that includes forming a gold interconnection layer | |
| JPS62295437A (ja) | 多層配線形成法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JPH0736421B2 (ja) | 半導体装置 | |
| US5091340A (en) | Method for forming multilayer wirings on a semiconductor device | |
| JPH04127454A (ja) | 半導体装置 | |
| JPH0563019B2 (ja) | ||
| JP2933766B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6154645A (ja) | 半導体装置 | |
| JPH11260916A (ja) | 半導体装置及びその製造方法 | |
| JPH09162290A (ja) | 半導体集積回路装置 | |
| JPH07273195A (ja) | 半導体装置 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 | |
| JPH03237745A (ja) | 半導体装置 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPH01321658A (ja) | 半導体集積回路 | |
| JPH03280431A (ja) | 多層配線の製造方法および装置 | |
| JPH03205829A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 14 |