JP2933766B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2933766B2 JP2933766B2 JP28889491A JP28889491A JP2933766B2 JP 2933766 B2 JP2933766 B2 JP 2933766B2 JP 28889491 A JP28889491 A JP 28889491A JP 28889491 A JP28889491 A JP 28889491A JP 2933766 B2 JP2933766 B2 JP 2933766B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- wiring
- film
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、高密度の多層配線構
造を備えた半導体装置およびその製造方法に関するもの
である。
造を備えた半導体装置およびその製造方法に関するもの
である。
【０００２】
【従来の技術】配線設計の自由度向上、実質的な配線占
有度面積の減少等のため層間絶縁膜を使って配線金属を
多層構造とし、半導体装置の高速・高集積化が図られて
いる。例えば、２層の配線としては次のように形成され
る。図４（ａ）〜（ｃ）は、第１の配線層２３と第２の
配線層２９との絶縁膜にガラス塗布膜２６を用いた場合
の工程手順を示す断面図であるが、説明の簡略化のた
め、トランジスタの形成工程を省き、２層の配線層を形
成する工程のみを示す。
有度面積の減少等のため層間絶縁膜を使って配線金属を
多層構造とし、半導体装置の高速・高集積化が図られて
いる。例えば、２層の配線としては次のように形成され
る。図４（ａ）〜（ｃ）は、第１の配線層２３と第２の
配線層２９との絶縁膜にガラス塗布膜２６を用いた場合
の工程手順を示す断面図であるが、説明の簡略化のた
め、トランジスタの形成工程を省き、２層の配線層を形
成する工程のみを示す。
【０００３】まず、図４（ａ）に示すように、シリコン
基板２１上に電気的な絶縁を行うための絶縁膜２２を形
成し、この絶縁膜２２上にアルミ合金膜からなる第１の
配線層２３をスパッタ法により成膜した後、配線に必要
な領域にのみ配線層２３を残して配線パターンを形成す
る。次に、図４（ｂ）に示すように、第１の配線層２３
上に絶縁膜２５をＣＶＤ法により形成してからガラス塗
布膜２６を塗布し、第１の配線層２３のパターン間に形
成された凹部２４を埋め込む。そして、絶縁膜２７をＣ
ＶＤ法により形成してガラス塗布膜２６を覆う。
基板２１上に電気的な絶縁を行うための絶縁膜２２を形
成し、この絶縁膜２２上にアルミ合金膜からなる第１の
配線層２３をスパッタ法により成膜した後、配線に必要
な領域にのみ配線層２３を残して配線パターンを形成す
る。次に、図４（ｂ）に示すように、第１の配線層２３
上に絶縁膜２５をＣＶＤ法により形成してからガラス塗
布膜２６を塗布し、第１の配線層２３のパターン間に形
成された凹部２４を埋め込む。そして、絶縁膜２７をＣ
ＶＤ法により形成してガラス塗布膜２６を覆う。
【０００４】次に、図４（ｃ）に示すように、第１の配
線層２３と第２の配線層２９とを電気的に接続するため
のスルーホール２８をフォトリソグラフィー法とエッチ
ングのガスにＣＨＦ3 、Ｎ2 、Ｏ2 を用いたドライエッ
チング法により形成する。次に、図４（ｄ）に示すよう
に、第２の配線層２９となるアルミ合金膜をスパッタリ
ング法により形成する。ただし、第１の配線層２３と第
２の配線層２９のコンタクト抵抗を安定にするため、第
BR>２の配線層２９を形成する前に、アルゴンイオンを
用いたスパッタエッチング法により、スルーホール２８
の底、つまり第１の配線層２３の表面に形成されている
自然酸化膜を除去しておく。
線層２３と第２の配線層２９とを電気的に接続するため
のスルーホール２８をフォトリソグラフィー法とエッチ
ングのガスにＣＨＦ3 、Ｎ2 、Ｏ2 を用いたドライエッ
チング法により形成する。次に、図４（ｄ）に示すよう
に、第２の配線層２９となるアルミ合金膜をスパッタリ
ング法により形成する。ただし、第１の配線層２３と第
２の配線層２９のコンタクト抵抗を安定にするため、第
BR>２の配線層２９を形成する前に、アルゴンイオンを
用いたスパッタエッチング法により、スルーホール２８
の底、つまり第１の配線層２３の表面に形成されている
自然酸化膜を除去しておく。
【０００５】次に、図４（ｅ）に示すように、第２の配
線層２９のパターンを形成する。続いて、プラズマＣＶ
Ｄ法により保護のための窒化珪素膜３０を形成して２層
配線の形成工程を終了する。
線層２９のパターンを形成する。続いて、プラズマＣＶ
Ｄ法により保護のための窒化珪素膜３０を形成して２層
配線の形成工程を終了する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の配線構造および製造方法において配線数を増やすに
は、配線層を単純に増やすしかないので、配線の高密度
化が図れないという問題点があった。また、第１の配線
層２３と第２の配線層２９との絶縁膜の平坦化が十分で
ないので、配線の多層化が困難になるという問題点があ
った。さらに、第２の配線層２９の表面を保護するため
に、保護膜３０をＣＶＤ法により成膜しても、第１の配
線層２３と第２の配線層２９との接続を行うスルーホー
ル２８部分での保護膜３０による被覆が十分でなく、外
部からの不純物の侵入を十分に防ぐことができないた
め、信頼性が低下するという問題点もあった。
来の配線構造および製造方法において配線数を増やすに
は、配線層を単純に増やすしかないので、配線の高密度
化が図れないという問題点があった。また、第１の配線
層２３と第２の配線層２９との絶縁膜の平坦化が十分で
ないので、配線の多層化が困難になるという問題点があ
った。さらに、第２の配線層２９の表面を保護するため
に、保護膜３０をＣＶＤ法により成膜しても、第１の配
線層２３と第２の配線層２９との接続を行うスルーホー
ル２８部分での保護膜３０による被覆が十分でなく、外
部からの不純物の侵入を十分に防ぐことができないた
め、信頼性が低下するという問題点もあった。
【０００７】したがって、この発明の目的は、上記課題
を解決し、高密度化と平坦化が容易であり、信頼性の高
い多層配線構造を備えた半導体装置およびその製造方法
を提供することである。
を解決し、高密度化と平坦化が容易であり、信頼性の高
い多層配線構造を備えた半導体装置およびその製造方法
を提供することである。
【０００８】
【課題を解決するための手段】この発明は上記課題を解
決するために、次のような構成を採用した。請求項１の
発明の半導体装置は、半導体素子上に形成される第１の
配線層と、この第１の配線層パターン間に形成された凹
部を被覆する第１の絶縁膜と、この第１の絶縁膜に埋め
込まれた第２の配線層と、前記第１の配線層および第２
の配線層を被覆する第２の絶縁膜と、第１と第２の絶縁
膜に埋め込まれ前記第１と第２の配線層を接続する導電
性膜とからなる多層配線構造を備えている。
決するために、次のような構成を採用した。請求項１の
発明の半導体装置は、半導体素子上に形成される第１の
配線層と、この第１の配線層パターン間に形成された凹
部を被覆する第１の絶縁膜と、この第１の絶縁膜に埋め
込まれた第２の配線層と、前記第１の配線層および第２
の配線層を被覆する第２の絶縁膜と、第１と第２の絶縁
膜に埋め込まれ前記第１と第２の配線層を接続する導電
性膜とからなる多層配線構造を備えている。
【０００９】請求項２の発明の半導体製造装置の製造方
法は、半導体素子上に第１の配線層パターンを形成する
工程と、この第１の配線層および第１の配線層パターン
間の凹部表面を第１の絶縁膜で被覆する工程と、第１の
絶縁膜により被覆された前記凹部に第２の配線層を埋め
込む工程と、埋め込まれた第２の配線層を第２の絶縁膜
で被覆する工程と、第１および第２の配線層を被覆する
第１と第２の絶縁膜に両配線層を接続するためのコンタ
クト孔を形成する工程と、このコンタクト孔に導電性膜
を埋め込む工程とを基本工程として多層配線構造を形成
している。
法は、半導体素子上に第１の配線層パターンを形成する
工程と、この第１の配線層および第１の配線層パターン
間の凹部表面を第１の絶縁膜で被覆する工程と、第１の
絶縁膜により被覆された前記凹部に第２の配線層を埋め
込む工程と、埋め込まれた第２の配線層を第２の絶縁膜
で被覆する工程と、第１および第２の配線層を被覆する
第１と第２の絶縁膜に両配線層を接続するためのコンタ
クト孔を形成する工程と、このコンタクト孔に導電性膜
を埋め込む工程とを基本工程として多層配線構造を形成
している。
【００１０】
【作用】請求項１の発明の構成によれば、第１の配線層
の配線パターン間の隙間部である凹部に第２の配線層を
埋め込み、この第２の配線層と第１の配線層を接続する
ように構成しているので、配線間のスペースの有効利用
によって配線の高密度化、平坦化を図ることができる。
また、第１の配線層と第２の配線層の高さの差が小さく
なるので、配線間の接続が容易であり、配線間の接続部
を平坦に形成でき保護膜の被覆を十分に施すことができ
る。
の配線パターン間の隙間部である凹部に第２の配線層を
埋め込み、この第２の配線層と第１の配線層を接続する
ように構成しているので、配線間のスペースの有効利用
によって配線の高密度化、平坦化を図ることができる。
また、第１の配線層と第２の配線層の高さの差が小さく
なるので、配線間の接続が容易であり、配線間の接続部
を平坦に形成でき保護膜の被覆を十分に施すことができ
る。
【００１１】請求項２の発明の構成によれば、請求項１
の発明の半導体装置を容易に製造できるので、高密度化
と平坦化に優れ、高信頼性の多層配線構造を備えた半導
体装置を提供できる。
の発明の半導体装置を容易に製造できるので、高密度化
と平坦化に優れ、高信頼性の多層配線構造を備えた半導
体装置を提供できる。
【００１２】
【実施例】図１は、この発明の実施例である半導体装置
１の構成を示す断面図で、第１の配線層４間に形成され
た凹部５に、絶縁膜６を介して第２の配線層９を形成し
た構造になっている。シリコン基板２上に形成した絶縁
膜３は、シリコン基板２と厚さ１μｍのアルミ合金膜か
らなる第１の配線層４と電気的に絶縁するためのもので
ある。第１の配線層４のパターン間に形成された凹部５
の表面を被覆する絶縁膜６は、第１の配線層４と、第１
の配線層４間に形成したＴｉ／ＴｉＮ膜７とＷ膜８の２
層からなる第２の配線層９を電気的に絶縁するためのも
のである。Ｔｉ／ＴｉＮ膜７は、ＣＶＤ法で形成するＷ
膜８と絶縁膜６との密着を良くするために使用されてい
る。ＣＶＤ法で形成したＷ膜８は、埋め込み材料として
最適であるが、酸化珪素膜等の絶縁膜との密着性が悪い
からである。
１の構成を示す断面図で、第１の配線層４間に形成され
た凹部５に、絶縁膜６を介して第２の配線層９を形成し
た構造になっている。シリコン基板２上に形成した絶縁
膜３は、シリコン基板２と厚さ１μｍのアルミ合金膜か
らなる第１の配線層４と電気的に絶縁するためのもので
ある。第１の配線層４のパターン間に形成された凹部５
の表面を被覆する絶縁膜６は、第１の配線層４と、第１
の配線層４間に形成したＴｉ／ＴｉＮ膜７とＷ膜８の２
層からなる第２の配線層９を電気的に絶縁するためのも
のである。Ｔｉ／ＴｉＮ膜７は、ＣＶＤ法で形成するＷ
膜８と絶縁膜６との密着を良くするために使用されてい
る。ＣＶＤ法で形成したＷ膜８は、埋め込み材料として
最適であるが、酸化珪素膜等の絶縁膜との密着性が悪い
からである。
【００１３】第１の配線層４とＴｉ／ＴｉＮ膜７とＷ膜
８の２層からなる第２の配線層９とのコンタクト孔１０
には、Ｔｉ／ＴｉＮ膜１２とＷ膜１３の２層からなる導
電性膜１４が埋め込まれ、この導電性膜１４により第１
の配線層４と第２の配線層９が接続されている。Ｔｉ／
ＴｉＮ膜１２は、ＣＶＤ法で形成するＷ膜１３と絶縁膜
６および絶縁膜１０との密着を良くするために使用され
ている。
８の２層からなる第２の配線層９とのコンタクト孔１０
には、Ｔｉ／ＴｉＮ膜１２とＷ膜１３の２層からなる導
電性膜１４が埋め込まれ、この導電性膜１４により第１
の配線層４と第２の配線層９が接続されている。Ｔｉ／
ＴｉＮ膜１２は、ＣＶＤ法で形成するＷ膜１３と絶縁膜
６および絶縁膜１０との密着を良くするために使用され
ている。
【００１４】このように実施例の半導体装置１は、第１
の配線層４の配線パターン間の凹部５に第２の配線層９
を埋め込み、この第２の配線層９と第１の配線層４を導
電性膜１４で接続するように構成されているので、配線
間のスペースが有効に利用され、配線の高密度化および
平坦化が図られている。また、第１の配線層４と第２の
配線層９の高さの差が小さくなるので、配線間の接続が
容易であり、配線間の接続部を平坦に形成でき絶縁膜１
５の被覆を十分に施すことができるので、劣化防止に対
する信頼性の向上も図られている。
の配線層４の配線パターン間の凹部５に第２の配線層９
を埋め込み、この第２の配線層９と第１の配線層４を導
電性膜１４で接続するように構成されているので、配線
間のスペースが有効に利用され、配線の高密度化および
平坦化が図られている。また、第１の配線層４と第２の
配線層９の高さの差が小さくなるので、配線間の接続が
容易であり、配線間の接続部を平坦に形成でき絶縁膜１
５の被覆を十分に施すことができるので、劣化防止に対
する信頼性の向上も図られている。
【００１５】図２（ａ）〜（ｉ）は、図１に示す半導体
装置１の製造工程を示す断面図であるが、説明の簡略化
のためトランジスタの形成工程を省き、２層の配線層を
形成する工程を示している。図２（ａ）に示すように、
シリコン基板２上に電気的な絶縁を行うために厚さ０．
８μｍの絶縁膜３を形成し、さらに、厚さ１μｍのアル
ミ合金膜からなる第１の配線層４をスパッタ法により成
膜する。その後、配線に必要な領域のみにアルミ合金膜
を残して第１の配線層４を形成する。
装置１の製造工程を示す断面図であるが、説明の簡略化
のためトランジスタの形成工程を省き、２層の配線層を
形成する工程を示している。図２（ａ）に示すように、
シリコン基板２上に電気的な絶縁を行うために厚さ０．
８μｍの絶縁膜３を形成し、さらに、厚さ１μｍのアル
ミ合金膜からなる第１の配線層４をスパッタ法により成
膜する。その後、配線に必要な領域のみにアルミ合金膜
を残して第１の配線層４を形成する。
【００１６】次に、図２（ｂ）に示すように、厚さ０．
４μｍの絶縁膜６を反応ガスにＳｉＨ4 、Ｎ2 Ｏを用い
たプラズマＣＶＤ法により成膜し、第１の配線層４およ
び第１の配線層４パターン間に形成された凹部５の表面
を被覆する。次に、図２（ｃ）に示すように、スパッタ
法によりＴｉ膜とＴｉＮ膜の連続膜からなる厚さ150nm
のＴｉ／ＴｉＮ膜７を成膜した後、反応ガスにＷＦ6 、
ＳｉＨ4 、Ｈ2 を用いたＣＶＤ法により厚さ１μｍのＷ
膜８を形成し、第１の配線層４により形成された凹部５
を埋め込む。埋め込みの温度は４００℃である。
４μｍの絶縁膜６を反応ガスにＳｉＨ4 、Ｎ2 Ｏを用い
たプラズマＣＶＤ法により成膜し、第１の配線層４およ
び第１の配線層４パターン間に形成された凹部５の表面
を被覆する。次に、図２（ｃ）に示すように、スパッタ
法によりＴｉ膜とＴｉＮ膜の連続膜からなる厚さ150nm
のＴｉ／ＴｉＮ膜７を成膜した後、反応ガスにＷＦ6 、
ＳｉＨ4 、Ｈ2 を用いたＣＶＤ法により厚さ１μｍのＷ
膜８を形成し、第１の配線層４により形成された凹部５
を埋め込む。埋め込みの温度は４００℃である。
【００１７】次に、図２（ｄ）に示すように、エッチン
グのガスにＳＦ6 、Ｏ2 、Ａｒを用いたドライエッチン
グ法により、Ｗ膜８をエッチバックし、Ｃｌ2 、Ａｒを
用いたドライエッチング法により、Ｔｉ／ＴｉＮ膜７を
エッチバックして第２の配線層９とする。次に、図２
（ｅ）に示すように、厚さが０．４μｍの絶縁膜１０を
反応ガスにＳｉＨ4 、Ｎ2 Ｏを用いたプラズマＣＶＤ法
により形成する。
グのガスにＳＦ6 、Ｏ2 、Ａｒを用いたドライエッチン
グ法により、Ｗ膜８をエッチバックし、Ｃｌ2 、Ａｒを
用いたドライエッチング法により、Ｔｉ／ＴｉＮ膜７を
エッチバックして第２の配線層９とする。次に、図２
（ｅ）に示すように、厚さが０．４μｍの絶縁膜１０を
反応ガスにＳｉＨ4 、Ｎ2 Ｏを用いたプラズマＣＶＤ法
により形成する。
【００１８】次に、図２（ｆ）に示すように、第１の配
線層４と第２の配線層９を接続するコンタクト孔１１を
フォトリソグラフィー法とエッチングのガスにＣＨ
Ｆ3 、Ｎ 2 、Ｏ2 を用いたドライエッチング法により形
成する。次に、図２（ｇ）に示すように、厚さ150nmの
ＴｉＮ／Ｔｉ膜１２をスパッタリング法により形成す
る。ただし、第１の配線層４とのコンタクト抵抗を安定
にするため、アルゴンイオンを用いたスパッタエッチン
グ法により、ＴｉＮ／Ｔｉ１２を形成する前に、コンタ
クト孔１１の底、つまり第１の配線層４の表面およびＷ
膜８の表面に形成されている自然酸化膜を除去する。そ
の後、成膜温度４００℃にて、反応ガスにＷＦ6 、Ｓｉ
Ｈ4 、Ｈ2 を用いたＣＶＤ法により厚さ１μｍのＷ膜１
３を成膜し、コンタクト孔１１を埋め込む。
線層４と第２の配線層９を接続するコンタクト孔１１を
フォトリソグラフィー法とエッチングのガスにＣＨ
Ｆ3 、Ｎ 2 、Ｏ2 を用いたドライエッチング法により形
成する。次に、図２（ｇ）に示すように、厚さ150nmの
ＴｉＮ／Ｔｉ膜１２をスパッタリング法により形成す
る。ただし、第１の配線層４とのコンタクト抵抗を安定
にするため、アルゴンイオンを用いたスパッタエッチン
グ法により、ＴｉＮ／Ｔｉ１２を形成する前に、コンタ
クト孔１１の底、つまり第１の配線層４の表面およびＷ
膜８の表面に形成されている自然酸化膜を除去する。そ
の後、成膜温度４００℃にて、反応ガスにＷＦ6 、Ｓｉ
Ｈ4 、Ｈ2 を用いたＣＶＤ法により厚さ１μｍのＷ膜１
３を成膜し、コンタクト孔１１を埋め込む。
【００１９】次に、図２（ｈ）に示すように、エッチン
グのガスにＳＦ6 、Ｏ2 、Ａｒを用いたドライエッチン
グ法により、Ｗ膜１３をエッチバックし、エッチングの
ガスにＣｌ2 、Ａｒを用いたドライエッチング法によ
り、ＴｉＮ／Ｔｉ膜１２をエッチバックし、コンタクト
孔１１にのみＷ膜１３およびＴｉＮ／Ｔｉ膜１２からな
る導電性膜１４を残し、導電性膜１４によって第１の配
線４と第２の配線層９の接続を行う。
グのガスにＳＦ6 、Ｏ2 、Ａｒを用いたドライエッチン
グ法により、Ｗ膜１３をエッチバックし、エッチングの
ガスにＣｌ2 、Ａｒを用いたドライエッチング法によ
り、ＴｉＮ／Ｔｉ膜１２をエッチバックし、コンタクト
孔１１にのみＷ膜１３およびＴｉＮ／Ｔｉ膜１２からな
る導電性膜１４を残し、導電性膜１４によって第１の配
線４と第２の配線層９の接続を行う。
【００２０】最後に、図１（ｉ）に示すように、表面の
保護のために、反応ガスにＳｉＨ4 、ＮＨ3 を用いたプ
ラズマＣＶＤ法により、厚さ１μｍの窒化珪素膜１５形
成して２層配線の形成工程を終了する。なお、上記実施
例では２層配線の場合について説明したが、上記工程を
繰り返し行なうことにより、３層以上の多層配線構造を
した半導体装置の製造を行なうこともできる。図３は、
４層配線とした場合の半導体装置２０の構成を例示する
断面図で、上記実施例のものに第３の配線層１６の凹部
に第３の絶縁層１７を被覆し、第３の絶縁膜１７に第４
の配線層１８を埋め込み、第３と第４の絶縁層１７、１
９に導電性層２０を埋め込んでいる。
保護のために、反応ガスにＳｉＨ4 、ＮＨ3 を用いたプ
ラズマＣＶＤ法により、厚さ１μｍの窒化珪素膜１５形
成して２層配線の形成工程を終了する。なお、上記実施
例では２層配線の場合について説明したが、上記工程を
繰り返し行なうことにより、３層以上の多層配線構造を
した半導体装置の製造を行なうこともできる。図３は、
４層配線とした場合の半導体装置２０の構成を例示する
断面図で、上記実施例のものに第３の配線層１６の凹部
に第３の絶縁層１７を被覆し、第３の絶縁膜１７に第４
の配線層１８を埋め込み、第３と第４の絶縁層１７、１
９に導電性層２０を埋め込んでいる。
【００２１】
【発明の効果】以上のように、この発明の半導体装置お
よびその製造方法によれば、第１の配線層のパターン間
の隙間部に第２の配線層を埋め込んで多層配線構造を形
成するので、配線間のスペースの有効利用により配線高
密度化を実現することができるようになった。また、第
１の配線層と第２の配線層の高さの差を小さくできるた
め、配線間の接続が容易になり、配線間の接続部を平坦
に形成できるため、保護膜の被覆を十分に施すことがで
き、劣化防止に対する信頼性を向上することができるよ
うになった。
よびその製造方法によれば、第１の配線層のパターン間
の隙間部に第２の配線層を埋め込んで多層配線構造を形
成するので、配線間のスペースの有効利用により配線高
密度化を実現することができるようになった。また、第
１の配線層と第２の配線層の高さの差を小さくできるた
め、配線間の接続が容易になり、配線間の接続部を平坦
に形成できるため、保護膜の被覆を十分に施すことがで
き、劣化防止に対する信頼性を向上することができるよ
うになった。
【図１】この発明の実施例である半導体装置の構成を示
す断面図である。
す断面図である。
【図２】（ａ）〜（ｉ）は、図１に示す半導体装置の製
造工程の手順を示す断面図である。
造工程の手順を示す断面図である。
【図３】この発明の製造方法を繰り返し用いて多層配線
構造の半導体装置を形成した場合の構成例を示す断面図
である。
構造の半導体装置を形成した場合の構成例を示す断面図
である。
【図４】従来の製造工程の手順を示す断面図である。
１ 半導体装置 ２ シリコン基板 ３、６、１０、１５ 絶縁膜 ４ 第１の配線層 ５ 凹部 ９ 第２の配線層 １１ コンタクト孔 １４ 導電性膜
Claims (2)
- 【請求項１】 半導体素子上に形成される第１の配線層
と、この第１の配線層パターン間に形成された凹部を被
覆する第１の絶縁膜と、この第１の絶縁膜に埋め込まれ
る第２の配線層と、前記第１の配線層および第２の配線
層を被覆する第２の絶縁膜と、第１と第２の絶縁膜に埋
め込まれ前記第１と第２の配線層を接続する導電性膜と
からなる多層配線構造を備えた半導体装置。 - 【請求項２】 半導体素子上に第１の配線層パターンを
形成する工程と、この第１の配線層および第１の配線層
パターン間の凹部表面を第１の絶縁膜で被覆する工程
と、第１の絶縁膜により被覆された前記凹部に第２の配
線層を埋め込む工程と、埋め込まれた第２の配線層を第
２の絶縁膜で被覆する工程と、第１および第２の配線層
を被覆する第１と第２の絶縁膜に両配線層を接続するた
めのコンタクト孔を形成する工程と、このコンタクト孔
に導電性膜を埋め込む工程とからなる多層配線構造を備
えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28889491A JP2933766B2 (ja) | 1991-11-05 | 1991-11-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28889491A JP2933766B2 (ja) | 1991-11-05 | 1991-11-05 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129446A JPH05129446A (ja) | 1993-05-25 |
| JP2933766B2 true JP2933766B2 (ja) | 1999-08-16 |
Family
ID=17736161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28889491A Expired - Fee Related JP2933766B2 (ja) | 1991-11-05 | 1991-11-05 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2933766B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000079586A1 (fr) * | 1999-06-24 | 2000-12-28 | Hitachi, Ltd. | Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur |
| US11302662B2 (en) * | 2020-05-01 | 2022-04-12 | Nanya Technology Corporation | Semiconductor package with air gap and manufacturing method thereof |
-
1991
- 1991-11-05 JP JP28889491A patent/JP2933766B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129446A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5691238A (en) | Subtractive dual damascene | |
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| JPH0514417B2 (ja) | ||
| JP2785768B2 (ja) | 半導体装置の製造方法 | |
| US6873047B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2933766B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001298083A (ja) | 半導体装置及びその製造方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| KR100852844B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JP2817752B2 (ja) | 半導体装置の製造方法 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPH05326722A (ja) | 半導体装置の製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JPH08293549A (ja) | 多層配線コンタクト構造およびその形成方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| JP3029749B2 (ja) | 半導体装置およびその製造方法 | |
| JP2586705B2 (ja) | 半導体装置およびその製造方法 | |
| JP2663833B2 (ja) | 半導体装置およびその製造方法 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| KR20000000882A (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JPH08107148A (ja) | 配線構造及び配線構造の形成方法 | |
| JPH0529318A (ja) | 多層配線構造を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |