JP2586705B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2586705B2 JP2586705B2 JP2213847A JP21384790A JP2586705B2 JP 2586705 B2 JP2586705 B2 JP 2586705B2 JP 2213847 A JP2213847 A JP 2213847A JP 21384790 A JP21384790 A JP 21384790A JP 2586705 B2 JP2586705 B2 JP 2586705B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- semiconductor device
- density
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に多層配線構造を有す
る半導体装置およびその製造方法に関するものである。
る半導体装置およびその製造方法に関するものである。
従来技術による多層配線構造を有する半導体装置の製
造方法について、第３図（ａ）〜（ｅ）を参照して説明
する。
造方法について、第３図（ａ）〜（ｅ）を参照して説明
する。
はじめに第３図（ａ）に示すように、デバイスが形成
されたシリコン基板１にポリシリコン膜あるいは金属シ
リサイド膜を気相成長法などで堆積し、フォトリソグラ
フィー法とドライエッチング法により、ポリシリコン膜
あるいは金属シリサイド膜からなる下層配線2a,2bを形
成する。
されたシリコン基板１にポリシリコン膜あるいは金属シ
リサイド膜を気相成長法などで堆積し、フォトリソグラ
フィー法とドライエッチング法により、ポリシリコン膜
あるいは金属シリサイド膜からなる下層配線2a,2bを形
成する。
つぎに第３図（ｂ）に示すように、全面にシラン系常
圧気相成長法またはTEOS（ｔetraethylｏrthoｓilicat
e）系減圧気相成長法等の方法を用いて、BPSG（ｂoro−
ｐhospho ｓilicate ｇlass）膜３を形成する つぎに第３図（ｃ）に示すように、900℃,30分程度の
熱処理を行うことにより、流動化したBPSG膜5a,5bに変
形して平坦化され、下層配線2a,2bによって生じた段差
が緩和される。
圧気相成長法またはTEOS（ｔetraethylｏrthoｓilicat
e）系減圧気相成長法等の方法を用いて、BPSG（ｂoro−
ｐhospho ｓilicate ｇlass）膜３を形成する つぎに第３図（ｃ）に示すように、900℃,30分程度の
熱処理を行うことにより、流動化したBPSG膜5a,5bに変
形して平坦化され、下層配線2a,2bによって生じた段差
が緩和される。
つぎに第３図（ｄ）に示すように、流動化したBPSG膜
5a,5bを選択エッチングして、コンタクト孔6a,6bを開口
する。
5a,5bを選択エッチングして、コンタクト孔6a,6bを開口
する。
つぎに第３図（ｅ）に示すように、コンタクト孔6a,6
bを埋め込むようにアルミ膜を堆積し、フォトリソグラ
フィー法およびドライエッチング法により、アルミ電極
7a,7bを形成する。
bを埋め込むようにアルミ膜を堆積し、フォトリソグラ
フィー法およびドライエッチング法により、アルミ電極
7a,7bを形成する。
多層配線構造における絶縁膜を平坦化する場合、下層
配線2a,2bの上に、シラン系常圧気相成長法あるいはTEO
S系常圧気相成長法など、配線密度の高い部分と低い部
分で膜形成速度の等しい気相成長法を用いてBPSG膜を形
成し、熱処理によって流動化し平坦化していた。
配線2a,2bの上に、シラン系常圧気相成長法あるいはTEO
S系常圧気相成長法など、配線密度の高い部分と低い部
分で膜形成速度の等しい気相成長法を用いてBPSG膜を形
成し、熱処理によって流動化し平坦化していた。
そのため配線密度の高い部分の流動化したBPSG膜5bの
膜厚が、配線密度の低い部分のBPSG膜5aの膜厚より厚く
なる。
膜厚が、配線密度の低い部分のBPSG膜5aの膜厚より厚く
なる。
アルミ電極7a,7bと下層配線2a,2bよりもさらに下層の
配線とを接続する場合、配線密度の高い部分のコンタク
ト孔6bが、配線密度の低い部分のコンタクト孔6aよりも
深くなっていた。
配線とを接続する場合、配線密度の高い部分のコンタク
ト孔6bが、配線密度の低い部分のコンタクト孔6aよりも
深くなっていた。
下層配線によって生じた段差を平坦化するために形成
したBPSG膜の膜形成直後の膜厚が、配線密度の高い部分
と配線密度の低い部分で等しくなるために、流動化熱処
理後には配線密度の高い部分の配線間（凹部）での膜厚
が厚くなり、コンタクト孔形成部の膜厚が厚くなってし
まう。
したBPSG膜の膜形成直後の膜厚が、配線密度の高い部分
と配線密度の低い部分で等しくなるために、流動化熱処
理後には配線密度の高い部分の配線間（凹部）での膜厚
が厚くなり、コンタクト孔形成部の膜厚が厚くなってし
まう。
そのため配線密度の高い部分と低い部分とでコンタク
ト孔の深さが異なり、コンタクト孔を形成するとき、コ
ンタクト孔の浅い部分でオーバーエッチングとなり、下
層配線部にダメージが生じ、デバイス特性を劣化させる
原因となっていた。
ト孔の深さが異なり、コンタクト孔を形成するとき、コ
ンタクト孔の浅い部分でオーバーエッチングとなり、下
層配線部にダメージが生じ、デバイス特性を劣化させる
原因となっていた。
デバイスの微細化につれて、比較的コンタクト孔が深
くなる配線密度の高い部分で、コンタクト孔の直径が１
ミクロン程度になっている。
くなる配線密度の高い部分で、コンタクト孔の直径が１
ミクロン程度になっている。
コンタクト孔の深さと直径の比（アスペクト比）が1.
0を越えると、スパッタリング法などによって上層配線
用の金属膜を形成する際に、コンタクト孔の底部や側壁
へ金属膜が付着しにくくなって、コンタクト抵抗が増加
したり、エレクトロマイグレーションによって断線する
という問題があった。
0を越えると、スパッタリング法などによって上層配線
用の金属膜を形成する際に、コンタクト孔の底部や側壁
へ金属膜が付着しにくくなって、コンタクト抵抗が増加
したり、エレクトロマイグレーションによって断線する
という問題があった。
本発明の半導体装置は、下層配線と上層配線との間に
形成されたBPSG膜などの熱処理によって流動性を示す絶
縁膜に開口されたコンタクト孔の深さが、配線密度の高
い部分と配線密度の低い部分とで等しい構造になってい
る。
形成されたBPSG膜などの熱処理によって流動性を示す絶
縁膜に開口されたコンタクト孔の深さが、配線密度の高
い部分と配線密度の低い部分とで等しい構造になってい
る。
本発明の半導体装置の製造方法は、絶縁膜として、化
学気相成長法により燐、硼素、砒素、アンチモンなどの
不純物を含む酸化シリコン膜系の絶縁膜を堆積し、選択
エッチングすることにより配線密度の高い部分の絶縁膜
の膜厚を減少させたのち、熱処理によって酸化シリコン
膜系絶縁膜を流動化させて平坦化する工程またはオゾン
と有機シリコンソースを用いた常圧化学気相成長法によ
り燐、硼素、砒素、アンチモンなどの不純物を含む酸化
シリコン膜系の絶縁膜を堆積し、熱処理によって酸化シ
リコン膜系絶縁膜を流動化させて平坦化する工程を含ん
でいる。
学気相成長法により燐、硼素、砒素、アンチモンなどの
不純物を含む酸化シリコン膜系の絶縁膜を堆積し、選択
エッチングすることにより配線密度の高い部分の絶縁膜
の膜厚を減少させたのち、熱処理によって酸化シリコン
膜系絶縁膜を流動化させて平坦化する工程またはオゾン
と有機シリコンソースを用いた常圧化学気相成長法によ
り燐、硼素、砒素、アンチモンなどの不純物を含む酸化
シリコン膜系の絶縁膜を堆積し、熱処理によって酸化シ
リコン膜系絶縁膜を流動化させて平坦化する工程を含ん
でいる。
本発明の第１の実施例について、第１図（ａ）〜
（ｆ）を参照して説明する。
（ｆ）を参照して説明する。
はじめに第１図（ａ）に示すように、デバイスが形成
され、平坦化されたシリコン基板１に下層配線2a,2bを
形成する。この下層配線2a,2bは配線幅1.0μｍ、配線間
隔1.0μｍ、配線高さ0.5μｍとする。
され、平坦化されたシリコン基板１に下層配線2a,2bを
形成する。この下層配線2a,2bは配線幅1.0μｍ、配線間
隔1.0μｍ、配線高さ0.5μｍとする。
つぎに第１図（ｂ）に示すように、シラン系常圧気相
成長法によりBPSG膜３を、配線密度の低い部分で絶縁性
が十分確保できる膜厚だけ（例えば0.5μｍ）形成す
る。
成長法によりBPSG膜３を、配線密度の低い部分で絶縁性
が十分確保できる膜厚だけ（例えば0.5μｍ）形成す
る。
この設計ルールにおいて、0.5μｍの膜厚は配線密度
の高い部分の配線間の隙間を埋め込むのに十分な膜厚で
ある。
の高い部分の配線間の隙間を埋め込むのに十分な膜厚で
ある。
このまま流動化熱処理を行うと配線密度の高い部分で
BPSG膜の膜厚が厚くなってしまう。
BPSG膜の膜厚が厚くなってしまう。
そこで第１図（ｃ）に示すように、フォトリソグラフ
ィー法により配線密度の高い領域において、約0.2μｍ
だけ選択的にエッチングされたBPSG膜3aを形成する。
ィー法により配線密度の高い領域において、約0.2μｍ
だけ選択的にエッチングされたBPSG膜3aを形成する。
つぎに第１図（ｄ）に示すように、N2雰囲気で900
℃、30分程度の熱処理を行ってBPSG膜を流動化させる。
℃、30分程度の熱処理を行ってBPSG膜を流動化させる。
このとき流動化した配線密度の高い部分のBPSG膜5bの
膜厚は約0.5μｍとなり、流動化した配線密度の低い部
分のBPSG膜5aの膜厚とほぼ等しくなる。
膜厚は約0.5μｍとなり、流動化した配線密度の低い部
分のBPSG膜5aの膜厚とほぼ等しくなる。
つぎに第１図（ｅ）に示すように、ふたたびフォトリ
ソグラフィー法およびドライエッチング法により、コン
タクト孔6a,6bを形成する。
ソグラフィー法およびドライエッチング法により、コン
タクト孔6a,6bを形成する。
このとき配線密度の低い部分と配線密度の高い部分と
でBPSG5a,5bの膜厚がほぼ等しいのでほぼ同じエッチン
グ時間で開口でき、オーバーエッチング量を低く抑える
ことができる。
でBPSG5a,5bの膜厚がほぼ等しいのでほぼ同じエッチン
グ時間で開口でき、オーバーエッチング量を低く抑える
ことができる。
さらにコンタクト孔ａと6bとの深さはほぼ等しく、し
かも約0.5μｍと浅くすることができる。
かも約0.5μｍと浅くすることができる。
つぎに第１図（ｆ）に示すように、スパッタリング法
などにより上層配線であるアルミ電極7a,7bを形成す
る。
などにより上層配線であるアルミ電極7a,7bを形成す
る。
こうしてできた半導体装置は、配線密度の高い部分と
低い部分とでBPSG膜の膜厚がほぼ等しい構造となってい
る。
低い部分とでBPSG膜の膜厚がほぼ等しい構造となってい
る。
本実施例の半導体装置は、配線密度の高い部分の配線
幅を1.0μm,配線間隔を1.0μm,配線高さを0.5μｍとし
たが、これらの数値にとらわれることなく、配線幅、間
隔、高さを変化させても同様の効果を得ることができ
る。
幅を1.0μm,配線間隔を1.0μm,配線高さを0.5μｍとし
たが、これらの数値にとらわれることなく、配線幅、間
隔、高さを変化させても同様の効果を得ることができ
る。
BPSG膜の形成方法としてシラン系常圧CVD法を用いた
が、TEOS系減圧CVD法を用いても同様の効果を得ること
ができる。
が、TEOS系減圧CVD法を用いても同様の効果を得ること
ができる。
つぎに本発明の第２の実施例について、第２図（ａ）
〜（ｅ）を参照して説明する。
〜（ｅ）を参照して説明する。
はじめに第２図（ａ）に示すように、デバイスが形成
され、平坦化されたシリコン基板１に下層配線2a,2bを
形成する。
され、平坦化されたシリコン基板１に下層配線2a,2bを
形成する。
この下層配線2a,2bは配線幅0.6μｍ、配線間隔0.6μ
ｍ、配線高さ0.4μｍとする。
ｍ、配線高さ0.4μｍとする。
つぎに第２図（ｂ）に示すように、オゾン（O3）/TEO
S系常圧気相成長法によりBPSG膜4a,4bを、配線密度の低
い部分で絶縁性が十分確保できる膜厚だけ（ここでは0.
4μｍ）形成する。
S系常圧気相成長法によりBPSG膜4a,4bを、配線密度の低
い部分で絶縁性が十分確保できる膜厚だけ（ここでは0.
4μｍ）形成する。
オゾン/TEOS常圧のCVD法では、配線密度の高い部分の
BPSG膜4bの膜厚が、配線密度の低い部分のBPSG膜4aの膜
厚より薄くなることを発見者は確認している。
BPSG膜4bの膜厚が、配線密度の低い部分のBPSG膜4aの膜
厚より薄くなることを発見者は確認している。
本実施例では配線密度の低い部分のBPSG膜4aの膜厚を
0.4μｍとした場合配線密度の高い部分のBPSG膜4bの膜
厚は約0.3μｍとなる。
0.4μｍとした場合配線密度の高い部分のBPSG膜4bの膜
厚は約0.3μｍとなる。
つぎに第２図（ｃ）に示すように、N2雰囲気で900
℃、30分程度の熱処理を行って、BPSG膜4a,4bを流動化
させると流動化したBPSG膜5a,5bとなる。
℃、30分程度の熱処理を行って、BPSG膜4a,4bを流動化
させると流動化したBPSG膜5a,5bとなる。
このとき配線密度の高い部分の流動化したBPSG膜5bの
配線間の溝部の膜厚は約0.4μｍとなり、配線密度の低
い部分の流動化したBPSG膜5aの膜厚とほぼ等しくなる。
配線間の溝部の膜厚は約0.4μｍとなり、配線密度の低
い部分の流動化したBPSG膜5aの膜厚とほぼ等しくなる。
つぎに第２図（ｄ）に示すように、コンタクト孔6a,6
bを開口する。
bを開口する。
コンタクト孔の深さは配線密度の高い部分と低い部分
とで等しく、しかも浅くすることができる。
とで等しく、しかも浅くすることができる。
その結果コンタクト孔形成するときにオーバーエッチ
ングによるダメージも少ない。
ングによるダメージも少ない。
つぎに第２図（ｅ）に示すように、アルミ電極7a,7b
を形成するとき埋め込み性の良いアルミ電極が形成され
るので、断線などが生じない。
を形成するとき埋め込み性の良いアルミ電極が形成され
るので、断線などが生じない。
このようにしてできた半導体装置は、配線密度の高い
部分と低い部分とで、コンタクト形成部分のBPSG膜の膜
厚がほぼ等しい構造をしている。
部分と低い部分とで、コンタクト形成部分のBPSG膜の膜
厚がほぼ等しい構造をしている。
本実施例において、配線密度の高い部分の配線幅を0.
6μｍ、配線間隔を0.6μｍ、配線高さを0.4μｍとした
が、これらの数値を変化させても同様の効果を得ること
ができる。
6μｍ、配線間隔を0.6μｍ、配線高さを0.4μｍとした
が、これらの数値を変化させても同様の効果を得ること
ができる。
下層配線層によって生じた段差を平坦化するために形
成するBPSG膜の膜厚を、配線密度の高い部分では配線密
度の低い部分より薄くすることにより、流動化熱処理後
に配線密度の高い部分のコンタクト孔形成部の膜厚が厚
くなってしまうのを防止し、配線密度の高い部分と配線
密度の低い部分でコンタクト孔の深さを殆ど一定にする
ことができる。
成するBPSG膜の膜厚を、配線密度の高い部分では配線密
度の低い部分より薄くすることにより、流動化熱処理後
に配線密度の高い部分のコンタクト孔形成部の膜厚が厚
くなってしまうのを防止し、配線密度の高い部分と配線
密度の低い部分でコンタクト孔の深さを殆ど一定にする
ことができる。
こうしてコンタクト孔をドライエッチング法で開口す
るときのオーバーエッチング量が減少し、下層配線に対
するダメージが減少するので、デバイス特性の劣化を防
止することができる。
るときのオーバーエッチング量が減少し、下層配線に対
するダメージが減少するので、デバイス特性の劣化を防
止することができる。
コンタクト孔の深さが、配線密度の高い部分でも深く
なることがないので、スパッタリング法などによって上
層配線金属膜を形成したときに、コンタクト抵抗が増大
したり、断線するといった問題を解消することができ
る。
なることがないので、スパッタリング法などによって上
層配線金属膜を形成したときに、コンタクト抵抗が増大
したり、断線するといった問題を解消することができ
る。
本発明の製造方法によって製作した半導体装置は、配
線密度の高い部分と配線密度の低い部分とでコンタクト
孔の深さが等しいという特徴があり、配線の断線防止に
効果があり、信頼性が著しく向上した。
線密度の高い部分と配線密度の低い部分とでコンタクト
孔の深さが等しいという特徴があり、配線の断線防止に
効果があり、信頼性が著しく向上した。
第１図（ａ）〜（ｆ）は本発明の第１の実施例を工程順
に示す断面図、第２図（ａ）〜（ｅ）は本発明の第２の
実施例を工程順に示す断面図、第３図（ａ）〜（ｅ）は
従来技術による半導体装置の製造方法を示す断面図であ
る。 １……シリコン基板、2a……下層配線（低密度部）、2b
……下層配線（高密度部）、3a……BPSG膜、3b……エッ
チングされたBPSG膜、4a……O3/TEOS常圧CVD・BPSG膜
（低密度部）、4b……O3/TEOS常圧CVD・BPSG膜（高密度
部）、5a……流動化したBPSG膜（低密度部）、5b……流
動化したBPSG膜（高密度部）、6a……コンタクト孔（低
密度部）、6b……コンタクト孔（高密度部）、7a……ア
ルミ電極（低密度部）、7b……アルミ電極（高密度
部）。
に示す断面図、第２図（ａ）〜（ｅ）は本発明の第２の
実施例を工程順に示す断面図、第３図（ａ）〜（ｅ）は
従来技術による半導体装置の製造方法を示す断面図であ
る。 １……シリコン基板、2a……下層配線（低密度部）、2b
……下層配線（高密度部）、3a……BPSG膜、3b……エッ
チングされたBPSG膜、4a……O3/TEOS常圧CVD・BPSG膜
（低密度部）、4b……O3/TEOS常圧CVD・BPSG膜（高密度
部）、5a……流動化したBPSG膜（低密度部）、5b……流
動化したBPSG膜（高密度部）、6a……コンタクト孔（低
密度部）、6b……コンタクト孔（高密度部）、7a……ア
ルミ電極（低密度部）、7b……アルミ電極（高密度
部）。
Claims (4)
- 【請求項１】熱処理によって流動性を示す絶縁膜で絶縁
された多層配線構造を有する半導体装置において、熱処
理によって前記絶縁膜表面が平坦化され、電極および配
線の上層と下層とを接続するための接続孔の深さが、前
記電極および配線が高密度の部分と低密度の部分とで等
しい構造を有することを特徴とする半導体装置。 - 【請求項２】前記電極および配線が高密度の部分におい
て、前記電極および配線の間隔が1.0μｍ以下で、か
つ、電極膜厚で電極間隔との比（アスペクト比）が0.5
以上である電極および配線構造を有することを特徴とす
る請求項１記載の半導体装置。 - 【請求項３】前記絶縁膜として、化学気相成長法によ
り、燐、硼素、砒素、アンチモンのうち２つ以上の不純
物を含む酸化シリコン膜系の絶縁膜を堆積し、選択的に
エッチングすることにより配線密度の高い部分の前記絶
縁膜の膜厚を減少させ、熱処理によって前記酸化シリコ
ン膜系絶縁膜を流動化させて平坦化する工程を含むこと
を特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項４】前記絶縁膜として、オゾンと有機シリコン
ソースとを用いた常圧化学気相成長法により燐、硼素、
砒素、アンチモンのうち２つ以上の不純物を含むシリコ
ン酸化膜系の絶縁膜を堆積し、熱処理によって前記酸化
シリコン膜系絶縁膜を流動化させて平坦化する工程を含
むことを特徴とする、請求項１記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213847A JP2586705B2 (ja) | 1990-08-13 | 1990-08-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213847A JP2586705B2 (ja) | 1990-08-13 | 1990-08-13 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496352A JPH0496352A (ja) | 1992-03-27 |
| JP2586705B2 true JP2586705B2 (ja) | 1997-03-05 |
Family
ID=16646003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2213847A Expired - Fee Related JP2586705B2 (ja) | 1990-08-13 | 1990-08-13 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586705B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4860122B2 (ja) * | 2004-06-25 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-08-13 JP JP2213847A patent/JP2586705B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0496352A (ja) | 1992-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| US5910684A (en) | Integrated circuitry | |
| JPH09172071A (ja) | 半導体装置の製造方法 | |
| JPH09139429A (ja) | 半導体装置の製造方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2586705B2 (ja) | 半導体装置およびその製造方法 | |
| JP2739846B2 (ja) | 半導体装置の製造方法 | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| US6091150A (en) | Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| JP3210462B2 (ja) | 半導体装置の製造方法 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2988943B2 (ja) | 配線接続孔の形成方法 | |
| US6599825B2 (en) | Method for forming wiring in semiconductor device | |
| JP2782912B2 (ja) | 半導体装置の製造方法 | |
| JPH02143445A (ja) | 半導体装置の製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| JP3063165B2 (ja) | 半導体装置及びその製造方法 | |
| JP2933766B2 (ja) | 半導体装置およびその製造方法 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JPH03149818A (ja) | 半導体装置およびその製造方法 | |
| JPH09199503A (ja) | 半導体装置およびその製造方法 | |
| JP2606080B2 (ja) | 半導体装置の製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |