JP2606080B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2606080B2 JP2606080B2 JP15404793A JP15404793A JP2606080B2 JP 2606080 B2 JP2606080 B2 JP 2606080B2 JP 15404793 A JP15404793 A JP 15404793A JP 15404793 A JP15404793 A JP 15404793A JP 2606080 B2 JP2606080 B2 JP 2606080B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- wiring
- groove
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線の形成方法に関する。
関し、特に多層配線の形成方法に関する。
【0002】
【従来の技術】多層配線を有する半導体装置において
は、下層配線の膜厚による段差やビアホールの段差が層
間絶縁膜の平坦性を損ない上層配線の被覆性を低下させ
て断線や短絡不良を発生させ、信頼性を低下させる原因
となっていた。
は、下層配線の膜厚による段差やビアホールの段差が層
間絶縁膜の平坦性を損ない上層配線の被覆性を低下させ
て断線や短絡不良を発生させ、信頼性を低下させる原因
となっていた。
【0003】この問題を解決する一つの手段としてアイ
・イー・イー・イー・プロシーディングズ・ヴイ・エル
・エス・アイ・マルチレベル・インターコネクション・
コンファレンス(IEEE PROCEEDINGS
VLSI MULTILEVEL INTERCONN
ECTION CONFERENCE)1988年6
月、95〜100頁に搭載されているように、層間絶縁
膜に配線形成用の溝と、この溝内にコンタクトホールを
設け、このコンタクトホールを含む溝内に金属膜を埋込
んで上面を平坦化するものがある。
・イー・イー・イー・プロシーディングズ・ヴイ・エル
・エス・アイ・マルチレベル・インターコネクション・
コンファレンス(IEEE PROCEEDINGS
VLSI MULTILEVEL INTERCONN
ECTION CONFERENCE)1988年6
月、95〜100頁に搭載されているように、層間絶縁
膜に配線形成用の溝と、この溝内にコンタクトホールを
設け、このコンタクトホールを含む溝内に金属膜を埋込
んで上面を平坦化するものがある。
【0004】図3(a)〜(c)および図4(a)〜
(c)は従来の半導体装置の製造方法を説明するための
工程順に示した斜視図である。
(c)は従来の半導体装置の製造方法を説明するための
工程順に示した斜視図である。
【0005】図3(a)に示すように、半導体層11の
上に酸化シリコン膜からなる層間絶縁膜12とエッチン
グストッパ膜となるポリシリコン膜13とを順次堆積し
て形成した後、ポリシリコン膜13および層間絶縁膜1
2の中間まで選択的に順次異方性エッチングして配線形
成用の溝14を形成する。
上に酸化シリコン膜からなる層間絶縁膜12とエッチン
グストッパ膜となるポリシリコン膜13とを順次堆積し
て形成した後、ポリシリコン膜13および層間絶縁膜1
2の中間まで選択的に順次異方性エッチングして配線形
成用の溝14を形成する。
【0006】次に、図3(b)に示すように、溝14を
含む表面にフォトレジスト膜15を塗布してパターニン
グし、コンタクトホール形成用の開口部を形成する。
含む表面にフォトレジスト膜15を塗布してパターニン
グし、コンタクトホール形成用の開口部を形成する。
【0007】次に、図3(c)に示すように、フォトレ
ジスト膜15およびポリシリコン膜13をマスクとして
溝14の層間絶縁膜12を異方性エッチングして溝14
の底面から半導体層11に達するコンタクトホール16
を形成し、フォトレジスト膜15を除去する。
ジスト膜15およびポリシリコン膜13をマスクとして
溝14の層間絶縁膜12を異方性エッチングして溝14
の底面から半導体層11に達するコンタクトホール16
を形成し、フォトレジスト膜15を除去する。
【0008】次に、図4(a)に示すように、溝14お
よびコンタクトホール16を含む表面にブランケットC
VD法によりタングステン膜17を堆積して上面をほぼ
平坦化する。
よびコンタクトホール16を含む表面にブランケットC
VD法によりタングステン膜17を堆積して上面をほぼ
平坦化する。
【0009】次に、図4(b)に示すように、タングス
テン膜17の上部をエッチバックしてポリシリコン膜1
3上のタングステン膜17を除去し、溝14およびコン
タクトホール16内にタングステン膜17を埋め込む。
テン膜17の上部をエッチバックしてポリシリコン膜1
3上のタングステン膜17を除去し、溝14およびコン
タクトホール16内にタングステン膜17を埋め込む。
【0010】次に、図4(c)に示すように、ポリシリ
コン膜13を除去し、コンタクトホール16を介して半
導体層11と接続し、且つ層間絶縁膜12の溝14内に
埋め込まれて上面を平坦化した配線を形成する。
コン膜13を除去し、コンタクトホール16を介して半
導体層11と接続し、且つ層間絶縁膜12の溝14内に
埋め込まれて上面を平坦化した配線を形成する。
【0011】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、配線形成用の溝およびコンタクトホー
ルを含む表面にCVD法でタングステン膜を堆積して埋
め込んでいるため、配線用の溝以外に堆積されたタング
ステン膜をエッチバックして除去する必要があり、溝内
に埋込まれた配線のエッチングによるダメージを生じた
り、タングステン膜からなる配線の比抵抗が高いためア
ルミニウム配線に比べて配線抵抗が大きくなり、伝達信
号の遅延時間が増大する等の問題があった。
の製造方法では、配線形成用の溝およびコンタクトホー
ルを含む表面にCVD法でタングステン膜を堆積して埋
め込んでいるため、配線用の溝以外に堆積されたタング
ステン膜をエッチバックして除去する必要があり、溝内
に埋込まれた配線のエッチングによるダメージを生じた
り、タングステン膜からなる配線の比抵抗が高いためア
ルミニウム配線に比べて配線抵抗が大きくなり、伝達信
号の遅延時間が増大する等の問題があった。
【0012】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に設けた下層線を含む表面に酸
化シリコン膜を堆積し前記酸化シリコン膜の上にシリコ
ン含有膜を形成する工程と、前記シリコン含有膜および
酸化シリコン膜の上部を選択的に順次エッチングして配
線形成用の溝を形成する工程と、前記溝の底部を選択的
にエッチングして前記下層配線に達するビアホールを形
成する工程と、前記ビアホールおよび溝の酸化シリコン
膜の表面にチタン化合物含有ガスを吸着させる工程と、
前記シリコン含有膜以外の前記チタン化合物含有ガスが
吸着されたビアホールおよび溝内に選択CVD法により
アルミニウム膜を堆積する工程と、前記シリコン含有膜
を除去して前記下層配線と接続し且つ前記酸化シリコン
膜に埋込まれて表面を平坦化した上層配線を形成する工
程とを含んで構成される。
造方法は、半導体基板上に設けた下層線を含む表面に酸
化シリコン膜を堆積し前記酸化シリコン膜の上にシリコ
ン含有膜を形成する工程と、前記シリコン含有膜および
酸化シリコン膜の上部を選択的に順次エッチングして配
線形成用の溝を形成する工程と、前記溝の底部を選択的
にエッチングして前記下層配線に達するビアホールを形
成する工程と、前記ビアホールおよび溝の酸化シリコン
膜の表面にチタン化合物含有ガスを吸着させる工程と、
前記シリコン含有膜以外の前記チタン化合物含有ガスが
吸着されたビアホールおよび溝内に選択CVD法により
アルミニウム膜を堆積する工程と、前記シリコン含有膜
を除去して前記下層配線と接続し且つ前記酸化シリコン
膜に埋込まれて表面を平坦化した上層配線を形成する工
程とを含んで構成される。
【0013】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0014】図1(a)〜(c)及び図2(a)〜
(c)は本発明の一実施例を説明するための工程順に示
した斜視図である。
(c)は本発明の一実施例を説明するための工程順に示
した斜視図である。
【0015】まず、図1(a)に示すように、半導体基
板上に設けた絶縁膜1の上面に設けた溝の中にTiN/
Al積層膜からなる下層配線2を形成し、下層配線2を
含む表面に層間絶縁膜として酸化シリコ膜3を形成す
る。次に、酸化シリコン膜3の上にポリシリコン膜4を
堆積してパターニングし、配線形成用のマスクを形成す
る。
板上に設けた絶縁膜1の上面に設けた溝の中にTiN/
Al積層膜からなる下層配線2を形成し、下層配線2を
含む表面に層間絶縁膜として酸化シリコ膜3を形成す
る。次に、酸化シリコン膜3の上にポリシリコン膜4を
堆積してパターニングし、配線形成用のマスクを形成す
る。
【0016】次に、図1(b)に示すように、フォトリ
ソグラフィ技術により前工程で露出された酸化シリコン
膜3の一部を選択的に異方性エッチングし酸化シリコン
膜3の途中までの深さを有するビアホール形成用の穴5
を形成する。
ソグラフィ技術により前工程で露出された酸化シリコン
膜3の一部を選択的に異方性エッチングし酸化シリコン
膜3の途中までの深さを有するビアホール形成用の穴5
を形成する。
【0017】次に、図1(c)に示すように、ポリシリ
コン膜4をマスクとして酸化シリコン膜3を異方性エッ
チングして下層配線2に達するビアホール6および配線
形成用の溝7を形成する。
コン膜4をマスクとして酸化シリコン膜3を異方性エッ
チングして下層配線2に達するビアホール6および配線
形成用の溝7を形成する。
【0018】次に、図2(a)に示すように、ビアホー
ル6および溝7を有する半導体基板を真空チャンバ内に
装着して圧力1Torrの四塩化チタンの蒸気に1分間
暴露する。このとき、四塩化チタンは酸化シリコン膜お
よびTiN膜の表面にのみ吸着して四塩化チタン吸着層
8がビアホール6および溝7の表面に形成されるが、ポ
リシリコン膜4の表面には吸着されない。
ル6および溝7を有する半導体基板を真空チャンバ内に
装着して圧力1Torrの四塩化チタンの蒸気に1分間
暴露する。このとき、四塩化チタンは酸化シリコン膜お
よびTiN膜の表面にのみ吸着して四塩化チタン吸着層
8がビアホール6および溝7の表面に形成されるが、ポ
リシリコン膜4の表面には吸着されない。
【0019】次に、図2(b)に示すように、この半導
体基板を真空搬送してCVD用チャンバ内に装着して1
00℃に加熱し、ジメチルアルミハイドライド(DMA
H)を水素でバブリングしてCVD用チャンバ内に導入
し圧力1Torrとした条件でアルミニウム膜を四塩化
チタン吸着層8の表面に選択成長させ、ビアホール6お
よび溝7内を充填して下層配線2と接続する上層配線9
を形成する。ここで、アルミニウム膜はポリシリコン膜
4の表面には堆積されず、ビアホール6および溝7内に
のみ堆積される。
体基板を真空搬送してCVD用チャンバ内に装着して1
00℃に加熱し、ジメチルアルミハイドライド(DMA
H)を水素でバブリングしてCVD用チャンバ内に導入
し圧力1Torrとした条件でアルミニウム膜を四塩化
チタン吸着層8の表面に選択成長させ、ビアホール6お
よび溝7内を充填して下層配線2と接続する上層配線9
を形成する。ここで、アルミニウム膜はポリシリコン膜
4の表面には堆積されず、ビアホール6および溝7内に
のみ堆積される。
【0020】次に、図2(c)に示すように、SF6 ガ
スを用いたドライエッチングによりポリシリコン膜4を
除去する。
スを用いたドライエッチングによりポリシリコン膜4を
除去する。
【0021】なお、上層配線9を含む表面にTiN膜を
スパッタしてパターニングし、上層配線9の上にTiN
膜を積層しても良い。
スパッタしてパターニングし、上層配線9の上にTiN
膜を積層しても良い。
【0022】以上の工程を繰り返すことによって、段差
を生じること無しに、多層配線構造を形成できる。
を生じること無しに、多層配線構造を形成できる。
【0023】ここで、四塩化チタン吸着を防止するため
にポリシリコン膜4を使用したが、代わりにWSix 膜
やMoSix 膜を用いてもよい。また、アルミニウムC
VD促進ガスとして四塩化チタンを用いたが、テトラキ
スジメチルアミノチタンなど有機チタンガスを用いても
同様の効果をもたらす。また、アルミニウムCVDの原
料としてここではDMAHを用いたが、トリイソブチル
アルミニウムやトリメチルアミンアラン、トリエチルア
ミンアランなどを用いてもよい。
にポリシリコン膜4を使用したが、代わりにWSix 膜
やMoSix 膜を用いてもよい。また、アルミニウムC
VD促進ガスとして四塩化チタンを用いたが、テトラキ
スジメチルアミノチタンなど有機チタンガスを用いても
同様の効果をもたらす。また、アルミニウムCVDの原
料としてここではDMAHを用いたが、トリイソブチル
アルミニウムやトリメチルアミンアラン、トリエチルア
ミンアランなどを用いてもよい。
【0024】また、下層配線以外に半導体層に接続する
配線を形成する場合にも同様の工程を用いることができ
る。
配線を形成する場合にも同様の工程を用いることができ
る。
【0025】
【発明の効果】以上説明したように本発明は、上面にチ
タン化合物含有ガスを吸着しないシリコン含有膜を設け
た酸化シリコン膜からなる層間絶縁膜に配線形成用の溝
および溝の底部にビアホールを設け、この溝およびビア
ホールの表面にチタン化合物含有ガスを吸着させること
により、アルミニウム膜を選択CVD法で溝およびビア
ホール内にのみ埋込んで表面を平坦化した配線を形成で
き、エッチバック工程を削減して工程を簡略化できると
いう効果を有する。
タン化合物含有ガスを吸着しないシリコン含有膜を設け
た酸化シリコン膜からなる層間絶縁膜に配線形成用の溝
および溝の底部にビアホールを設け、この溝およびビア
ホールの表面にチタン化合物含有ガスを吸着させること
により、アルミニウム膜を選択CVD法で溝およびビア
ホール内にのみ埋込んで表面を平坦化した配線を形成で
き、エッチバック工程を削減して工程を簡略化できると
いう効果を有する。
【図1】本発明の一実施例を説明するための工程順に示
した斜視図。
した斜視図。
【図2】本発明の一実施例を説明するための工程順に示
した斜視図。
した斜視図。
【図3】従来の半導体装置の製造方法を説明するための
工程順に示した斜視図。
工程順に示した斜視図。
【図4】従来の半導体装置の製造方法を説明するための
工程順に示した斜視図。
工程順に示した斜視図。
1 絶縁膜 2 下層配線 3 酸化シリコン膜 4,13 ポリシリコン膜 5 穴 6 ビアホール 7,14 溝 8 四塩化チタン吸着層 9 上層配線 11 半導体層 12 層間絶縁膜 15 フォトレジスト膜 16 コンタクトホール 17 タングステン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 A
Claims (3)
- 【請求項1】 半導体基板上に設けた下層線を含む表面
に酸化シリコン膜を堆積し前記酸化シリコン膜の上にシ
リコン含有膜を形成する工程と、前記シリコン含有膜お
よび酸化シリコン膜の上部を選択的に順次エッチングし
て配線形成用の溝を形成する工程と、前記溝の底部を選
択的にエッチングして前記下層配線に達するビアホール
を形成する工程と、前記ビアホールおよび溝の酸化シリ
コン膜の表面にチタン化合物含有ガスを吸着させる工程
と、前記シリコン含有膜以外の前記チタン化合物含有ガ
スが吸着されたビアホールおよび溝内に選択CVD法に
よりアルミニウム膜を堆積する工程と、前記シリコン含
有膜を除去して前記下層配線と接続し且つ前記酸化シリ
コン膜に埋込まれて表面を平坦化した上層配線を形成す
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項2】 シリコン含有膜がポリシリコン膜,WS
iX 膜,MoSiX膜のいずれかである請求項1記載の
半導体装置の製造方法。 - 【請求項3】 チタン化合物含有ガスが四塩化チタンま
たはテトラキスジメチルアミノチタンである請求項1又
は請求項2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15404793A JP2606080B2 (ja) | 1993-06-25 | 1993-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15404793A JP2606080B2 (ja) | 1993-06-25 | 1993-06-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0729904A JPH0729904A (ja) | 1995-01-31 |
JP2606080B2 true JP2606080B2 (ja) | 1997-04-30 |
Family
ID=15575761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15404793A Expired - Lifetime JP2606080B2 (ja) | 1993-06-25 | 1993-06-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2606080B2 (ja) |
-
1993
- 1993-06-25 JP JP15404793A patent/JP2606080B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0729904A (ja) | 1995-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2773530B2 (ja) | 半導体装置の製造方法 | |
EP0143652A2 (en) | Process for forming multi-layer interconnections | |
US6083824A (en) | Borderless contact | |
US6323118B1 (en) | Borderless dual damascene contact | |
JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
JP2001176877A (ja) | 半導体装置の製造方法 | |
US5607878A (en) | Contact plug forming method | |
JP3391933B2 (ja) | 半導体素子とその製造方法 | |
US20030003707A1 (en) | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring | |
JPH05504446A (ja) | ポリイミド絶縁材を用いた半導体相互接続構造 | |
JPH04307934A (ja) | タングステンプラグの形成方法 | |
JP3526289B2 (ja) | 半導体装置の製造方法 | |
JP2606080B2 (ja) | 半導体装置の製造方法 | |
JP2000150517A5 (ja) | ||
JPH08288390A (ja) | 半導体装置およびその製造方法 | |
JP3247729B2 (ja) | 半導体装置の製造方法 | |
US6787447B2 (en) | Semiconductor processing methods of forming integrated circuitry | |
JP2702007B2 (ja) | 半導体装置の製造方法 | |
JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
JP3065395B2 (ja) | 半導体素子の製造方法 | |
JP2805840B2 (ja) | 半導体装置及びその多層配線形成方法 | |
JPH05251566A (ja) | 多層配線構造 | |
JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
JPH1074837A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961210 |