JP2000150517A5

JP2000150517A5 -

Info

Publication number: JP2000150517A5
Application number: JP1998324594A
Authority: JP
Filing date: 1998-11-16
Publication date: 2005-03-17

Description

【０００７】
さらに、Ｃｕ配線の上層に窒化シリコン膜を形成する前に、例えばアンモニア系の水溶液で洗浄しているにもかかわらず、Ｃｕ配線と窒化シリコン膜との間にはＣｕの酸化物が存在しており、このため両間の密着性は必ずしも良好ではなく、窒化シリコン膜が剥がれる可能性がある。なお特願平１０−２２０５４０号（特開平２０００−５８５４４号公報）にはＣｕダマシン配線を形成後に配線間リーク電流を防止するためにＣｕ表面にＳｉＨ ₄ を用いてＣｕＳｉを形成後その上面にＳｉＨ ₄ とＮＨ ₃ を用いて窒化シリコン膜を形成する方法の開示がある。また特開平１１−８７４９９号公報にはＣｕの周りにＣｕＳｉを形成してバリア膜とする開示がある。

【００２４】
次に、図５に示すように、半導体基板１上にプラズマＣＶＤ法によって窒化シリコン膜７を堆積する。次いで、プラズマＣＶＤ法によってＴＥＯＳをソースとしたＴＥＯＳ膜８を堆積した後、レジストパターンをマスクにしてＴＥＯＳ膜８および窒化シリコン膜７を順次エッチングすることによって、Ｃｕ配線Ｍ₁上のシリサイド層６に達するスルーホール９を形成する。ここで、上記エッチングにおいて、シリサイド層６をエッチングのストッパ層として用いる。

【００２９】
さらに、シリサイド層６によってＣｕ配線Ｍ₁からのＣｕの拡散を防ぐことができるので、シリサイド層６の上層に窒化シリコン膜７を形成する必要がなく、３．０以下の低い誘電率を有する絶縁膜を形成することが可能となって、配線遅延を改善することができる。

【００３８】
次に、図８に示すように、アンモニア（ＮＨ₃）ガス雰囲気中で半導体基板１にプラズマ処理を施して、Ｃｕ配線Ｍ₁の表面を還元した後、半導体基板１上にプラズマＣＶＤ法によって窒化シリコン膜７を堆積し、次いでプラズマＣＶＤ法によってＴＥＯＳをソースとしたＴＥＯＳ膜８を堆積する。この後、レジストパターンをマスクにしてＴＥＯＳ膜８および窒化シリコン膜７を順次エッチングすることによって、Ｃｕ配線Ｍ₁に達するスルーホール９を形成し、次いでスルーホール９にプラグ電極１０を形成する。

Claims

第１層間絶縁膜の上層に第２層間絶縁膜が形成され、前記第１層間絶縁膜に溝パターンが形成され、前記溝パターンにＣｕ配線が埋め込まれた半導体集積回路装置であって、前記Ｃｕ配線の表面にシリサイド層が形成されており、前記シリサイド層および前記第１層間絶縁膜と前記第２層間絶縁膜との間に第３層間絶縁膜が形成されており、前記第２層間絶縁膜および前記第３層間絶縁膜を貫通して前記シリサイド層に接続するプラグが形成されていることを特徴とする半導体集積回路装置。
請求項１記載の半導体集積回路装置において、前記シリサイド層の厚さは、５〜５０ｎｍ程度であることを特徴とする半導体集積回路装置。
請求項１記載の半導体集積回路装置において、前記溝パターンに埋め込まれた前記Ｃｕ配線と前記第１層間絶縁膜との間にバリア層が形成されていることを特徴とする半導体集積回路装置。
請求項１記載の半導体集積回路装置において、前記第２層間絶縁膜は、誘電率が３．０以下の絶縁膜によって構成されていることを特徴とする半導体集積回路装置。
(a).半導体基板上に形成された第１層間絶縁膜に溝パターンを形成する工程と、
(b).前記溝パターン内および前記第１層間絶縁膜の上層にバリア層およびＣｕ膜を順次形成する工程と、
(c).前記Ｃｕ膜の表面および前記バリア層の露出した表面を化学的機械研磨法によって平坦化し、前記溝パターンに前記Ｃｕ膜および前記バリア層を埋め込む工程と、
(d).０．１Ｔｏｒｒ以下の減圧状態においてシラン系ガス雰囲気中で半導体基板に熱処理を施し、前記Ｃｕ膜の表面を選択的にシリサイド化する工程と、
(e). 前記シリサイド化したＣｕ膜表面と前記第１層間絶縁膜上に第３層間絶縁膜を形成する工程と、
(f). 前記第３層間絶縁膜上に第２層間絶縁膜を形成する工程と、
(g). 前記第２層間絶縁膜および前記第３層間絶縁膜を貫通して前記シリサイド化したＣｕ膜表面を露出するビアを形成する工程と、
(h). 前記ビア内にプラグを形成する工程を有することを特徴とする半導体集積回路装置の製造方法。
(a).半導体基板上に形成された第１層間絶縁膜に溝パターンを形成する工程と、
(b).前記溝パターン内および前記第１層間絶縁膜の上層にバリア層およびＣｕ膜を順次形成する工程と、
(c).前記バリア膜をストッパ層としてＣｕ膜の表面を化学的機械研磨法によって平坦化する工程と、
(d).０．１Ｔｏｒｒ以下の減圧状態においてシラン系ガス雰囲気中で半導体基板に熱処理を施し、前記Ｃｕ膜の表面を選択的にシリサイド化する工程と、
(e).前記第１層間絶縁膜上に残ったバリア層の表面をドライエッチングによって除去する工程と、
(f). 前記シリサイド化したＣｕ膜表面と前記第１層間絶縁膜上に第３層間絶縁膜を形成する工程と、
(g). 前記第３層間絶縁膜上に第２層間絶縁膜を形成する工程と、
(h). 前記第２層間絶縁膜および前記第３層間絶縁膜を貫通して前記シリサイド化したＣｕ膜表面を露出するビアを形成する工程と、
(i). 前記ビア内にプラグを形成する工程を有することを特徴とする半導体集積回路装置の製造方法。
請求項５または６記載の半導体集積回路装置の製造方法において、前記シラン系ガスは、モノシランガス、またはモノシランと窒素との混合ガスであることを特徴とする半導体集積回路装置の製造方法。