JP2004253781A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 Ｓｉ−Ｈ結合をもつ絶縁膜とＣｕ配線との間にバリアメタル膜としてＴａ膜を介在させ、直接絶縁膜とＴａ膜が接すると、Ｔａ膜が水素吸蔵により脆弱化し、ＣＭＰなどの工程で剥がれが発生するという問題がある。
【解決手段】 Ｓｉ−Ｈ結合をもつ絶縁膜とＣｕ配線との間にバリアメタル膜としてＴａ膜とＴａＮ膜との積層膜が、ＴａＮ膜が絶縁膜側となるように介在させる。ＴａＮ膜が絶縁膜中のＨのＴａ膜への吸蔵を妨害することにより、Ｔａ膜の脆弱化が抑制される。
【選択図】 図１

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に低誘電率層間絶縁膜および低誘電率バリア絶縁膜を用いた配線構造の信頼性の高い半導体装置および、その製造方法に関する。

近年、ＬＳＩの信号処理の高速化の要求は年々増加している。ＬＳＩの信号処理速度は主にトランジスタ自体の動作速度および配線での信号伝播遅延時間の大小で決まってくる。従来、大きく影響を及ぼしてきたトランジスタの動作速度はトランジスタを縮小化することで向上させてきた。しかし設計ルールが０．２５μｍよりも小さいＬＳＩでは後者の配線の信号伝播遅延に関する影響が大きく現れ始めている。特に配線層が多層化を有するＬＳＩデバイスにおいては、その影響は大きい。

そこで、配線の信号伝播遅延を改善する方法として、従来より用いてきたアルミ配線が銅配線に置き換わった。また従来から用いていたシリコン酸化膜を低誘電率層間絶縁膜に置き換える検討がされている。この低誘電率膜の中で比誘電率３．０以下が実現できる膜の１つの水素化ポリシロキサンはアルミ配線では量産化が実施されており、Ｃｕ配線でも量産化が検討されている。その中でも梯子型水素化ポリシロキサンであるＬ−Ｏｘ（ラダーオキサイド、商標名：Ladder Oxide）はＳｉ−Ｏ骨格にＳｉ−Ｈ結合を一部にもつもので、無機材料で構成されているため、有機材料より配線金属との密着性に優れ、また梯子型になっているため加工後のプラズマアッシングや有機剥離液に対する耐性がすぐれ、加工面での吸湿層などの劣化層が形成されない。

また、Ｃｕ配線になってＣｕの層間絶縁膜への拡散のバリアとして、また絶縁膜との密着層としてバリアメタル膜が用いられている。特にＴａ系のバリアメタル膜が主に量産化されつつある。微細化のＣｕ／Ｌｏｗ−ｋ（低誘電率層間絶縁膜）構造の信頼性まで保証するとなると、上記低誘電率層間絶縁膜およびバリアメタル膜の組み合わせの最適化ができて初めて量産化が実現できる。

次に、従来の低誘電率層間絶縁膜およびバリアメタル膜を使用した半導体装置の構造一例を図面を参照して説明する。図８に示すように、下層絶縁膜５０１上にＣｕの拡散防止兼エッチングのストッパー膜として機能する第０のバリア絶縁膜５０２が形成されており、その上に第１の低誘電率膜５０３が形成されている。さらにその上に第１のＳｉＯ_２膜５０４が形成されている。上記第０のバリア絶縁膜５０２、第１の低誘電率膜５０３、第１のＳｉＯ_２膜５０４が積層されてなる層間絶縁膜には配線用溝が形成されており、この配線用溝には第１のバリアメタル膜５０５が形成されている。その内側に第１のＣｕ膜５０６により第１のＣｕ配線が埋め込み形成されている。このＣｕ配線の上に第１のバリア絶縁膜５０７、その上に同様に第２の低誘電率膜５０８、第２のＳｉＯ_２膜５０９がそれぞれ形成されている。

上記第１のバリア絶縁膜５０７、第２の低誘電率膜５０８、第２のＳｉＯ_２膜５０９が積層されてなる層間絶縁膜にはビア用溝が形成されており、このビア用溝には上記Ｃｕ配線同様に第２のバリアメタル膜５１０、その内側に第２のＣｕ膜５１１が埋め込み形成されている。さらにこのビアの上に第２のバリア絶縁膜５１２、その上に同様に第３の低誘電率膜５１３、第３のＳｉＯ_２膜５１４がそれぞれ形成されている。同様に上記第２のバリア絶縁膜５１２、第３の低誘電率膜５１３、第３のＳｉＯ_２膜５１４が積層されてなる配線層間絶縁膜中に第３のバリアメタル膜５１５、その内側に第３のＣｕ膜５１６が埋め込まれ第２のＣｕ配線が形成されている。この第２のＣｕ配線上に、第３のバリア絶縁膜５１７が形成されている。この構造をさらに必要に応じて繰り返し、最上層配線（本形態では第２のＣｕ溝配線に相当）上および最上層Ｌ−Ｏｘ膜（本形態では第３の低誘電率膜に相当）上にバリア絶縁膜が形成される。そして、最上層配線上にはバリア絶縁膜に設けた開口を介してＳｉＯ_２膜５１８中に形成されたアルミボンディングパッド５２０（上下にＴｉＮ層５１９，５２１を有する）が接続され、このアルミボンディングパッド５２０の一部を除きＳｉＯ_２膜５２２を介して吸湿ブロック性のあるカバー膜５２３（ＳｉＯＮ膜またはＳｉＮ膜）で被覆され多層配線構造が形成される。

次に、上記従来の半導体装置の製造方法を図９から図１２を参照して説明する。まず、トランジスタを含む半導体基板上に形成された下層絶縁膜６０１上に、５０ｎｍ〜１００ｎｍの膜厚の第０のバリア絶縁膜６０２をプラズマＣＶＤ法により形成した。続いて、第１の低誘電率膜６０３の塗布・焼成を行ない、１５０ｎｍ〜３５０ｎｍの成膜を行った。その上に、第１ＳｉＯ_２膜６０４を５０ｎｍ〜２００ｎｍプラズマＣＶＤ法により成膜した（図９（ａ））。

この構造体上に、最小寸法０．１４μｍレベルのフォトリソグラフィー技術を用い、反射防止膜としてＡＲＣ膜６０５を塗布後に、パターニングされたフォトレジストマスク６０６を形成した（図９（ｂ））。これをマスクにして、ＡＲＣ膜６０５、第１のＳｉＯ_２膜６０４、第１の低誘電率膜６０３をフロロカーボン系ガスを含んだガスによりエッチングし、第０のバリア絶縁膜６０２上でストップさせた。

その後、酸素プラズマアッシングにより、フォトレジストマスクを剥離後、弱アミンの有機剥離液などで残さ等を完全に除去した。その後、全面エッチバックにて、第０のバリア絶縁膜６０２を除去した。さらに有機剥離液による洗浄で残さを除去した。この結果、第１配線用の溝パターンを形成した（図９（ｃ））。

次に、スパッタ装置にてデガス処理、ＡｒイオンによるＲＦエッチを行なった後に第１のバリアメタル膜６０７を約３０ｎｍ形成し、真空を破ることなく、Ｃｕシード膜（図示省略）を約１００ｎｍ形成した。次にＣｕめっきにて、Ｃｕめっき膜６０９を約６００ｎｍ形成した。その後、縦型炉アニールにて２００〜４００℃で焼成を行った（図１０（ａ））。

次にメタルＣＭＰ技術を用い、溝以外のメタルを除去し第１のＣｕ溝配線６０９を形成した（図１０（ｂ））。次に、プラズマＣＶＤ装置により、５０〜１００ｎｍの第１のバリア絶縁膜６１０を形成した。続いて、第２の低誘電率膜６１１、さらに第２のＳｉＯ_２膜６１２を順次成膜した。第１のビア形成のためにフォトリソグラフィー技術を用い、ビアのパターンとして第２のＡＲＣ膜６１３上に第２のフォトレジストマスク６１４を形成した（図１０（ｃ））。

これをマスクにして、第２のＡＲＣ膜６１３、 第２のＳｉＯ_２膜６１２、第２の低誘電率膜６１１をエッチングし、第１のバリア絶縁膜６１０上でエッチストップさせ、第１のビア用溝を開口した。その後、酸素プラズマアッシングにより、フォトレジストマスクを剥離後、アミン系の有機剥離液などで残さ等を完全に除去した。

その後、第１のビア用溝底部の第1のバリア絶縁膜６１０を除去し、第１のＣｕ溝配線との電気的な導通を取るため全面エッチバックをおこなった。さらに有機剥離液による洗浄で残さを除去し、第１のビア用の溝パターンを形成した。続いて、スパッタ装置にてデガスを行なった後、ＡｒイオンによるＲＦエッチを行なった後に第２のバリアメタル膜６１５を約３０ｎｍ形成し、真空を破ることなく、Ｃｕシード膜（図示省略）を約１００ｎｍ形成した。次にＣｕめっきにて、銅膜６１７を約３００ｎｍ形成した。その後、縦型炉アニールにて２００〜４００℃で焼成をおこなった。次にメタルＣＭＰ技術を用い、ビア部以外のメタルを除去しビア６１７を形成した（図１１（ａ））。

次に、プラズマＣＶＤ装置により、５０〜１００ｎｍの第２のバリア絶縁膜６１８を形成した。続いて、第３の低誘電率膜６１９、さらに第３のＳｉＯ_２膜６２０を順次成膜した（図１１（ｂ））。

この構造体上に、最小Ｌ／Ｓ＝０．１４／０．１４μｍレベルのフォトリソグラフィー技術を用い、第３のＡＲＣ膜６２１塗布後に、パターニングされた第３のフォトレジストマスク６２２を形成した（図１２（ａ））。

これをマスクにして、第３のＡＲＣ膜６２１、第３のＳｉＯ_２膜６２０、第３の低誘電率膜６１９をフロロカーボン系ガスを含むエッチングガスによりでエッチングし、第２のバリア絶縁膜６１８上でストップさせ、第２配線用の溝パターンを開口した。その後、酸素プラズマアッシングにより、フォトレジストマスクを剥離後、アミン系の有機剥離液などで残さ等を完全に除去した。

その後、全面エッチバックにて、第２配線用溝底部の第２のバリア絶縁膜６１８を除去した。さらに有機剥離液による洗浄で残さを除去した。この結果、第２溝配線パターンを形成した。次に、第１配線と同様にしてスパッタ装置にてデガス処理、ＡｒイオンによるＲＦエッチを行なった後に第３のバリアメタル膜６２３を約３０ｎｍ形成し、真空を破ることなく、Ｃｕシード膜を約１００ｎｍ形成した。次にＣｕめっきにて、Ｃｕ膜６２４を約６００ｎｍ形成した。その後、縦型炉アニールにて２００〜４００℃で焼成を行った。その後メタルＣＭＰを行い第２Ｃｕ溝配線を形成し、この第２Ｃｕ溝配線の上に第３のバリア絶縁膜６２５が形成されている（図１２（ｂ））。

その後第３のバリア絶縁膜６２５上に３００〜５００ｎｍのＳｉＯ_２層間絶縁膜をプラズマＣＶＤ法により形成し、第３のバリア絶縁膜６２５およびＳｉＯ_２層間絶縁膜にフォトリソグラフィー技術を用い第２Ｃｕ溝配線上に開口を設けるためのフォトレジストマスクを形成した。続いて露出したＳｉＯ_２層間絶縁膜および第３のバリア絶縁膜６２５をエッチングして第２Ｃｕ溝配線とボンディングパッドとを接続するための開口部を形成した。フォトレジストマスク除去後スパッタリング法によりＴｉＮ膜５１９を１００〜２００ｎｍ，Ａｌ−Ｃｕ（０．５％)膜５２０を８００〜１０００ｎｍ、ＴｉＮ膜５２１を５０〜１００ｎｍを順次成膜した。続いて、フォトリソグラフィー技術を用いボンディングパッドを形成するためのフォトレジストマスクを形成し、エッチング工程によりボンディングパッドを形成後フォトレジストマスクを除去した。そして、ボンディングパッド上のＴｉＮ膜５２１を覆うようにＳｉＯ_２膜５２２を１００〜２００ｎｍ、ＳｉＯＮ膜５２３を１００〜２００ｎｍをプラズマＣＶＤ法により順次形成し、フォトリソグラフィー技術によりボンディングパッド上のＳｉＯＮ膜、ＳｉＯ_２膜およびＴｉＮ膜５２１の所定領域を開口しボンディングパッドを露出させ、図８の半導体装置を得た。

上記従来の半導体装置の製造方法は、シングルダマシン法の一例であるが、デュアルダマシン法による製造方法も公知である。特許文献１には、低誘電率の層間絶縁膜としてＭＳＱ（メチルシルセスキオキサン）膜およびＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）、バリアメタル膜としてＴａ膜を用いたダマシン構造の半導体装置が記載されている。また、ＴａＮ膜もバリアメタル膜として使用されることは周知である。
特開２００１−３２６２２２号公報

上記２層配線構造の半導体装置を製造するにあたり、本発明者が低誘電率の層間絶縁膜としてＬ−Ｏｘ膜を、バリアメタル膜としてＴａ単層膜を使用したところ、第１および第２の溝配線およびビア形成のためのＣＭＰ工程時に、Ｌ−Ｏｘ膜とＴａ膜との界面で剥離が発生した。また、Ｔａ膜の代わりにＴａＮ単層膜を使用した場合には、ＴａＮ膜に対するＣｕの濡れ性がよくないため、高アスペクト比のビアなどのＣｕ埋設が十分できないという問題があった。

本発明は、低誘電率の層間絶縁膜とするＣｕダマシン配線構造における層間絶縁膜とバリアメタル膜の良好な密着性およびＣｕダマシン配線構造製造時のＣｕの良好な埋め込み性を有する半導体装置およびその製造方法を提供することを目的としている。

本発明の半導体装置は、半導体基板を含んだ下地上に、Ｓｉ−Ｈ結合を有する層間絶縁膜とＣｕを主たる構成元素とする導電膜を有し、上記層間絶縁膜と上記Ｃｕを主たる構成元素とする導電膜との間に金属窒化膜を有し、上記Ｃｕを主たる構成元素とする導電膜と上記金属窒化膜との間に金属膜を有することを特徴とする。上記Ｃｕを主たる構成元素とする導電膜は、上記Ｓｉ−Ｈ結合を有する層間絶縁膜内に形成された溝内に埋設されていることを特徴とする。ここで、上記金属膜がＴａであり、上記金属窒化膜がＴａＮであることを特徴とする。さらに、上記ＴａＮの窒素濃度が１５ａｔｍ％以上、好ましくは１５ａｔｍ％以上４０ａｔｍ％未満であることを特徴とする。また、上記Ｓｉ−Ｈ結合をもつ絶縁膜が水素化ポリシロキサン膜、水素化オルガノポリシロキサン膜のいずれかであることを特徴とする。上記水素化ポリシロキサン膜が梯子型水素化ポリシロキサン膜またはポーラス梯子型水素化ポリシロキサン膜であることを特徴とする。また、上記Ｃｕを主たる構成元素とする導電膜が、Ａｌ、Ｓｉ、Ａｇ、Ｗ、Ｍｇ、Ｂｉ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｂｅ、Ｐｔ、Ｚｒ、Ｔｉ、またはＳｎの少なくとも一つを含むＣｕアロイ膜であることを特徴とする。また、上記Ｃｕを主たる構成元素とする導電膜が、Ｓｉを含むＣｕアロイ膜であり、Ｓｉ濃度が導電膜の上面で最も高く、底面方向に深くなるにつれて低くなっていることを特徴とする

本発明の半導体装置の製造方法は、半導体基板上にＳｉ−Ｈ結合を有する層間絶縁膜を成膜する第１の工程と、上記層間絶縁膜を加工する第２の工程と、金属膜と金属窒化膜が積層されてなるバリアメタル膜を成膜する第３の工程と、Ｃｕを主たる構成元素とする導電膜を成膜する第４の工程と、を有し、上記第３の工程は、上記層間絶縁膜上に上記金属膜と上記金属窒化膜を順次形成することを特徴とする。上記第２の工程は、上記層間絶縁膜に溝を加工する工程であり、上記第３の工程は、上記溝の側壁および底面にバリアメタル膜を成膜する工程であり、上記第４の工程は、上記バリアメタル膜が成膜された溝内に上記導電膜を埋設する工程であることを特徴とする。ここで、上記金属膜がＴａであり、上記金属窒化膜がＴａＮであることを特徴とする。さらに、上記ＴａＮの窒素濃度が１５ａｔｍ％以上、さらに好ましくは１５ａｔｍ％以上４０ａｔｍ％未満であることを特徴とする。また、上記Ｓｉ−Ｈ結合をもつ絶縁膜が水素化ポリシロキサン膜、水素化オルガノポリシロキサン膜のいずれかであることを特徴とする。上記水素化ポリシロキサン膜が梯子型水素化ポリシロキサン膜またはポーラス梯子型水素化ポリシロキサン膜であることを特徴とする。また、上記Ｃｕを主たる構成元素とする導電膜が、Ａｌ、Ｓｉ、Ａｇ、Ｗ、Ｍｇ、Ｂｉ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｂｅ、Ｐｔ、Ｚｒ、Ｔｉ、またはＳｎの少なくとも一つを含むＣｕアロイ膜であることを特徴とする。また、上記Ｃｕを主たる構成元素とする導電膜は、Ｃｕ膜にシラン処理を施されたＳｉ含有膜であることを特徴とする。さらに、上記第１の工程は、Ｓｉを主たる構成元素として含有する層間絶縁膜を成膜後、上記層間絶縁膜に水素を拡散させ、Ｓｉ−Ｈ結合を形成させる工程であることを特徴とする。上記水素の拡散処理がプラズマ処理、エレクトロンビーム処理、ラジカル処理、イオン注入処理のいずれかであることを特徴とする。

本発明者は、従来の半導体装置のＣＭＰ製造工程において発生したＬ−Ｏｘ膜とＴａ膜との界面での剥離の原因を追求した結果、従来の半導体装置を構成するＬ−Ｏｘ膜中の水素がＴａ膜に吸蔵されて発生したものであることをつきとめた。即ち、Ｌ−Ｏｘ膜とＴａ膜が直接接しているため、Ｌ−Ｏｘ膜中の水素がＴａに吸蔵され、Ｔａ膜が脆弱化し、メタルＣＭＰなどの高荷重プロセスに対して耐性がないことをつきとめた。本発明では、Ｌ−Ｏｘに代表される水素化ポリシロキサンのようなＳｉ−Ｈ結合を有する層間絶縁膜とＴａ膜のような水素を吸蔵する性質を有するバリアメタル層とを直接接しないような構成とした。即ち、層間絶縁膜中の水素のバリアメタル層への吸蔵を抑制する層を両者間に介在させた。本発明者は、この抑制効果を金属窒化膜が有しており、特に、金属窒化膜中の窒素濃度が１５ａｔｍ％以上４０ａｔｍ％未満で好適であることを見出した。本発明では、バリアメタル膜を水素吸蔵性を有する金属膜と水素の吸蔵を抑制する膜との積層構成とし、Ｃｕ配線側にＴａ等の金属膜が配置する構成とすることにより、高アスペクト比を有するＣｕ溝配線の形成、即ち、層間絶縁膜に設けた溝内への良好な埋め込み性も可能となる。

次に、本発明の半導体装置の実施の形態について図面を参照して説明する。図１は、本発明の半導体装置の第１の実施形態を示す図である。図１に示すように、下層絶縁膜１０１上にエッチングストッパーを兼ねるバリア絶縁膜として第０のシリコン炭化窒化膜（Ｓｉ，Ｃ，Ｎ，Ｈを主たる構成元素として含有する絶縁膜）１０２が形成されており、その上に梯子型水素化ポリシロキサンである第１のＬ−Ｏｘ膜１０３が形成されている。その上に第１のＳｉＯ_２膜１０４が形成されている。この第０のシリコン炭化窒化膜１０２、第１のＬ−Ｏｘ膜１０３、第１のＳｉＯ_２膜１０４に形成された第１の配線用溝には第１のバリアメタル膜としてＴａ膜１０６／ＴａＮ膜１０５の積層膜（上層がＴａ膜、下層がＴａＮ膜）が形成されている。その内側に第１のＣｕ膜１０７が埋め込まれＣｕ配線が形成されている。この第１のＣｕ溝配線の上にバリア絶縁膜である第１のシリコン炭化窒化膜１０８、その上に同様に第２のＬ−Ｏｘ膜１０９、第２のＳｉＯ_２膜１１０がそれぞれ積層形成され、これらにビア用溝が開口されている。

同様にビア部に第２のバリアメタル膜としてＴａ 膜１１２／ＴａＮ膜１１１、その内側に第２のＣｕ膜１１３が埋め込まれビアが形成されている。さらに、そのビアの上にバリア絶縁膜である第２のシリコン炭化窒化膜１１４、その上に同様に第３のＬ−Ｏｘ膜１１５、第３のＳｉＯ_２膜１１６がそれぞれ積層形成されている。同様に第２のシリコン炭化窒化膜１１４、第３のＬ−Ｏｘ膜１１５、第３のＳｉＯ_２膜１１６に形成された第２の配線用溝には第３のバリアメタル膜としてＴａ膜１１８／ＴａＮ膜１１７、その内側に第３のＣｕ膜１１９が埋め込まれ第２のＣｕ溝配線が形成されている。この第２のＣｕ溝配線上に、第３のシリコン炭化窒化膜１２０が形成されている。この構造をさらに必要に応じて繰り返し、最上層配線（本実施形態では第２のＣｕ溝配線に相当）上および最上層Ｌ−Ｏｘ膜（本実施形態では第３のＬ−Ｏｘ膜に相当）上にシリコン炭化窒化膜が形成される。そして、最上層配線上にはシリコン炭化窒化膜に設けた開口を介してアルミボンディングパッド１２３が接続され、このアルミボンディングパッド１２３（一例としてアルミの上下にバリアメタル膜としてＴｉＮ層１２２，１２４を有する構造を図示しているが、この構成に限定されるものではない）の一部を除きＳｉＯ_２膜１２５を介して吸湿ブロック性のあるカバー膜１２６（ＳｉＯＮ膜またはＳｉＮ膜）で被覆され多層配線構造が形成される。得られた半導体装置は、従来の半導体装置で認められたＣｕの埋め込み不良やＣＭＰによる界面剥離等の不具合は認められなかった。

第２の実施の形態による半導体装置の構造を図２に示す。第１の実施の形態との違いはビア層間絶縁膜をＳｉＯ_２単層にしたことである。特に低誘電率膜を用いた場合の組み立てや電気特性の信頼性向上にメリットがある構造である。

この半導体装置は下層絶縁膜２０１上に第０のシリコン炭化窒化膜２０２が形成されており、その上に梯子型水素化ポリシロキサンである第１のＬ−Ｏｘ膜２０３が形成されている。その上に第１のＳｉＯ_２膜２０４が形成されている。第０のシリコン炭化窒化膜２０２、第１のＬ−Ｏｘ膜２０３、第１のＳｉＯ_２膜２０４に形成された配線溝には第１のバリアメタル膜としてＴａ膜２０６／ＴａＮ膜２０５の積層膜（上層がＴａ膜、下層がＴａＮ膜）が形成されている。その内側にＣｕ膜が埋め込まれた第１のＣｕ溝配線２０７が形成されている。この第１のＣｕ溝配線の上にバリア絶縁膜である第１のシリコン炭化窒化膜２０８、その上に第２のＳｉＯ_２膜２０９が形成されている。第１のシリコン炭化窒化膜２０８および第２のＳｉＯ_２膜２０９にはビア用溝が形成されており、同様にビア部に第２のバリアメタル膜としてＴａ膜２１１／ＴａＮ膜２１０、その内側に第２のＣｕ膜２１２が埋め込まれビアが形成されている。

さらにそのビアの上にバリア絶縁膜である第２のシリコン炭化窒化膜２１３、その上に同様に第３のＬ−Ｏｘ膜２１４、第３のＳｉＯ_２膜２１５がそれぞれ積層形成されている。同様に第２のシリコン炭化窒化膜２１３、第３のＬ−Ｏｘ膜２１４、第３のＳｉＯ_２膜２１５に第３のバリアメタル膜としてＴａ膜２１７／ＴａＮ膜２１６、その内側に第３のＣｕ膜２１８が埋め込まれ第２のＣｕ溝配線が形成されている。この第２のＣｕ溝配線上に、第３のシリコン炭化窒化膜２１９が形成されている。この構造をさらに必要に応じて繰り返し、最上層配線（本実施形態では第２のＣｕ溝配線に相当）上および最上層Ｌ−Ｏｘ膜（本実施形態では第３のＬ−Ｏｘ膜に相当）上にシリコン炭化窒化膜が形成される。そして、最上層配線上にはシリコン炭化窒化膜に設けた開口を介してアルミボンディングパッド２２２が接続され、このアルミボンディングパッド２２２（一例としてアルミの上下にバリアメタル膜としてＴｉＮ層２２１，２２３を有する構造を図示しているが、この構成に限定されるものではない）の一部を除きＳｉＯ_２膜２２４を介して吸湿ブロック性のあるカバー膜２２５（ＳｉＯＮ膜またはＳｉＮ膜）で被覆され多層配線構造が形成される。得られた半導体装置は、従来の半導体装置で認められたＣｕの埋め込み不良やＣＭＰによる界面剥離等の不具合は認められなかった。

第３の実施の形態の半導体装置を図３に示す。第１の実施の形態と異なり、デュアルダマシン(Dual Damascene)配線構造をとっている。この構造を用いることにより、製造の工程数が削減でき、製品のコスト低減が実現できた。また、ビアのＣＭＰをなくすことができるため、コストとして非常に高いＣＭＰ工程を削減できるという大きなコストメリットがあった。この半導体装置は、下層絶縁膜３０１上に第０のシリコン炭化窒化膜３０２が形成されており、その上に梯子型水素化ポリシロキサンである第１のＬ−Ｏｘ膜３０３が形成されている。さらにその上に第１のＳｉＯ_２膜３０４が形成されている。第０のシリコン炭化窒化膜３０２、第１のＬ−Ｏｘ膜３０３、第１のＳｉＯ_２膜３０４には第１配線用溝が形成され、この配線溝には第１のバリアメタル膜としてＴａ膜３０６／ＴａＮ膜３０５の積層膜（上層がＴａ膜、下層がＴａＮ膜）が形成されている。

その内側に第１Ｃｕ膜３０７か埋め込まれ第１のＣｕ溝配線が形成されている。この第１のＣｕ溝配線の上にバリア絶縁膜である第１のシリコン炭化窒化膜３０８、その上に同様に第２のＬ−Ｏｘ膜３０９、第２のＳｉＯ_２膜３１０が形成されている。さらにその上に第２の配線用溝のエッチングストッパーとして、第２のシリコン炭化窒化膜３１１、その上に第３のＬ−Ｏｘ膜３１２、第３のＳｉＯ_２膜３１３が積層形成されている。第１のＣｕ溝配線との電気的な接続を行なうビアと第２のＣｕ配線は一体となっており、第２のＴａＮ膜３１４上に第２のＴａ膜３１５、その内側に第２のＣｕ膜３１６が埋め込まれビアと第２のＣｕ溝配線が一体形成されており、この第２のＣｕ溝配線の上に第３のシリコン炭化窒化膜３１７が形成されている。この構造をさらに必要に応じて繰り返し、最上層配線（本実施形態では第２のＣｕ溝配線に相当）上および最上層Ｌ−Ｏｘ膜（本実施形態では第３のＬ−Ｏｘ膜に相当）上にシリコン炭化窒化膜が形成される。そして、最上層配線上にはシリコン炭化窒化膜に設けた開口を介してアルミボンディングパッド３２０が接続され、このアルミボンディングパッド３２０（一例としてアルミの上下にバリアメタル膜としてＴｉＮ層３１９，３２１を有する構造を図示しているが、この構成に限定されるものではない）の一部を除き吸湿ブロック性のあるカバー膜３２３（ＳｉＯＮ膜またはＳｉＮ膜）で被覆され多層配線構造が形成される。得られた半導体装置は、従来の半導体装置で認められたＣｕの埋め込み不良やＣＭＰによる界面剥離等の不具合は認められなかった。

上記第１から第３の実施の形態では、配線およびビア用としてＣｕ膜を用いたが、Ａｌ、Ｓｉ、Ａｇ、Ｗ、Ｍｇ、Ｂｉ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｂｅ、Ｐｔ、Ｚｒ、Ｔｉ、またはＳｎのすくなくとも一つを含むＣｕアロイ膜を用いた場合の方が、Ｃｕよりも濡れ性が良好であるため、Ｃｕアロイ膜を用いるメリットがある。特にＳｉを含有する場合、シリコン炭化窒化膜との密着性が優れ、Ｓｉ濃度が導電膜の上面で最も高く、底面方向に深くなるにつれて低くなる分布とするとその効果は大きい。このような分布は、例えばＣｕ膜に原料ガスとしてＳｉＨ_４，Ｓｉ_２Ｈ_６，ＳｉＨ_２Ｃｌ_２等の無機シランガスを用い、プラズマＣＶＤ装置で２５０〜４００℃で処理することにより得ることができる。

次に第１の実施の形態の半導体装置の製造方法を図４〜図７を参照して説明する。まず、トランジスタが形成された半導体基板を含む下層絶縁膜４０１上に、５０ｎｍ〜１００ｎｍの膜厚の第０のシリコン炭化窒化膜４０２をプラズマＣＶＤ法により形成した。続いて、第１のＬ−Ｏｘ膜４０３の塗布・焼成を行ない、１５０ｎｍ〜３５０ｎｍの膜厚に成膜した。その上に、第１のＳｉＯ_２膜４０４を５０ｎｍ〜２００ｎｍの膜厚にプラズマＣＶＤ法により成膜した（図４（ａ））。この構造体上に反射防止膜として第１のＡＲＣ膜４０５を塗布した後に、最小Ｌ／Ｓ＝０．１４／０．１４μｍレベルのフォトリソグラフィー技術を用いパターニングされた第１のフォトレジストマスク４０６を形成した（図４（ｂ））。

これをマスクにして、第１のＡＲＣ膜４０５、 第１のＳｉＯ_２膜４０４、第１のＬ−Ｏｘ膜４０３をフロロカーボン系ガスを含んだエッチングガスにより順次エッチングし、第０のシリコン炭化窒化膜４０２上でストップさせるように第１の配線用溝を開口した。その後、酸素プラズマアッシングにより、フォトレジストマスクを剥離後、アミン系の有機剥離液などで残さ等を完全に除去した。その後、全面エッチバックにて、第１の配線用溝底部の第０のシリコン炭化窒化膜を除去した。さらに有機剥離液による洗浄で残さを除去した。この結果、第１の配線用溝パターンを形成した（図４（ｃ））。

次に、スパッタ装置にてデガス処理、ＡｒイオンによるＲＦエッチを行なった後に第１のバリアメタル膜としてＴａＮ膜４０７を約１０ｎｍ形成し、続いてＴａ膜４０８を２０ｎｍを溝内部（側壁および底面）を含めて基板（第１のＳｉＯ_２膜４０４）表面に成膜した。真空を破ることなく、Ｃｕシード膜（図示省略）を約１００ｎｍ形成した。次にＣｕめっきにて、銅膜４０９を約６００ｎｍ形成した（図５（ａ））。

その後、縦型炉アニールにて２００〜４００℃で焼成を行った。次にメタルＣＭＰ技術を用い、溝以外のメタルを除去し溝内にＣｕが埋め込まれた第１Ｃｕ溝配線を形成した（図５（ｂ））。次に、プラズマＣＶＤ装置により、５０〜１０００ｎｍの第１のシリコン炭化窒化膜４１０を形成した。続いて、１５０〜３５０ｎｍの第２のＬ−Ｏｘ膜４１１、さらに、５０〜２００ｎｍの第２のＳｉＯ_２膜４１２を順次成膜した。第１のビア形成のためにフォトリソグラフィー技術を用い、０．１４μｍ径のビアのパターンとして第２のＡＲＣ膜４１３上に第２のフォトレジストマスク４１４を形成した（図５（ｃ））。

これをマスクにして、第２のＡＲＣ膜４１３、第２のＳｉＯ_２膜４１２、第２のＬ−Ｏｘ膜４１１を順次エッチングし、第１のシリコン炭化窒化膜４１０上でエッチストップさせたビア用溝を開口した。次にフォトレジストマスクと第２のＡＲＣ膜をプラズマアッシングにより除去し、有機剥離液で残渣を除去した。その後、ビア用溝底部の第1のシリコン炭化窒化膜４１０を除去し第１のＣｕ溝配線との電気的な導通を採るため、全面エッチバックを行った。その後、有機剥離液を行って残渣を除去した。続いて、スパッタ装置にて、デガスを行なった後、ＡｒイオンによるＲＦエッチを行なった後にビア用溝内部（側壁および底面）を含めて基板（第２のＳｉＯ_２膜４１２）表面に第２のバリアメタル膜としてＴａＮ膜４１５の膜厚約１０ｎｍ形成に引き続きＴａ膜４１６を２０ｎｍ形成し、真空を破ることなく、Ｃｕシード膜（図示省略）を約１００ｎｍ形成した。次にＣｕめっきにて、銅膜４１７を約３００ｎｍ形成した。その後、縦型炉アニールにて２００〜４００℃で焼成を行った。次にメタルＣＭＰ技術を用い、ビア以外のメタルを除去し溝内にＣｕが埋め込まれたビアを形成した（図６（ａ））。

次に、プラズマＣＶＤ装置により、５０〜１００ｎｍの第２のシリコン炭化窒化膜４１８を形成した。続いて、１５０〜３５０ｎｍの第３のＬ−Ｏｘ膜４１９、さらに５０〜２００ｎｍの第３のＳｉＯ_２膜４２０を順次成膜した（図６（ｂ））。

この構造体上に反射防止膜として第３のＡＲＣ膜４２１を塗布後に、最小Ｌ／Ｓ＝０．１４／０．１４μｍレベルのフォトリソグラフィー技術を用いパターニングされた第３のフォトレジストマスク４２２を形成した（図７（ａ））。

これをマスクにして、第３のＡＲＣ膜４２１、第３のＳｉＯ_２膜４２０、第３のＬ−Ｏｘ膜４１９をフロロカーボン系ガスを含むエッチングガスにより順次エッチングし、第２のシリコン炭化窒化膜４１８上でストップさせるように第２の配線用溝を開口した。その後、酸素プラズマアッシングにより、フォトレジストマスクを剥離後、アミン系の有機剥離液などで残さ等を完全に除去した。その後、全面エッチバックにて、第２の配線用溝底部の第２のシリコン炭化窒化膜４１８を除去した。さらに有機剥離液による洗浄で残さを除去した。続いて、スパッタ装置にて、デガスを行なった後、ＡｒイオンによるＲＦエッチを行った後に第３のバリアメタル膜としてＴａＮ膜４２３の膜厚約１０ｎｍ形成に引き続きＴａ膜４２４を２０ｎｍ形成し、真空を破ることなく、Ｃｕシード膜（図示省略）を約１００ｎｍ形成した。次にＣｕめっきにて、銅膜４２５を約６００ｎｍ形成した。その後、縦型炉アニールにて２００〜４００℃で焼成を行った。次にメタルＣＭＰ技術を用い、溝以外のメタルを除去し溝内にＣｕが埋め込まれた第２Ｃｕ溝配線を形成した。次に、プラズマＣＶＤ装置により、５０〜１００ｎｍの第３のシリコン炭化窒化膜４２６を形成した（図７（ｂ））。

その後第３のシリコン炭化窒化膜４２６（図１の第３のシリコン炭化窒化膜１２０に相当）上に３００〜５００ｎｍのＳｉＯ_２層間絶縁膜４２７をプラズマＣＶＤ法により形成し、第３のシリコン炭化窒化膜４２６およびＳｉＯ_２層間絶縁膜４２７にフォトリソグラフィー技術を用い第２Ｃｕ溝配線上に開口を設けるためのフォトレジストマスクを形成した。続いて露出したＳｉＯ_２層間絶縁膜４２７および第３のシリコン炭化窒化膜４２６をエッチングして第２Ｃｕ溝配線とボンディングパッドとを接続するための開口部を形成した。フォトレジストマスク除去後スパッタリング法によりＴｉＮ膜１２２を１００〜２００ｎｍ，Ａｌ−Ｃｕ（０．５％)膜１２３を８００〜１０００ｎｍ、ＴｉＮ膜１２４を５０〜１００ｎｍを順次成膜した。続いて、フォトリソグラフィー技術を用いボンディングパッドを形成するためのフォトレジストマスクを形成し、エッチング工程によりボンディングパッドを形成後フォトレジストマスクを除去した。そして、ボンディングパッド上のＴｉＮ膜１２４を覆うようにＳｉＯ_２膜１２５を１００〜２００ｎｍ、ＳｉＯＮ膜１２６を１００〜２００ｎｍをプラズマＣＶＤ法により順次形成し、フォトリソグラフィー技術によりボンディングパッド上のＳｉＯＮ膜１２６およびＳｉＯ_２膜１２５の所定領域を開口しボンディングパッドを露出させた。

以上により、図１に示す２層配線構造を有する半導体装置が得られた。この２層配線構造を形成するにあたり、ＣＭＰでは剥がれは発生せず、さらにビア抵抗も歩留まり劣化なく、多層配線を形成できた。

次にバリアメタル膜と低誘電率膜である水素化ポリシロキサンとの関係を説明する。表１にバリアメタル膜として、Ｔａ／ＴａＮ（上層がＴａ：２０ｎｍ、下層がＴａＮ：１０ｎｍ）を使用した場合のＴａＮの窒素濃度とメタルＣＭＰでのはがれの有無およびＴａＮスパッタ時のゴミ検査での欠陥数との関係を示した。

ＴａＮのＸＰＳ(Ｘ線光電子分光法:X-ray Photoelectron Spectroscopy)で求めた窒素濃度が約１０ａｔｍ％（原子％）以上の膜では、第３の実施形態で行った場合では剥がれが発生しなかったが、それ以下ではＣｕ膜のＣＭＰで剥がれが発生した。特に５ａｔｍ％以下の膜では、目視でも剥がれが確認できた。約８ａｔｍ％程度では目視では確認できなかったものの、光学顕微鏡で剥がれが確認できた。ちなみに層間絶縁膜がＳｉＯ_２の場合ではいずれの窒素濃度のＴａＮでも剥がれが発生していないことより、水素化ポリシロキサンの水素がＴａＮに吸蔵しているものと推定できる。また、ＴａＮをスパッタしたときの８インチウエハ上でのゴミカウント数を示す。ゴミの粒径は０．１８μｍ以上のものをカウントした。ＴａＮの窒素濃度が４０ａｔｍ％未満のレベルでは２０個以下であったが、４０ａｔｍ％を超えると２００００個以上の個数を示し、オーバーフローした。

また表２にバリアメタルの構造による、０．１４μｍ径の高さ０．４μｍのビアへのＣｕ埋設性およびメタルＣＭＰ時の剥がれの関係を示す。

Ｔａ単層３０ｎｍの膜上に１００ｎｍのＣｕシード層を成膜し、その上に３００ｎｍのＣｕめっきを埋設し、加速試験として４５０℃で１２時間過熱したときの埋設を確認したところ、埋設不良は確認できなかった。Ｔａ（２０ｎｍ）／ＴａＮ（１０ｎｍ）の場合（その上のＣｕは同じ条件）でも問題はなかったが、３０ｎｍのＴａＮ単層では埋設不良が確認された。この原因はＣｕ膜の濡れ性の下地依存性で説明できる。Ｔａ膜へのＣｕ膜の濡れ性はよいが、ＴａＮへのＣｕ膜の濡れ性は悪い。これはＣｕ濡れ性と窒素がなんらかの関係があると思われる。またビアＣｕのＣＭＰでの剥がれは、ＴａＮ単層の場合と、Ｔａ／ＴａＮの積層の場合は問題がなかったが、Ｔａ単層の場合は剥がれが確認された。この原因は水素化ポリシロキサンの水素が、Ｔａに吸蔵し、メタルの脆弱が発生しているものと推定される。Ｔａに窒素が含まれると水素の吸蔵が抑えられ、バリアメタル脆弱化が防止できると考えられる。

バリアメタル膜はＴａ／ＴａＮの積層構造に限定されるものではない。層間絶縁膜としてＳｉ−Ｈ結合を有する層間絶縁膜のＨがバリアメタル膜に吸蔵しメタルの脆弱化をもたらさないような構成とすればよい。即ち、Ｓｉ−Ｈ結合を有する層間絶縁膜と水素吸蔵性を有するバリアメタル膜を用いる場合、両者間に層間絶縁膜のＨのバリアメタル膜への吸蔵を抑制する層を設ける構成とすればよい。水素吸蔵性を有するバリマタルとしては、Ｔａ以外にＴｉが挙げられる。ＴａＮ同様ＴｉＮも水素の吸蔵が抑えられ、バリアメタル脆弱化が防止できると考えられる。したがって、Ｔａ／ＴａＮ以外にＴａ／ＴｉＮ、Ｔｉ／ＴａＮ、Ｔｉ／ＴｉＮの組合せも可能である。

上記実施形態では、梯子型水素化ポリシロキサンであるＬ−Ｏｘを低誘電率層間絶縁膜として使用した例を示したが、かご型の水素化ポリシロキサンの１種である籠型水素化シルセスキオキサンを用いてもよい。但し、梯子型水素化ポリシロキサンを用いた場合より水素吸蔵抑制層を介在させる効果はやや小さい。また比誘電率２．４のポーラス梯子型水素化ポリシロキサン（ポーラスＬ−Ｏｘ）を用いた場合も同等の効果が確認された。梯子型水素化ポリシロキサンまたはポーラス梯子型水素化ポリシロキサンであることが好ましい。また効果としては水素化ポリシロキサンよりも少ないがＣＶＤ法で形成した水素化オルガノポリシロキサン、即ち、Ｓｉ−Ｈ結合とＳｉ−ＣＨ_３結合をともにもっている絶縁膜（この結合はＦＴＩＲスペクトルなどで確認できる）でもよい。たとえば商品名であれば、Black Diamond(商標名)、Coral(商標名)、Aurora(商標名)などでも同様な結果が得られる。塗布法で形成したＭＨＳＱなどでも同様な結果が得られた。上記効果の程度の差は、Ｓｉ−ＣＨ_３結合のＨがＳｉ−Ｈ結合のＨよりも解離し難いことに基因すると考えられる。即ち、Ｓｉ−Ｈ結合を多く有する絶縁膜材料を使用するほど水素吸蔵抑制層を介在させる効果は大きく認められた。

また、前述したようにＳｉ−Ｈ結合を持たない、あるいは殆ど持たないオルガノシロキサン膜（またはオルガノシリケート、炭素含有シリコン酸化膜）は、水素化ポリシロキサンのような無機の絶縁膜に比べてＴａＮ膜との密着性が劣るが、これを改良するために次のような方法によりこれらの絶縁膜にＳｉ−Ｈ結合を付与することができる。

Ｓｉ基板を含んだ下地にＳｉ−Ｈ結合を含まないオルガノシロキサン膜を形成した。その膜上から全面に水素プラズマ処理をおこなった。この処理により、ＦＴＩＲ法によりＳｉ−Ｈ結合が確認できるオルガノシロキサン膜が形成できた。この膜を加工して、上記と同じ方法を行えば、ＴａＮ膜との層間膜の密着不良が発生しない製造方法が実現できた。この例では、Ｓｉ−Ｈ結合を含まないオルガノシロキサン膜について記述したが、Ｓｉ−Ｈ結合が少ないオルガノシロキサン膜に対して同様な処理をすることによりＳｉ−Ｈ結合を増加させることができ密着性を改善できる。また、水素プラズマ処理の代わりに、Ｓｉ−Ｈ結合の形成の方法として水素雰囲気でエネルギーを与える処理、たとえばＥＢ（エレクトロンビーム）処理、ラジカル処理、イオン注入などを行っても同様の効果が得られる。また、ここではオルガノシロキサンを例にあげているが、そのポーラス膜を用いても同様な効果が得られる。

本発明によれば、Ｓｉ−Ｈ結合を有する層間絶縁膜と配線層との間に水素吸蔵抑制層を層間絶縁膜側に配するバリアメタル膜を介在させることにより本発明の第１から第３の実施形態の９層配線構造の多層配線構造を１０ヶ月かけて製造してもビア抵抗が上昇することがなく、かつ膜剥がれも発生せずに製造できた。

本発明の第１の実施の形態にかかる半導体装置を示す図である。 本発明の第２の実施の形態にかかる半導体装置を示す図である。 本発明の第３の実施の形態にかかる半導体装置を示す図である。 本発明の第１の実施の形態にかかる半導体装置の製造工程を示す図である。 本発明の第１の実施の形態にかかる半導体装置の製造工程を示す図である。 本発明の第１の実施の形態にかかる半導体装置の製造工程を示す図である。 本発明の第１の実施の形態にかかる半導体装置の製造工程を示す図である。 従来の実施の形態にかかる半導体装置を示す図である。 従来の実施の形態にかかる半導体装置の製造工程を示す図である。 従来の実施の形態にかかる半導体装置の製造工程を示す図である。 従来の実施の形態にかかる半導体装置の製造工程を示す図である。 従来の実施の形態にかかる半導体装置の製造工程を示す図である。

符号の説明

１０１・・・下地絶縁膜
１０２，１０８，１１４，１２０，２０２，２０８，２１３，２１９，３０２，３０８，３１１，３１７，４０２，４１０，４１８，４２６・・・シリコン炭化窒化膜
１０３，１０９，１１５，２０３，２１４，３０３，３０９，３１２，４０３，４１１，４１９・・・Ｌ−Ｏｘ膜
１０４，１１０，１１６，１２１，１２５，２０４，２０９，２１５，３０４，３１０，３１３，４０４，４１２，４２０，５０４，５０９，５１４，６０４，６１２，６２０・・・ＳｉＯ_２膜
１０５，１１１，１１７，２０５，２１０，２１６，３０５，３１４，４０７，４１５，４２３・・・ＴａＮ膜
１０６，１１２，１１８，２０６，２１１，２１７，３０６，３１５，４０８，４１６，４２４・・・Ｔａ膜
１０７，１１３，１１９，２０７，２１１，２１８，３０７，３１６，４０９，４１７，４２５，５０６，５１１，５１６，６０９，６１７，６２４・・・Ｃｕ膜
１２２，１２４・・・ＴｉＮ膜
１２３・・・Ａｌ−Ｃｕ膜
１２６・・・ＳｉＯＮ膜
５０２，５０７，５１２，５１７，６０２，６０９，６１６，６２３・・・バリア絶縁膜５０３，５０８，５１３，６０３，６１１，６１９・・・低誘電率膜
５０５，５１０，５１５，６０７，６１５，６２３・・・バリアメタル膜

Claims (20)

1. 半導体基板を含んだ下地上に、Ｓｉ−Ｈ結合を有する層間絶縁膜とＣｕを主たる構成元素とする導電膜を有し、前記層間絶縁膜と前記Ｃｕを主たる構成元素とする導電膜との間に金属窒化膜を有し、前記Ｃｕを主たる構成元素とする導電膜と前記金属窒化膜との間に金属膜を有することを特徴とする半導体装置。
2. 前記Ｃｕを主たる構成元素とする導電膜は、前記Ｓｉ−Ｈ結合を有する層間絶縁膜内に形成された溝内に埋設されていることを特徴とする請求項１記載の半導体装置。
3. 前記金属膜がＴａであり、前記金属窒化膜がＴａＮであることを特徴とする請求項１または２記載の半導体装置。
4. 前記ＴａＮの窒素濃度が１５ａｔｍ％以上であることを特徴とする請求項３記載の半導体装置。
5. 前記ＴａＮの窒素濃度が１５ａｔｍ％以上４０ａｔｍ％未満であることを特徴とする請求項３記載の半導体装置。
6. 前記Ｓｉ−Ｈ結合をもつ絶縁膜が水素化ポリシロキサン膜、水素化オルガノポリシロキサン膜のいずれかであることを特徴とする請求項１乃至５のいずれか一に記載の半導体装置。
7. 前記水素化ポリシロキサン膜が梯子型水素化ポリシロキサン膜またはポーラス梯子型水素化ポリシロキサン膜であることを特徴とする請求項６記載の半導体装置。
8. 前記Ｃｕを主たる構成元素とする導電膜が、Ａｌ、Ｓｉ、Ａｇ、Ｗ、Ｍｇ、Ｂｉ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｂｅ、Ｐｔ、Ｚｒ、Ｔｉ、またはＳｎの少なくとも一つを含むＣｕアロイ膜であることを特徴とする請求項１乃至７のいずれか１に記載の半導体装置。
9. 前記Ｃｕを主たる構成元素とする導電膜が、Ｓｉを含むＣｕアロイ膜であり、Ｓｉ濃度が導電膜の上面で最も高く、底面方向に深くなるにつれて低くなっていることを特徴とする請求項１乃至７のいずれか１に記載の半導体装置。
10. 半導体基板上にＳｉ−Ｈ結合を有する層間絶縁膜を成膜する第１の工程と、
    前記層間絶縁膜を加工する第２の工程と、
    金属膜と金属窒化膜が積層されてなるバリアメタル膜を成膜する第３の工程と、
    Ｃｕを主たる構成元素とする導電膜を成膜する第４の工程と、
    を有し、前記第３の工程は、前記層間絶縁膜上に前記金属膜と前記金属窒化膜を順次形成することを特徴とする半導体装置の製造方法。
11. 前記第２の工程は、前記層間絶縁膜に溝を加工する工程であり、
    前記第３の工程は、前記溝の側壁および底面にバリアメタル膜を成膜する工程であり、
    前記第４の工程は、前記バリアメタル膜が成膜された溝内に前記導電膜を埋設する工程であることを特徴とする請求項１０記載の半導体装置の製造方法。
12. 前記金属膜がＴａであり、前記金属窒化膜がＴａＮであることを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
13. 前記ＴａＮの窒素濃度が１５ａｔｍ％以上であることを特徴とする請求項１２記載の半導体装置の製造方法。
14. 前記ＴａＮの窒素濃度が１５ａｔｍ％以上４０ａｔｍ％未満であることを特徴とする請求項１２記載の半導体装置の製造方法。
15. 前記Ｓｉ−Ｈ結合をもつ絶縁膜が水素化ポリシロキサン膜、水素化オルガノポリシロキサン膜のいずれかであることを特徴とする請求項１０乃至１４のいずれか一に記載の半導体装置の製造方法。
16. 前記水素化ポリシロキサン膜が梯子型水素化ポリシロキサン膜またはポーラス梯子型水素化ポリシロキサン膜であることを特徴とする請求項１５記載の半導体装置の製造方法。
17. 前記Ｃｕを主たる構成元素とする導電膜が、Ａｌ、Ｓｉ、Ａｇ、Ｗ、Ｍｇ、Ｂｉ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｂｅ、Ｐｔ、Ｚｒ、Ｔｉ、またはＳｎの少なくとも一つを含むＣｕアロイ膜であることを特徴とする請求項１０乃至１６のいずれか１に記載の半導体装置の製造方法。
18. 前記Ｃｕを主たる構成元素とする導電膜が、Ｃｕ膜にシラン処理を施されたＳｉ含有膜であることを特徴とする請求項１０乃至１６のいずれか１に記載の半導体装置の製造方法。
19. 前記第１の工程は、Ｓｉを主たる構成元素として含有する層間絶縁膜を成膜後、前記層間絶縁膜に水素を拡散させ、Ｓｉ−Ｈ結合を形成させる工程であることを特徴とする請求項１０乃至１８のいずれか一に記載の半導体装置の製造方法。
20. 前記水素の拡散処理がプラズマ処理、エレクトロンビーム処理、ラジカル処理、イオン注入処理のいずれかであることを特徴とする請求項１９記載の半導体装置の製造方法。

Images