JP5380838B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5380838B2
JP5380838B2 JP2007522218A JP2007522218A JP5380838B2 JP 5380838 B2 JP5380838 B2 JP 5380838B2 JP 2007522218 A JP2007522218 A JP 2007522218A JP 2007522218 A JP2007522218 A JP 2007522218A JP 5380838 B2 JP5380838 B2 JP 5380838B2
Authority
JP
Japan
Prior art keywords
film
copper
wiring
barrier metal
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007522218A
Other languages
English (en)
Other versions
JPWO2006137237A1 (ja
Inventor
真理 天野
宗弘 多田
直也 古武
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007522218A priority Critical patent/JP5380838B2/ja
Publication of JPWO2006137237A1 publication Critical patent/JPWO2006137237A1/ja
Application granted granted Critical
Publication of JP5380838B2 publication Critical patent/JP5380838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、配線を有する半導体装置の製造方法に関し、特に、銅を主成分とする溝配線（ダマシン配線）構造で構成される半導体装置の製造方法に関する。
シリコン半導体集積回路（ＬＳＩ）において、従来、導電材料には、アルミニウム（Ａｌ）又はＡｌ合金が広く用いられてきた。そして、ＬＳＩの微細化の進行に伴い、配線における配線抵抗の低減と高信頼化のために、導電材料に銅（Ｃｕ）が使用されるようになってきた。
銅配線を形成する際は、ドライエッチングによる加工が困難であるため、一般にダマシン法を用いる。ダマシン法は、半導体基板上の絶縁膜中に形成された配線溝及び／又はビアに銅を埋設し、余剰の銅を研磨して除去することによって配線を形成する方法である。
近年のＬＳＩの微細化の進展に伴って配線寸法の微細化が進み、銅配線の断線不良が深刻な問題となっている。配線の断線不良の原因は、銅のマイグレーションである。銅のマイグレーションは、その駆動力によって二つに大別できる。ひとつは、配線に電流を流すことによって生じるエレクトロマイグレーション、他方は配線中の応力が原因となるストレスマイグレーションである。配線の微細化が進むと配線中を流れる電流密度が上昇し、電子風により銅がマイグレーションしやすくなる。また、微細なビアと配線の接続部には応力勾配が発生し、それを緩和するために銅のマイグレーションが発生する。
銅のマイグレーションは、銅の粒界部及び銅と周囲の膜との異種材料界面において発生しやすい。これは、銅の体積拡散よりもそれらの部位における銅拡散の活性化エネルギーが小さいためである。銅の拡散を防ぐには、銅粒界の安定化と銅とその周囲の膜との密着性を向上させることが必要である。
銅のマイグレーションを防ぐ方法として、銅配線に添加元素を加えて銅合金化する手法が報告されている。特許文献１では、銅合金として、銅に対して銀等を添加したものが用いられている。これらを添加した銅合金膜の形成方法としては、その添加物が添加され合金となっているターゲットを用いたスパッタリング法、錫又はクロムと銅とのメッキによりそれら合金を形成する方法、及びＣＶＤ法等により形成する方法が挙げられている。
この他に、バリアメタル部に、銅との密着性を向上させるための機能を有する膜を設ける方法がある。特許文献２では、化学気相成長法又はＡＬＤ法により形成したバリアメタル上に銅と密着性の良い材料からなる膜を形成することによってエレクトロマイグレーション不良等を防ぎ、配線の信頼性を向上させる技術が開示されている。
特開平９−２８９２１４号公報 特開２００３−３３２４２６号公報
従来技術では、特許文献１に開示されているように配線自身を合金化する方法、及び特許文献２に開示されているように銅とその周囲のバリアメタル膜の密着性を向上させる方法が提案されている。しかしながら、従来の技術では以下に示すような問題を有していた。
１）銅配線に対して他の金属元素を添加して銅合金配線とすると、銅粒界が安定化し、その部分での銅の拡散が抑制され、配線の信頼性を向上させることができる。しかし、銅と異種材料の界面における銅の拡散がより発生しやすい場合には、その部分での銅の拡散が優先的に発生してしまう。このため、銅とその周囲の材料との密着性を高め、銅のマイグレーションを防ぐ技術が望まれていた。特に、銅又は銅合金と酸化物との密着性が悪いため、該界面領域における界面酸化を抑制する必要があった。
２）銅と密着性の高いバリアメタル膜を用いると、その界面での銅拡散が抑制され、信頼性を高めることができるが、ダマシン法により配線を形成する際、配線溝を埋設した銅表面の自然酸化膜から、熱工程中に銅膜中を拡散した酸素がバリアメタル膜を酸化してしまうという問題がある。特に銅粒界は酸素の拡散速度が速く、銅粒界とバリアメタル膜表面が接する部分においてバリアメタル膜の酸化が顕著に観察される。銅膜表面の自然酸化速度は速く、熱工程前に一時的に表面酸化膜を除去しても、一般的に銅よりも酸化しやすい材料からなるバリアメタル膜の酸化を防ぐことは困難である。酸化されたバリアメタル膜と銅膜の密着性は劣化するため、銅表面の自然酸化膜からの熱工程中の酸素拡散によるバリアメタル膜の酸化を防ぐ技術が望まれていた。また、銅膜中に不純物として含まれる酸素も、熱工程によってより安定なポテンシャル場である界面に移動するため、銅膜中の酸素濃度を低減する技術が望まれていた。銅膜又は銅合金膜中の酸素は金属状態の銅原子（Ｃｕ）から電子を奪い酸素イオン（Ｏ２−）化するとともに、金属状態である銅原子をイオン状態（Ｃｕ＋、Ｃｕ２＋）に変化させる。これらイオンは、電界により移動するため配線信頼性を劣化させる要因となっていた。
本発明の目的は、バリアメタル膜と銅界面における密着性を向上させ、界面における銅拡散を抑制してエレクトロマイグレーション及びストレスマイグレーションの発生を防止し、信頼性の高い配線を有する半導体装置の製造方法を提供することにある。
本発明に係る半導体装置の製造方法は、（ａ）半導体基板上方に形成された絶縁膜中の所定の領域に、配線を形成するための溝及び／又はビアを形成する工程と、（ｂ）前記溝及び／又はビアが形成された前記絶縁膜上にバリアメタル膜を形成する工程と、（ｃ）前記バリアメタル膜上に銅又は銅合金膜を形成する工程と、（ｄ）前記銅又は銅合金膜上に、室温から４００℃の範囲で酸化反応の標準生成エネルギーが負であり且つ前記（ｂ）工程で形成されたバリアメタル膜よりも前記標準生成エネルギーの絶対値が大きい酸素吸収膜を形成する工程と、（ｅ）前記バリアメタル膜、前記銅又は銅合金膜及び前記酸素吸収膜からなる積層膜を２００乃至４００℃の範囲の温度で加熱する工程と、（ｆ）前記積層膜の上部を除去して、配線を形成する工程と、を有し、
前記（ｃ）工程で形成する銅又は銅合金膜は、室温から４００℃の範囲で酸化反応の標準生成エネルギーの絶対値が前記バリアメタル膜のそれよりも大きい添加元素を固溶させた銅合金膜をシードとした銅メッキ膜であり、前記添加元素の酸化反応の標準生成エネルギーの絶対値は、前記バリアメタル膜のそれよりも大きく、且つ、前記（ｄ）工程において形成する酸素吸収膜を構成する金属のそれ以下であることを特徴とする。
更には、前記シードの前記銅合金膜中の前記添加元素がＡｌ，Ｍｎから選択された一つであり、前記添加元素がＡｌの場合には、前記酸素吸収膜がＡｌ，Ｍｇ，Ｃａ，Ｚｒ，Ｂｅ，Ｈｆから選択された一つであり、前記添加元素がＭｎの場合には、前記酸素吸収膜がＡｌ，Ｔｉ，Ｍｇ，Ｃａ，Ｚｒ，Ｂｅ、Ｈｆから選択された一つであってもよい。
本発明において、「バリアメタルの酸化物」とは、バリアメタルと銅又は銅合金膜の界面領域において形成されるバリアメタルの酸化物のことを指す。バリアメタルは酸化することにより体積が増大することから、もともとのバリアメタルと銅又は銅合金界面領域を中心として、ある厚さを持って形成される。バリアメタルの酸化物有無の判定方法は、ＳＩＭＳ（Second Ion Mass Spectroscopy）法による元素分析又はＴＥＭ（Transmission Electron Microscopy）分析により行うことができる。ＳＩＭＳ分析の場合は、バリアメタルと銅又は銅合金界面領域を中心として酸素濃度分析を行う。バリアメタルの酸化物が無い場合は、バリアメタルと銅又は銅合金界面において、酸素濃度プロファイルにはピーク、又は変曲点が存在せず、単調に減少又は増加するプロファイルとなる。一方、バリアメタルの酸化物が存在する場合には、バリアメタルと銅又は銅合金界面において、酸素濃度プロファイルにピーク、又は変曲点が存在し、単調増加や単調減少するプロファイルではなくなる。ＳＩＭＳ分析による深さ方向分析においては、スパッタを行いながら測定を行うため、界面として検出される部分は実際の構造のように急峻な濃度勾配とならないため、上記のようにプロファイルの変化によって界面領域、及びバリアメタル酸化の有無を判定することができる。本発明における「バリアメタルの酸化物が存在していない」状態とは、上記のＳＩＭＳ分析による判定において、バリアメタルと銅又は銅合金界面において、酸素濃度プロファイルにはピーク、又は変曲点が存在せず、単調に減少又は増加するプロファイルとなる状態を指す。「バリアメタルとの界面領域を除いた配線内部」とは、バリアメタル膜に囲まれた銅又は銅合金膜において、バリアメタル／銅(合金)界面から２０ｎｍ以上離れた銅又は銅合金膜部分を指す。
上述の本発明の構成、即ち、銅又は銅合金膜の粒界とバリアメタル膜の表面が接する部分において、バリアメタル膜の酸化膜が存在していない構造とすること、更には銅又は銅合金配線中の酸素濃度の平均値を４×１０１８ａｔｏｍｓ／ｃｍ３以下とすることにより、銅配線とバリアメタル膜の密着性が向上し、配線の信頼性を高めることができる。銅配線膜中の酸素濃度を、少なくとも４×１０１８ａｔｏｍｓ／ｃｍ３以下とし、更にバリアメタルと銅界面で酸素濃度のピークを消失させることにより、配線の信頼性が改善される。
配線溝又はビア上に形成した銅膜を高温で加熱すると、図１に示すように銅膜表面に形成された自然酸化膜から銅膜中へ酸素（図中黒丸で表示）が拡散し、更にバリアメタルと銅の界面に至ってバリアメタルを酸化する。そこで、本発明では、図２に示すように、銅膜表面に室温から４００℃の範囲で酸化反応の標準生成エネルギーの絶対値がバリアメタル膜のそれよりも大きい酸素吸収膜を形成してから、銅膜を２００℃以上の高温で加熱することとし、それによって、銅膜表面の自然酸化膜を前述の酸素吸収膜を構成する金属と結合させることによって、銅膜中への酸素拡散を防ぎ、更に銅膜中に含有されている不純物としての酸素を吸収する。これにより、前述の配線構造を有する半導体装置を実現することができる。ここで、銅膜表面に酸素吸収膜を形成するに先立ち、２００℃以下の低温で加熱することにより、予め銅の結晶粒を成長させて膜中の不純物と空孔を減少させておくことが望ましい。
前述の銅膜を、室温から４００℃の範囲で酸化反応の標準生成エネルギーの絶対値がバリアメタル膜のそれよりも大きい添加元素を固溶させた銅合金膜をシードとした銅メッキ膜とすることにより、バリアメタルと銅界面近傍の酸素を、シードとして用いた銅合金膜表面で捕捉することが可能となるため、更に界面の信頼性を高めることができる。但し、その場合には銅に固溶させる金属元素の酸化反応の標準生成エネルギー絶対値は、銅膜上に形成する酸素吸収膜のそれ以下である必要がある。これは、酸素の吸収は主に銅メッキ膜上面に形成した酸素吸収膜で行わせる必要があるためである。酸素吸収膜部分は、後のＣＭＰ工程において除去されるので、この方法により更に高純度な銅膜を得ることができる。酸素吸収膜の金属と同じ元素がシードに固溶している場合は、シード中の添加元素濃度は数ｐｐｍから数ａｔ．％と低いため、上面に形成した酸素吸収膜にて大部分の酸素を吸収することができ、やはり高純度な銅膜を得ることができる。
なお、銅膜表面に形成する酸素吸収膜の膜厚は、酸素吸収膜を構成する金属原子が表面酸素と化学反応して固定化する作用により銅膜表面の酸素を吸収させるに必要な厚さがあれば十分であり、その膜厚を１００Å以下の極薄膜とし、その大部分を酸素との結合に寄与させる。即ち、酸素吸収膜を構成する金属原子の銅膜中への拡散を極力避けることが望ましい。これは、酸素吸収膜を構成する金属原子の拡散により銅配線の抵抗を上昇させないためと、カーケンドール効果により銅膜中、特に微細ビア内にボイドが生じないようにするためである。また、銅膜中の添加元素濃度が高い場合には、銅合金膜中の添加元素と酸素の結合により、銅合金膜中の酸素濃度が高くなることも確認されている。この意味において、添加元素濃度が１０１９ａｔｏｍｓ／ｃｍ３以下とすることが望ましい。
本発明の半導体装置の製造方法を用いることにより、銅配線とバリアメタル膜との密着性を向上させ、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させることが可能となる。
従来技術における銅膜中の酸素の挙動を示した概要図である。 本発明による銅膜中の酸素の挙動を示した概要図である。 本発明の第１の実施形態における配線構造の一部の断面構造の概略を示す 図である。 本発明の第１の実施形態における製造方法を説明する断面図である。 本発明の第２の実施形態における配線構造の一部の断面構造の概略を示す 図である。 本発明の第２の実施形態における製造方法を説明する断面図である。 従来技術と本発明を適用した配線中の酸素、銅及びタンタルの濃度分布を 表した図である。 従来技術と本発明を適用した配線中のアルミニウムを含む金属濃度分布を表 した図である。 従来技術と本発明を適用した配線中の酸素及び添加元素濃度分布を表し た模式図である。 従来技術と本発明を適用した配線中の酸素、銅及びタンタルの濃度分布 を表した図である。 従来技術と本発明を適用した配線中のアルミニウムを含む金属濃度分布を 表した図である。 従来技術と本発明を適用した配線中の酸素及び添加元素濃度分布を表 した模式図である。 従来技術と本発明を適用した配線の恒温保管試験（１５０℃）におけるビ アチェーンパタンの不良発生率を示した図である。 本発明を実施した半導体装置の断面図である。 本発明を実施した半導体装置の断面図である。 本発明を実施した半導体装置の断面図である。 本発明を実施した半導体装置の断面図である。 本発明を実施した半導体装置の断面図である。 本発明を実施した半導体装置の断面図である。 本発明を実施した半導体装置の断面図である。
符号の説明
１；半導体基板
２；層間絶縁膜
３ａ・３ｂ；エッチストップ膜
４ａ・４ｂ・４ｃ；バリアメタル膜
５ａ・５ｂ；銅又は銅合金配線
５ｃ；銅又は銅合金ビア
６ａ・６ｂ；配線保護膜
７；ビア層間絶縁膜
９；ビア層ハードマスク
１０ａ・１０ｂ；配線層間絶縁膜
１１ａ・１１ｂ；配線溝
１１ｃ；ビアホール
１２；銅又は銅合金シード膜
１３；銅メッキ膜
１４；酸素吸収膜
１５ａ・１５ｂ・１５ｃ；低酸素濃度銅膜
１６ａ・１６ｂ・１６ｃ；側壁保護膜
１７ａ・１７ｂ；配線層ハードマスク
本願発明を詳細に説明する前に、本願における用語の意味を説明する。本実施の形態において、合金とは、主成分に主成分以外の金属元素を添加したものを意図する。例えば、銅合金と表現した場合には、主成分は銅であり、銅以外の金属元素を添加して合金化したものを示す。また、銅アルミニウム合金と表現した場合には、主成分は銅であり、アルミニウムを銅に添加して合金化したものを示す。更に、このような合金は、主成分に対して意図的に他の金属元素を添加したものを指し、プロセス上含まれる不可避の不純物が含まれることは排除しない。従って、銅にも不可避の不純物が含まれることはある。
バリアメタル膜とは、配線を構成する金属元素が層間絶縁膜及び／又は下層へ拡散することを防止するために、配線の側面及び底面を被覆するバリア性を有する導電性膜を示す。例えば、配線が銅を主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属若しくはその窒化物等、又はそれらの積層膜が使用される。
半導体基板とは、半導体装置が構成された基板であり、特に単結晶シリコン基板上に作られたものだけでなく、ＳＯＩ（Silicon on Insulator）基板及びＴＦＴ（Thin film transistor）液晶製造用基板等の基板も含む。
層間絶縁膜とは、配線材を絶縁分離する膜であり、配線間の容量を低減するため、膜内に空孔を含む膜等であっても良い。例えば、ＳｉＯ２、ＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン(Methyl Silsesquioxane)）膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＮＣＳＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭ等）若しくはそれらに有機物を含んだ絶縁薄膜、又は環状有機シリカ原料を用いた分子ポア膜をその典型例として挙げることができる。
スパッタ法とは、通常のスパッタリング法でもよいが、埋め込み特性の向上、膜質の向上、及び膜厚のウェハ面内均一性を図る上では、例えばロングスロースパッタリング法、コリメートスパッタリング法、及びイオナイズドスパッタリング法等の指向性の高いスパッタリング法を用いることもできる。合金をスパッタする場合には、あらかじめ金属ターゲット内に主成分以外の金属を固溶限以下で含有させることで、成膜された金属膜を合金膜とすることができる。
ＣＭＰ（Chemical Mechanical Polishing）法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。ダマシン法による配線形成においては、特に、配線溝又はビアホールに対し金属を埋設した後に、余剰の金属部分を除去し、平坦な配線表面を得るために用いる。
ハードマスクとは、配線パターン形成の際のマスクとして利用する絶縁膜をさす。但し、本発明においては、層間絶縁膜の低誘電率化による強度低下により、直接ＣＭＰを行うことが困難な場合に、層間絶縁膜上に積層し、保護する役割の絶縁膜のことも示している。
（第１の実施形態）
本発明の第１の実施形態の配線構造について図３を用いて説明する。本発明の第１の実施形態は、本発明をデュアルダマシン配線に適用した形態である。
図３に示すように、本発明の第１の実施形態の配線構造では、半導体素子が形成された（図示略）半導体基板１上に層間絶縁膜２、エッチストップ膜３ａ、が積層されており、その上部にダマシン法によりバリアメタル膜４ａに囲まれた銅又は銅合金配線５ａが形成され、配線上面を配線保護膜６ａにより覆われた配線構造が形成されている。その上層には、ビア層間絶縁膜７、エッチストップ膜３ｂが積層されており、デュアルダマシン法によりビア及び配線が形成されている。ビア及び配線は、バリアメタル膜４ｂに囲まれた銅又は銅合金配線５ｂからなり、配線の表面を配線保護膜６ｂにより覆われた配線構造が形成されている。銅又は銅合金配線５ａ・５ｂ中と、バリアメタル膜４ａ・４ｂの表面が接する部分において、バリアメタル膜４ａ・４ｂの酸化物が存在していない。更に、銅又は銅合金配線５ａ・５ｂ中に含有される酸素濃度がバリアメタルとの界面領域を除いた配線内部において４×１０１８ａｔｏｍｓ／ｃｍ３以下である。
銅合金配線が、添加元素を固溶させた銅合金シード膜をシードとして形成した銅メッキ膜により形成されている場合は、上記の特徴に加えて、銅合金シード膜とメッキ膜界面で酸素濃度にピークが存在し、更に、その界面を境界として、銅合金膜の銅合金シード膜領域で添加元素濃度が高く、銅メッキ膜領域では添加元素濃度が低い。
以上の配線構造を用いると、銅又は銅合金配線５ａ・５ｂとバリアメタル膜４ａ・４ｂとの密着性を向上させ、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させることが可能となる。即ち、銅又は銅合金配線５ａ・５ｂ中と、バリアメタル膜４ａ・４ｂの表面が接する部分において、バリアメタル膜４ａ・４ｂの酸化物が存在していないため、銅合金配線５ａ・５ｂとバリアメタル膜４ａ・４ｂとの密着性が向上し、ストレスマイグレーションとエレクトロマイグレーションの原因となる界面における銅又は銅合金配線金属の拡散の活性化エネルギーを向上させることができ、配線信頼性の著しい向上が得られる。ストレスマイグレーションの原因となる応力を駆動力とした銅中の空孔拡散は、銅と他の材料の界面が経路となるため、密着性向上はストレスマイグレーション耐性向上につながる。また、銅又は銅合金配線５ａ・５ｂ中の酸素濃度を下げることで、銅原子のイオン化が抑制される。これにより、イオンの電界ドリフト等による物質移動を抑制してエレクトロマイグレーション耐性が向上する。室温から４００℃の範囲で酸化反応の標準生成エネルギーの絶対値がバリアメタル膜のそれよりも大きい添加元素を固溶させた銅合金膜をシードとした銅メッキを行うことで銅合金膜を得る場合には、銅合金シードの表面で酸素が捕捉される為、更に銅とバリアメタル界面における酸化を抑制する効果がある。このため、銅合金シード膜とメッキ膜界面で酸素濃度にピークが存在し、更に、その界面を境界として、銅合金膜の銅合金シード膜領域で添加元素濃度が高く、銅メッキ膜領域では添加元素濃度が低くなっている。但し、銅合金膜を用いた場合の膜中の金属添加元素は配線抵抗の上昇に大きく寄与し、更に、メッキ膜中へ拡散した金属添加元素は膜中で酸素原子と結合して、熱処理を加えてもメッキ膜中の酸素濃度低減を抑制する（実施例２参照）。これらの理由から、金属添加元素濃度を必要以上に高めないことが望まれる。
本構造は、製造物からも容易に確認できる。ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、ＦＲＡＭ（Ferro Electric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、若しくは抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッサ等の論理回路を有する半導体製品、それらを同時に掲載した混載型の半導体製品、又はそれらの半導体装置を複数積層したＳＩＰ（Silicon in package）等において、少なくとも一部に多層配線を有する場合、金属配線中の不純物濃度を測定することで確認できる。具体的には、所定の箇所を選んでＳＩＭＳ（Second Ion Mass Spectroscopy）分析をすることで酸素元素濃度を測定することにより判定できる。バリアメタルの酸化物が存在しない場合には、バリアメタルと銅又は銅合金界面において、酸素濃度プロファイルにはピーク、又は変曲点が存在せず、単調に減少又は増加するプロファイルとなるが、バリアメタルの酸化物が存在する場合には、バリアメタルと銅又は銅合金界面において、酸素濃度プロファイルにピーク、又は変曲点が存在し、単調増加又は単調減少するプロファイルではなくなる。ＳＩＭＳ分析による深さ方向分析においては、スパッタをいながら測定を行うため、界面として検出される部分は実際の構造のように急峻な濃度勾配とならないため、上記のようにプロファイルの変化によって界面領域及び、バリアメタル酸化の有無を判定する必要がある。又は、半導体製品を断面方向に切り出したＴＥＭの観察像のコントラストにより、銅又は銅合金配線中の粒界とバリアメタル膜の接する部分におけるバリアメタル膜の酸化の有無を視認できる。これは、銅又は銅合金の表面から酸素が膜中を拡散する際、粒内よりも粒界における酸素の拡散係数が大きいためである。このため、銅粒界とバリアメタルが接する部分ではバリアメタルの酸化が早く進行するため、ＴＥＭ観察像等において確認しやすい。
次に、第１の実施形態の半導体装置の製造方法について、図４に示す配線断面図を参照しながら説明する。
まず、図４（ａ）に示すように、半導体素子が形成された（図示略）半導体基板１上にＳｉＯ２からなる層間絶縁膜２、ＳｉＣＮからなるエッチストップ膜３ａ、ＳｉＯ２からなる配線層間絶縁膜１０ａが積層されており、配線層間絶縁膜１０ａ中にダマシン法により配線溝１１ａを形成する。
ここでエッチストップ膜３ａは、例えばＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、及び有機物を主成分とする膜にＳｉＯを含む膜の少なくとも一つを用いることができる。これらの膜はデュアルダマシン形状の配線溝、及びビアホールの加工性を向上するために備えられた膜であり、加工したい材料に応じて、変更するのが良い。特に好ましくは、ＳｉＯ２、又はプラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）を用いるのが良い。又は、エッチングに不用な場合は省略することも可能である。
ここで、配線層間絶縁膜１０ａは、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン(Methyl Silsesquioxane)）膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＮＣＳＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭ等）若しくはそれらに有機物を含んだ絶縁薄膜、環状有機シリカ原料を用いた分子ポア膜、それらのいずれかを複数積層した膜、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、又はこれらのビア層間絶縁膜をＵＶ照射して高強度化させた膜、等をその典型例として挙げることができる。
積層構造の例としては、ＳｉＯ２／ＡｕｒｏｒａＵＬＫＴＭ（＝上層／下層）からなる２層構造とし、ＳｉＯ２をＣｕＣＭＰ時のＡｕｒｏｒａＵＬＫＴＭの保護膜として使用する構造、又は、配線間容量を低減するため、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ／ＡｕｒｏｒａＵＬＫＴＭ（＝上層／下層）を使用する構造がある。
積層構造の例としては、ＳｉＯ２／ＡｕｒｏｒａＵＬＫＴＭ／ＳｉＯ２／（＝上層／中層／下層）からなる３層構造とし、上層ＳｉＯ２をＣｕＣＭＰ時のＡｕｒｏｒａＵＬＫＴＭの保護膜として使用し、下層のＳｉＯ２を密着層として使用する構造がある。
その後、図４（ｂ）に示すように、配線溝１１ａ上にバリアメタル膜４ａを形成する。ここで、バリアメタル膜４ａは、スパッタ法、ＣＶＤ法、又はＡＬＣＶＤ法等を用いて形成することができる。例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属若しくはその窒化物等、又はそれらの積層膜が使用される。特に、Ｔａ／ＴａＮ（＝上層／下層）の積層膜を用いることが好ましい。
次に、図４（ｃ）に示すように、バリアメタル膜４ａ上に銅又は銅合金シード膜１２を形成し、その後、銅又は銅合金シード膜１２を電極として、電解めっき法により銅メッキ膜１３を配線溝１１ａ上に埋め込む。次に、図４（ｄ）に示すように、酸素吸収膜１４を銅メッキ膜１３上に形成する。次に、図４（ｄ）の構造（バリアメタル膜４ａ、銅を主成分とする膜１２、１３、酸素吸収膜１４）に対し、２００乃至４００℃の範囲の温度で熱処理を加えることにより、酸素吸収膜１４が銅メッキ膜１３表面及び膜中の酸素と反応し、図４（ｅ）に示すように、低酸素濃度銅膜１５ａが、バリアメタル膜４ａ上に形成される。
ここで、銅又は銅合金シード膜１２は、銅又は銅合金ターゲットを用いたスパッタ法、又はＣＶＤ法により形成することが出来る。銅合金ターゲットに含まれる金属元素としては、アルミニウム、錫、チタン、タングステン、銀、ジルコニウム、インジウム、及びマグネシウムの中から少なくともひとつを選択することができる。特に、銅ターゲット中にアルミニウムを０．１〜４．０ａｔ．％含む銅アルミニウム合金ターゲットを用いたイオナイズドスパッタリング法により、銅アルミニウム合金シード層を形成し、それらを電極として電解めっき法により銅を埋め込んで作製するのが良い。言い換えると、銅又は銅合金膜である銅を主成分とする膜１５ａは、室温から４００℃の範囲で酸化反応の標準生成エネルギーの絶対値がバリアメタル膜４ａのそれよりも大きい添加元素を固溶させた銅合金膜１２をシードとした銅メッキ膜１３を用いることが好ましく、添加元素を固溶させた銅合金膜１２をシードとした銅メッキ膜１５ａにおいて、該添加元素の酸化反応の標準生成エネルギーの絶対値は、バリアメタル膜４ａのそれよりも大きく、且つ、前記工程において形成する酸素吸収膜１４を構成する金属のそれ以下であることが好ましい。合金シード層と電解めっき法を組み合わせる場合は、合金配線中の銅以外の金属元素濃度は合金ターゲット中の濃度以下となる。
また、銅又は銅合金シード膜上に電解メッキを行う方法ではなく、スパッタ法、又はＣＶＤ法により配線溝を埋設する方法もある。
ここで、酸素吸収膜１４は、室温から４００℃の範囲で酸化反応の標準生成エネルギーが負であり且つ図４（ｃ）工程で形成されたバリアメタル膜４ａよりもその絶対値が大きい材料を用いる。
銅又は銅合金膜表面にバリアメタル膜よりも酸化反応の標準生成エネルギーが小さい酸素吸収膜を形成すると、その後の熱工程の際に、銅又は銅合金膜表面に形成されていた自然酸化膜中の酸素は、表面に形成した酸素吸収膜を構成する金属と反応するため、酸素の膜中の拡散によるバリアメタル膜表面酸化が生じない。また、熱工程の際に、銅又は銅合金膜中に不純物として含まれている酸素成分も酸素吸収膜を構成する金属と反応するため、銅又は銅合金膜中の酸素濃度を著しく低減することが可能となる。これにより、銅又は銅合金配線５ａ中に含まれる粒界と、バリアメタル膜４ａ・４ｂの表面が接する部分において、バリアメタル膜４ａ・４ｂの酸化物が存在していない状態が達成される。酸素成分と反応した酸素吸収膜は、その後のＣＭＰ工程において除去される。
Ｔａ、又は、Ｔａとその窒化膜を積層した構造をバリアメタルとして用いる場合には、アルミニウム、チタン、マグネシウム、カルシウム、ジルコニウム、ベリリウム、ハフニウム、又はシリコン膜等を酸素吸収膜として用いることができる。Ｔｉ、又は、Ｔｉとその窒化膜を積層した構造をバリアメタルとして用いる場合には、アルミニウム、マグネシウム、カルシウム、ジルコニウム、ベリリウム、又はハフニウム膜等を酸素吸収膜として用いることができる。酸化反応の標準生成エネルギーが負であり且つその絶対値がバリアメタル膜よりも大きい金属からなる酸素吸収膜は、その構成金属が銅又は銅合金膜に対して固溶しても固溶しなくても同様のバリアメタル酸化抑止効果を得ることが出来る。
その後、図４（ｆ）に示すように、ＣＭＰ（化学機械研磨）法により酸素吸収膜１４及び低酸素濃度銅膜１５ａを所定の量除去し、銅又は銅合金配線５ａを形成し、その上面を配線保護膜６ａにより被覆する。次に、図４（ｇ）に示すように、配線保護膜６ａの上面に、ビア層間絶縁膜７、エッチストップ膜３ｂ、ＳｉＯ２からなる配線層間絶縁膜１０ｂを順次形成する。
ここで、銅又は銅合金配線５ａの上面を被覆する配線保護膜６ａとしては、例えばＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、及び有機物を主成分とする膜にＳｉＯを含む膜の少なくとも一つを用いることができる。例えば、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜、又はＤＶＳ−ＢＣＢ化合物等でも良い。ＢＣＢ化合物とはＢＣＢと複数の気体原料を混合して成膜することで形成された化合物を意味する。これらのＢＣＢ膜を用いることで配線間の比誘電率を低減することが可能となる。
ここで、ビア層間絶縁膜７は、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン(Methyl Silsesquioxane)）膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＮＣＳＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭ等）若しくはそれらに有機物を含んだ絶縁薄膜、環状有機シリカ原料を用いた分子ポア膜、それらのいずれかを複数積層した膜、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、又はこれらのビア層間絶縁膜をＵＶ照射して高強度化させた膜、等をその典型例として挙げることができる。
ここでエッチストップ膜３ｂは、例えばＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、及び有機物を主成分とする膜にＳｉＯを含む膜の少なくとも一つを用いることができる。これらの膜はデュアルダマシン形状の配線溝、及びビアホールの加工性を向上するために備えられた膜であり、加工したい材料に応じて、変更するのが良い。特に好ましくは、ＳｉＯ２、又はプラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）を用いるのが良い。又は、エッチングに不用な場合は省略することも可能である。
ここで、層間絶縁膜１０ｂは、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン(Methyl Silsesquioxane)）膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＮＣＳＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭ等）若しくはそれらに有機物を含んだ絶縁薄膜、環状有機シリカ原料を用いた分子ポア膜、それらのいずれかを複数積層した膜、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、又はこれらのビア層間絶縁膜をＵＶ照射して高強度化させた膜、等をその典型例として挙げることができる。
積層構造の例としては、ＳｉＯ２／ＡｕｒｏｒａＵＬＫＴＭ（＝上層／下層）からなる２層構造とし、ＳｉＯ２をＣｕＣＭＰ時のＡｕｒｏｒａＵＬＫＴＭの保護膜として使用する構造、又は、配線間容量を低減するため、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ／ＡｕｒｏｒａＵＬＫＴＭ（＝上層／下層）を使用する構造がある。
積層構造の例としては、ＳｉＯ２／ＡｕｒｏｒａＵＬＫＴＭ／ＳｉＯ２／（＝上層／中層／下層）からなる３層構造とし、上層ＳｉＯ２をＣｕＣＭＰ時のＡｕｒｏｒａＵＬＫＴＭの保護膜として使用し、下層のＳｉＯ２を密着層として使用する構造がある。
次に、図４（ｈ）に示すように、デュアルダマシン法によりビアホール１１ｃ及び配線溝１１ｂを形成する。その後、図４（ｉ）に示すように、ビアホール１１ｃ及び配線溝１１ｂの上にバリアメタル膜４ｂを形成し、その上に低酸素濃度銅膜１５ｂを形成する。低酸素濃度銅膜１５ｂ上には、低酸素濃度銅膜１５ｂを形成するために用いた酸素吸収膜１４が積層されている。以上の形成には下層配線（１５ａ、１４）と同様の方法、材料を用いる。
次に、ＣＭＰによって酸素吸収膜１４及び低酸素濃度銅膜１５ｂを所定の量除去し、銅又は銅合金配線５ｂを形成した後、上面を配線保護膜６ｂにより被覆する。
ここで、銅又は銅合金配線５ｂの上面を被覆する配線保護膜６ｂとしては、例えばＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、及び有機物を主成分とする膜にＳｉＯを含む膜の少なくとも一つを用いることができる。例えば、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜、又はＤＶＳ−ＢＣＢ化合物等でも良い。ＢＣＢ化合物とはＢＣＢと複数の気体原料を混合して成膜することで形成された化合物を意味する。これらのＢＣＢ膜を用いることで配線間の比誘電率を低減することが可能となる。
以上の配線構造を用いることにより、銅又は銅合金配線５ａ・５ｂ中の粒界とバリアメタル膜４ａ・４ｂとの接する部分でのバリアメタルの酸化を防止することが可能となる。これにより、銅又は銅合金配線５ａ・５ｂとバリアメタル膜４ａ・４ｂとの密着性が向上するため、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させることができる。
なお、本発明は、ダマシン配線溝の加工方法により限定されるものではない。
（第２の実施形態）
本発明の第２の実施形態の配線構造について図５を参照して説明する。本発明の第２の実施形態は、本発明をシングルダマシン配線に適用した形態である。
図５に示すように、本発明の第２の実施形態の配線構造では、半導体素子が形成された（図示略）半導体基板１上に層間絶縁膜２、エッチストップ膜３ａ、が積層されており、その上部にシングルダマシン法によりバリアメタル膜４ａに囲まれた銅又は銅合金配線５ａが形成され、配線上面を配線保護膜６ａにより覆われた配線構造が形成されている。その上層には、ビア層間絶縁膜７、ビア層ハードマスク９が積層されており、その中にシングルダマシン法によりビアが形成されている。ビアは、バリアメタル膜４ｃに囲まれた銅又は銅合金ビア５ｃから成る。その上層には、シングルダマシン法により形成された配線があり、その配線は、バリアメタル膜４ｂに囲まれた銅又は銅合金配線５ｂで形成されている。銅又は銅合金配線５ｂの表面は、配線保護膜６ｂにより覆われている。銅又は銅合金配線５ａ・５ｂ、銅又は銅合金ビア５ｃ中に含まれる粒界と、バリアメタル膜４ａ・４ｂ・４ｃの表面が接する部分において、バリアメタル膜４ａ・４ｂ・４ｃの酸化物が存在していない。更に、銅又は銅合金配線５ａ・５ｂ、銅又は銅合金ビア５ｃ中に含有される酸素濃度がバリアメタルとの界面領域を除いた配線内部において４×１０１８ａｔｏｍｓ／ｃｍ３以下である。
銅合金配線が、添加元素を固溶させた銅合金シード膜をシードとして形成した銅メッキ膜により形成されている場合は、上記の特徴に加えて、銅合金シード膜とメッキ膜界面で酸素濃度にピークが存在し、更に、その界面を境界として、銅合金膜の銅合金シード膜領域で添加元素濃度が高く、銅メッキ膜領域では添加元素濃度が低い。
以上の配線構造を用いると、銅又は銅合金配線５ａ・５ｂ、銅又は銅合金ビア５ｃとバリアメタル膜４ａ・４ｂ・４ｃとの密着性を向上させ、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させることが可能となる。即ち、銅又は銅合金配線５ａ・５ｂ、銅又は銅合金ビア５ｃ中に含まれる粒界と、バリアメタル膜４ａ・４ｂ・４ｃの表面が接する部分において、バリアメタル膜４ａ・４ｂの酸化物が存在していないため、銅合金配線５ａ・５ｂ、銅又は銅合金ビア５ｃとバリアメタル膜４ａ・４ｂ・４ｃとの密着性が向上し、ストレスマイグレーションとエレクトロマイグレーションの原因となる界面における銅又は銅合金配線金属の拡散の活性化エネルギーを向上させることができ、配線信頼性の著しい向上が得られる。ストレスマイグレーションの原因となる応力を駆動力とした銅中の空孔拡散は、銅と他の材料の界面が経路となるため、密着性向上はストレスマイグレーション耐性向上につながる。また、銅又は銅合金配線５ａ・５ｂ、銅又は銅合金ビア５ｃ中の酸素濃度を下げることで、銅原子のイオン化が抑制される。これにより、イオンの電界ドリフト等による物質移動を抑制してエレクトロマイグレーション耐性が向上する。室温から４００℃の範囲で酸化反応の標準生成エネルギーの絶対値がバリアメタル膜のそれよりも大きい添加元素を固溶させた銅合金膜をシードとした銅メッキ膜を行うことで銅合金膜を得る場合には、銅合金シードの表面で酸素が捕捉される為、更に銅とバリアメタル界面における酸化を抑制する効果がある。このため、銅合金シード膜とメッキ膜界面で酸素濃度にピークが存在し、更に、その界面を境界として、銅合金膜の銅合金シード膜領域で添加元素濃度が高く、銅メッキ膜領域では添加元素濃度が低くなっている。但し、銅合金膜を用いた場合の膜中の金属添加元素は配線抵抗の上昇に大きく寄与し、更に、メッキ膜中へ拡散した金属添加元素は膜中で酸素原子と結合して、熱処理を加えてもメッキ膜中の酸素濃度低減を抑制する（実施例２参照）。これらの理由から、金属添加元素濃度を必要以上に高めないことが望まれる。
本構造は、製造物からも容易に確認できる。ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、ＦＲＡＭ（Ferro Electric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、若しくは抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッサ等の論理回路を有する半導体製品、それらを同時に掲載した混載型の半導体製品、又はそれらの半導体装置を複数積層したＳＩＰ（Silicon in package）等において、少なくとも一部に多層配線を有する場合、金属配線中の不純物濃度を測定することで確認できる。具体的には、所定の箇所を選んでＳＩＭＳ（Second Ion Mass Spectroscopy）分析をすることで酸素元素濃度を測定することにより判定できる。バリアメタルの酸化物が存在しない場合には、バリアメタルと銅又は銅合金界面において、酸素濃度プロファイルにはピーク、又は変曲点が存在せず、単調に減少又は増加するプロファイルとなるが、バリアメタルの酸化物が存在する場合には、バリアメタルと銅又は銅合金界面において、酸素濃度プロファイルにピーク、又は変曲点が存在し、単調増加や単調減少するプロファイルではなくなる。ＳＩＭＳ分析による深さ方向分析においては、スパッタを行いながら測定を行うため、界面として検出される部分は実際の構造のように急峻な濃度勾配とならないため、上記のようにプロファイルの変化によって界面領域及び、バリアメタル酸化の有無を判定する必要がある。又は、半導体製品を断面方向に切り出したＴＥＭの観察像のコントラストにより、銅又は銅合金配線中の粒界とバリアメタル膜の接する部分におけるバリアメタル膜の酸化の有無を視認できる。これは、銅又は銅合金の表面から酸素が膜中を拡散する際、粒内よりも粒界における酸素の拡散係数が大きいためである。このため、銅粒界とバリアメタルが接する部分ではバリアメタルの酸化が早く進行するため、ＴＥＭ観察像等において確認しやすい。
次に、第２の実施形態の半導体装置の製造方法について、図６に示す配線断面図を参照しながら説明する。
まず、図６（ａ）に示すように、半導体素子が形成された（図示略）半導体基板１上にＳｉＯ２からなる層間絶縁膜２、ＳｉＣＮからなるエッチストップ膜３ａ、ＳｉＯ２からなる配線層間絶縁膜１０ａ、が積層されており、配線層間絶縁膜１０ａ中にダマシン法により配線溝１１ａを形成する。
ここでエッチストップ膜３ａは、例えばＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、及び有機物を主成分とする膜にＳｉＯを含む膜の少なくとも一つを用いることができる。これらの膜はデュアルダマシン形状の配線溝、及びビアホールの加工性を向上するために備えられた膜であり、加工したい材料に応じて、変更するのが良い。特に好ましくは、ＳｉＯ２、又はプラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）を用いるのが良い。又は、エッチングに不用な場合は省略することも可能である。
ここで、配線層間絶縁膜１０ａは、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン(Methyl Silsesquioxane)）膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＮＣＳＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭ等）若しくはそれらに有機物を含んだ絶縁薄膜、環状有機シリカ原料を用いた分子ポア膜、それらのいずれかを複数積層した膜、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、又はこれらのビア層間絶縁膜をＵＶ照射して高強度化させた膜、等をその典型例として挙げることができる。
積層構造の例としては、ＳｉＯ２／ＡｕｒｏｒａＵＬＫＴＭ（＝上層／下層）からなる２層構造とし、ＳｉＯ２をＣｕＣＭＰ時のＡｕｒｏｒａＵＬＫＴＭの保護膜として使用する構造、又は配線間容量を低減するため、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ／ＡｕｒｏｒａＵＬＫＴＭ（＝上層／下層）を使用する構造がある。
積層構造の例としては、ＳｉＯ２／ＡｕｒｏｒａＵＬＫＴＭ／ＳｉＯ２（＝上層／中層／下層）からなる３層構造とし、上層ＳｉＯ２をＣｕＣＭＰ時のＡｕｒｏｒａＵＬＫＴＭの保護膜として使用し、下層のＳｉＯ２を密着層として使用する構造がある。
その後、図６（ｂ）に示すように、配線溝１１ａ上にバリアメタル膜４ａを形成する。ここで、バリアメタル膜４ａは、スパッタ法、ＣＶＤ法、又はＡＬＣＶＤ法等を用いて形成することができる。例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属若しくはその窒化物等、又はそれらの積層膜が使用される。特に、Ｔａ／ＴａＮ（＝上層／下層）の積層膜を用いることが好ましい。
次に、図６（ｃ）に示すように、バリアメタル膜４ａ上に銅又は銅合金シード膜１２を形成し、その後、銅又は銅合金シード膜１２を電極として、電解めっき法により銅メッキ膜１３を配線溝１１ａ上に埋め込む。次に、図６（ｄ）に示すように、酸素吸収膜１４を銅メッキ膜１３上に形成する。次に、図６（ｄ）の構造（バリアメタル膜４ａ、銅を主成分とする膜１２、１３、酸素吸収膜１４）に対し、２００乃至４００℃の範囲の温度で熱処理を加えることにより、酸素吸収膜１４が銅メッキ膜１３表面及び膜中の酸素と反応し、図６（ｅ）に示すように、低酸素濃度銅膜１５ａが、バリアメタル膜４ａ上に形成される。
ここで、銅又は銅合金シード膜１２は、銅又は銅合金ターゲットを用いたスパッタ法、又はＣＶＤ法により形成することが出来る。銅合金ターゲットに含まれる金属元素としては、アルミニウム、錫、チタン、タングステン、銀、ジルコニウム、インジウム、及びマグネシウムの中から少なくともひとつを選択することができる。特に、銅ターゲット中にアルミニウムを０．１〜４．０ａｔ．％含む銅アルミニウム合金ターゲットを用いたイオナイズドスパッタリング法により、銅アルミニウム合金シード層を形成し、それらを電極として電解めっき法により銅を埋め込んで作製するのが良い。言い換えると、銅を主成分とする膜１５ａは、室温から４００℃の範囲で酸化反応の標準生成エネルギーの絶対値がバリアメタル膜４ａのそれよりも大きい添加元素を固溶させた銅合金膜１２をシードとした銅メッキ膜１３を用いることが好ましく、添加元素を固溶させた銅合金膜１２をシードとした銅メッキ膜１５ａにおいて、該添加元素の酸化反応の標準生成エネルギーの絶対値は、バリアメタル膜４ａのそれよりも大きく、且つ、前記工程において形成する酸素吸収膜１４を構成する金属のそれ以下であることが好ましい。合金シード層と電解めっき法を組み合わせる場合は、合金配線中の銅以外の金属元素濃度は合金ターゲット中の濃度以下となる。
また、銅又は銅合金シード膜上に電解メッキを行う方法ではなく、スパッタ法、又はＣＶＤ法により配線溝を埋設する方法もある。
ここで、酸素吸収膜１４は、室温から４００℃の範囲で酸化反応の標準生成エネルギーが負であり且つ図６（ｃ）工程で形成されたバリアメタル膜４ａよりもその絶対値が大きい材料を用いる。
銅又は銅合金膜表面にバリアメタル膜よりも酸化反応の標準生成エネルギーが小さい酸素吸収膜を形成すると、その後の熱工程の際に、銅又は銅合金膜表面に形成されていた自然酸化膜中の酸素は、表面に形成した酸素吸収膜を構成する金属と反応するため、酸素の膜中の拡散によるバリアメタル膜表面酸化が生じない。また、熱工程の際に、銅又は銅合金膜中に不純物として含まれている酸素成分も酸素吸収膜を構成する金属と反応するため、銅又は銅合金膜中の酸素濃度を著しく低減することが可能となる。これにより、銅又は銅合金配線５ａ中に含まれる粒界と、バリアメタル膜４ａ・４ｂの表面が接する部分において、バリアメタル膜４ａ・４ｂの酸化物が存在していない状態が達成される。酸素成分と反応した酸素吸収膜は、その後のＣＭＰ工程において除去される。
Ｔａ、又はＴａとその窒化膜を積層した構造をバリアメタルとして用いる場合には、アルミニウム、チタン、マグネシウム、カルシウム、ジルコニウム、ベリリウム、ハフニウム、又はシリコン膜等を酸素吸収膜として用いることができる。Ｔｉ、又はＴｉとその窒化膜を積層した構造をバリアメタルとして用いる場合には、アルミニウム、マグネシウム、カルシウム、ジルコニウム、ベリリウム、又はハフニウム膜等を酸素吸収膜として用いることができる。酸化反応の標準生成エネルギーが負であり且つバリアメタル膜よりもその絶対値が大きい金属からなる酸素吸収膜は、その構成金属が銅又は銅合金膜に対して固溶しても固溶しなくても同様のバリアメタル酸化抑止効果を得ることが出来る。
その後、図６（ｆ）に示すように、ＣＭＰ（化学機械研磨）法により酸素吸収膜１４及び低酸素濃度銅膜１５ａを所定の量除去し、銅又は銅合金配線５ａを形成し、その上面に配線保護膜６ａ、ビア層間絶縁膜７を順次形成する。
ここで、銅又は銅合金配線５ａの上面を被覆する配線保護膜６ａとしては、例えばＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、及び有機物を主成分とする膜にＳｉＯを含む膜の少なくとも一つを用いることができる。例えば、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜、又はＤＶＳ−ＢＣＢ化合物等でも良い。ＢＣＢ化合物とはＢＣＢと複数の気体原料を混合して成膜することで形成された化合物を意味する。これらのＢＣＢ膜を用いることで配線間の比誘電率を低減することが可能となる。
ここで、ビア層間絶縁膜７は、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン(Methyl Silsesquioxane)）膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＮＣＳＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭ等）若しくはそれらに有機物を含んだ絶縁薄膜、環状有機シリカ原料を用いた分子ポア膜、それらのいずれかを複数積層した膜、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、又はこれらのビア層間絶縁膜をＵＶ照射して高強度化させた膜、等をその典型例として挙げることができる。
次に、図６（ｇ）に示すように、ビアホール１１ｃを形成し、その内部に、バリアメタル膜４ｃと、低酸素濃度銅膜１５ｃを形成する。低酸素濃度銅膜１５ｃは、下層配線と同様、酸素吸収膜を上面に形成した後に熱処理を加えて形成する。その後、図６（ｈ）に示すように、ＣＭＰ（化学機械研磨）法により酸素吸収膜１４及び低酸素濃度銅膜１５ｃを所定の量除去し、銅又は銅合金ビア５ｃを形成する。
次に、図６（ｉ）に示すように、エッチストップ膜３ｂ、配線層間絶縁膜１０ｂを順次形成し、その内部に、バリアメタル膜４ｂと、低酸素濃度銅膜１５ｂを形成する。低酸素濃度銅膜１５ｂは、下層配線と同様、酸素吸収膜を上面に形成した後に熱処理を加えて形成する。
ここで、層間絶縁膜１０ｂ、は、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン(Methyl Silsesquioxane)）膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＮＣＳＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭ等）若しくはそれらに有機物を含んだ絶縁薄膜、環状有機シリカ原料を用いた分子ポア膜、それらのいずれかを複数積層した膜、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、又はこれらのビア層間絶縁膜をＵＶ照射して高強度化させた膜、等をその典型例として挙げることができる。
積層構造の例としては、ＳｉＯ２／ＡｕｒｏｒａＵＬＫＴＭ（＝上層／下層）からなる２層構造とし、ＳｉＯ２をＣｕＣＭＰ時のＡｕｒｏｒａＵＬＫＴＭの保護膜として使用する構造、又は配線間容量を低減するため、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ／ＡｕｒｏｒａＵＬＫＴＭ（＝上層／下層）を使用する構造がある。
積層構造の例としては、ＳｉＯ２／ＡｕｒｏｒａＵＬＫＴＭ／ＳｉＯ２／（＝上層／中層／下層）からなる３層構造とし、上層ＳｉＯ２をＣｕＣＭＰ時のＡｕｒｏｒａＵＬＫＴＭの保護膜として使用し、下層のＳｉＯ２を密着層として使用する構造がある。
次に、ＣＭＰによって酸素吸収膜及び低酸素濃度銅膜１５ｂを所定の量除去し、銅又は銅合金配線５ｂを形成した後、上面をＳｉＣＮからなる配線保護膜６ｂにより被覆する。
以上の配線構造を用いることにより、銅又は銅合金配線５ａ・５ｂ及び銅又は銅合金ビア５ｃ中の粒界とバリアメタル膜４ａ・４ｂ・４ｃとの接する部分でのバリアメタルの酸化を防止しすることが可能となる。これにより、銅又は銅合金配線５ａ・５ｂ及び銅合金ビア５ｃとバリアメタル膜４ａ・４ｂ・４ｃとの密着性が向上するため、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させることができる。なお、ダマシン配線溝の加工方法は、本発明を限定するものではない。
本発明の実施例について図７を用いて説明する。図７は、図４（ｅ）及び図６（ｅ）に示した製造工程において、バリアメタル膜としてＴａ／ＴａＮの積層膜を形成し、銅シード膜、銅メッキ膜、厚さ３ｎｍのＡｌ薄膜から成る酸素吸収膜をその上面に順次形成し、３５０℃での加熱を実施した際の膜中の酸素濃度プロファイルを示している。また、比較例として、酸素吸収膜を形成せずに加熱を実施した従来構造における酸素濃度プロファイルも同時に示している。なお、深さ（Ｄｅｐｔｈ）の浅い方がＣｕメッキ膜側である。ここでは、シリコン基板上に形成したシリコン酸化膜上にバリアメタル膜を形成した場合であり、酸素濃度プロファイルは基板裏面側からＳＩＭＳ分析法により求めた。このため、バリアメタル膜内部に酸素が検出されているが、これは下地シリコン酸化膜からのものであり、バリアメタル膜内部には酸素は存在しないことが、確認されている。
従来構造の配線では、Ｔａ膜とＣｕ界面で、酸素濃度プロファイルに変曲点が存在し、界面部分での酸素濃度が増大している。即ち、Ｔａ膜の酸化が確認されている。一方、本願発明による酸素吸収膜を用いた構造では、Ｔａ膜とＣｕ界面での酸素濃度プロファイルには変曲点が存在せず、単調な変化となっている。即ち、Ｔａ膜が酸化していないことが確認された。なお、従来構造におけるＴａ膜とＣｕ界面の酸素濃度プロファイルの変曲点では、酸素濃度が１０２０ａｔｏｍ／ｃｍ３以上の値に増大している。図８に、図７と同様の構造における銅膜中のアルミニウム濃度プロファイルを裏面からのＳＩＭＳ分析により分析した結果を示している。なお、深さ（Ｄｅｐｔｈ）の浅い方がＣｕメッキ膜側である。銅膜上面に形成した厚さ３ｎｍのアルミニウムからなる酸素吸収膜は、３５０℃での加熱によってもバリアメタル膜近傍（バリアメタル膜から３００ｎｍの範囲）の銅膜中へ拡散しておらず、後の工程で行われるＣＭＰで除去されずに配線として残る銅部分にはアルミニウムが含有されない。このため、本実施例では、従来構造と比較して配線抵抗の上昇は認められなかった。図９は、図７及び図８に示したＳＩＭＳプロファイルから基板裏面酸素の影響を排除した場合の酸素及び添加元素のプロファイルを模式的に示したものである。アルミニウムの厚さが厚い場合は、酸素との結合に必要とされる以上のＡｌが存在するため、銅膜中へＡｌが拡散し、配線抵抗が上昇するほか、カーケンドール効果により銅膜中、特に微細ビア内にボイドが生じるため、本実施例のようにＡｌの厚さを１０ｎｍ以下（１００Å（オングストローム）以下）とすることが重要である。
以上の製造方法による配線構造を用いることによって、配線抵抗を上昇させることなくエレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させることができた。
本発明の実施例について図１０を用いて説明する。図１０は、図４（ｅ）及び図６（ｅ）に示した製造工程において、バリアメタル膜としてＴａ／ＴａＮの積層膜を形成し、銅アルミニウム合金シード膜、銅メッキ膜、Ａｌの薄膜から成る酸素吸収膜をその上面に順次形成し、３５０℃での加熱を実施した際の膜中の酸素濃度プロファイルを示している。また、比較例として、酸素吸収膜を形成せずに加熱を実施した従来構造における酸素濃度プロファイルも同時に示している。なお、深さ（Ｄｅｐｔｈ）の浅い方がＣｕメッキ膜側である。ここでは、シリコン基板上に形成したシリコン酸化膜上にバリアメタル膜を形成した場合であり、酸素濃度プロファイルは基板裏面側からＳＩＭＳ分析法により求めた。このため、バリアメタル膜内部に酸素が検出されているが、これは下地シリコン酸化膜からのものであり、バリアメタル膜内部には酸素は存在しないことが、確認されている。図１１に、図１０と同様の構造における銅膜中のアルミニウム濃度プロファイルを、表面側からのＳＩＭＳ分析により測定した結果を示している。なお、深さ（Ｄｅｐｔｈ）の浅い方がＣｕメッキ膜側である。図１２は、図１０及び図１１に示したＳＩＭＳプロファイルから基板裏面酸素の影響を排除した場合の酸素及び添加元素のプロファイルを模式的に示したものである。
従来構造の配線では、図１０から明らかなようにＴａ膜とＣｕ界面で酸素濃度プロファイルに変曲点が存在し、界面部分での酸素濃度が増大している。即ち、Ｔａ膜の酸化が確認されている。一方、本願発明による酸素吸収膜を用いた構造では、Ｔａ膜とＣｕ界面での酸素濃度プロファイルには変曲点が存在せず、単調な変化となっている。即ち、Ｔａ膜が酸化していないことが確認された。また、本実施例では銅アルミニウム合金膜をシードとして用いていることから、従来構造でも本発明構造でもシード膜表面で酸素が捕捉されているが、従来構造における銅合金膜中の酸素濃度は、図７に示した銅膜を用いた場合の従来構造における銅膜中の酸素濃度と比較して高い値を示している。これは、銅合金膜中では、金属添加元素と酸素原子の結合により、熱処理を加えても銅膜中の酸素が減少しにくいためである。この銅メッキ膜中の酸素濃度は、従来構造の配線では４×１０１８ａｔｏｍ／ｃｍ３以上の領域が存在するが、本願発明による酸素吸収膜を用いた構造では、４×１０１８ａｔｏｍ／ｃｍ３以下の酸素濃度と明らかに減少しており、銅アルミニウム合金膜中の酸素もアルミニウムからなる酸素吸収膜により吸収できることが明らかになった。本発明構造においては、図１１から明らかなように銅アルミニウム合金膜をシードとして用いているため、シード膜のあるバリア近傍の領域でアルミニウム濃度が高く、銅メッキ膜中でアルミニウム濃度が低い。この銅中の添加元素濃度の変化は、図１０、図１１及びそれらから導いた酸素若しくは添加元素の濃度プロファイルを示した図１２から判断されるように、銅メッキ膜領域と銅合金シード膜領域の界面での酸素ピークを境に発生している。なお、本実施例においては、銅アルミニウムシード膜領域でのアルミニウム濃度は１０１９ａｔｏｍ／ｃｍ３台であり、銅メッキ膜領域においては、１０１８ａｔｏｍ／ｃｍ３台である。この濃度は、銅配線の抵抗を必要以上に上昇させないためと、銅合金膜中の金属添加元素と酸素の結合により、銅合金膜中の酸素濃度が必要以上に高くならない値として決めている。図１３に、本発明構造と従来構造の配線を用いて行ったストレスマイグレーション試験（１５０℃保管）における１００ｎｍφ（直径）ビアチェーンパタン（上層配線及び下層配線幅３．０μｍ）の不良発生率保管時間依存性を示す。初期抵抗よりも５％以上抵抗上昇したチップを不良とした。この結果が示すように、上記のような特徴を持つ本実施例における配線構造では、従来構造よりもストレスマイグレーション不良発生率を抑制することができた。
なお、合金シード膜より銅膜中に拡散させる添加元素と酸素吸収膜の原子種との組み合わせに関し、酸素吸収膜を構成する原子は室温から４００℃の範囲で酸化反応の標準生成エネルギーが負であり且つバリアメタルを構成する原子よりもその絶対値が大きいことは必要条件であるが、更に添加元素よりもその絶対値が大きいか又は同等であることが望ましい。例えば、上記第２の実施例に記載したごとく添加元素をＡｌとした場合、酸素吸収膜としてはＡｌ、Ｍｇ、Ｃａ、Ｚｒ、Ｂｅ、又はＨｆ等が望ましい。また、添加元素をＳｎ又はＭｎとした場合では、酸素吸収膜としてはＡｌ、Ｔｉ、Ｍｇ、Ｃａ、Ｚｒ、Ｂｅ、又はＨｆ等が望ましい。
本発明を実施した半導体装置の例を、図１４に示す配線断面図により説明する。第１の実施形態において記述した半導体装置において、図４（ｈ）を用いて説明されるビアホール１１ｃ及び配線溝１１ｂをデュアルダマシン法により加工する工程において、エッチストップ膜３ｂを用いずに加工することによって、図１４に示す構造の半導体装置を得ることができた。
以上の配線構造を用いることによって、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させると共に、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。
第１の実施形態において記述した図４（ｊ）の断面を有する半導体装置において、配線保護膜６ａ・６ｂとして、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜を用いることにより、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させると共に、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。
ＤＶＳ−ＢＣＢ膜は、配線保護膜としては有機成分を多く含み、銅又は銅合金との密着性がＳｉを主成分とする膜よりも劣るため、配線上に形成する際、密着性を向上させるために銅又は銅合金表面をシリサイド化する処理を用いることがある。このとき、銅又は銅合金配線表面から内部を拡散したシリコンがバリアメタル膜表面まで拡散すると、従来技術ではバリアメタル表面においてシリコンの酸化物が形成され、これが配線の信頼性を大きく損なうことが発明者らの検討により明らかになっている。このため、シリサイド化処理を用いたＤＶＳ−ＢＣＢ膜に本発明を適用することにより、更に配線の信頼性を向上させることができた。
本発明を実施した半導体装置の例を、図１５に示す配線断面図により説明する。第１の実施形態において記述した半導体装置において、図４（ａ）及び（ｈ）を用いて説明される配線溝１１ａ、ビアホール１１ｃ及び配線溝１１ｂをダマシン法により加工する工程において、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜をそれらの側壁を保護する側壁保護膜１６ａ、１６ｃ、１６ｂとして形成することにより、図１５に示す構造の半導体装置を得ることができた。
以上の配線構造を用いることによって、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させると共に、層間絶縁膜側壁の保護による配線間リーク低減の効果を得ることができた。特に、配線層間膜１０ａ、１０ｂ、及びビア層間膜７の少なくとも一部として、ＡｕｒｏｒａＵＬＫＴＭのような、ポーラス膜を用いる場合に、顕著な効果を得ることができた。
本発明を実施した半導体装置の例を、図１６に示す配線断面図により説明する。第１の実施形態又は実施例４において記述した図４（ｊ）に示す配線構造の、配線層間絶縁膜１０ａ及び１０ｂとして、ポーラス膜であるＡｕｒｏｒａＵＬＫＴＭと、配線層ハードマスクのＳｉＯ２の積層構造（図１６中では配線層ハードマスクを１７ａ及び１７ｂとで示す）を用い、ビア層間絶縁膜７には、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ又はＡｕｒｏｒａＵＬＫＴＭを用いることにより、図１６に示す構造の半導体装置を得ることができた。
以上の配線構造を用いることによって、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させると共に、ＳｉＯ２よりも比誘電率の低い、ＡｕｒｏｒａＵＬＫＴＭ又はＢｌａｃｋ ＤｉａｍｏｎｄＴＭを用いることで、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。
実施例６において記述した図１６の、配線層ハードマスク１７ａ及び１７ｂとしてＢｌａｃｋ ＤｉａｍｏｎｄＴＭ膜を用い、ビア層間絶縁膜７には、ＡｕｒｏｒａＵＬＫＴＭを用いることにより、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させると共に、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。
本発明を実施した半導体装置の例を、図１７に示す配線断面図により説明する。実施例３において記述した図１４の、配線層間絶縁膜４ａ及び４ｂとして、ポーラス膜であるＡｕｒｏｒａＵＬＫＴＭと、配線層ハードマスクのＳｉＯ２の積層構造（図１７中では配線層ハードマスクを１７ａ及び１７ｂと示す）を用い、ビア層間絶縁膜７にも、ＡｕｒｏｒａＵＬＫＴＭを用いることにより、図１７に示す構造の半導体装置を得ることができた。
以上の配線構造を用いることによって、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させると共に、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。
本発明を実施した半導体装置の例を、図１８に示す配線断面図により説明する。実施例６において記述した図１６の配線構造の、配線及びビアの側壁に対し、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜を、側壁保護膜１６ａ、１６ｃ、１６ｂとして形成することにより、図１８に示す構造の半導体装置を得ることができた。
以上の配線構造を用いることによって、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させると共に、層間絶縁膜側壁及び、配線層間絶縁膜とハードマス界面の保護による配線間リーク低減の効果を得ることができた。
本発明を実施した半導体装置の例を、図１９に示す配線断面図により説明する。第２の実施の形態において記述した図６（ｊ）の、配線層間絶縁膜１０ａ及び１０ｂとして、ポーラス膜であるＡｕｒｏｒａＵＬＫＴＭと、配線層ハードマスクのＳｉＯ２の積層構造（図１９中では配線層ハードマスクを１７ａ及び１７ｂと示す）を用い、ビア層間絶縁膜７には、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭを用いることにより、図１９に示す構造の半導体装置を得ることができた。
以上の配線構造を用いることによって、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させると共に、ＳｉＯ２よりも比誘電率の低い、ＡｕｒｏｒａＵＬＫＴＭ及びＢｌａｃｋ ＤｉａｍｏｎｄＴＭを用いることで、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。
本発明を実施した半導体装置の例を、図２０に示す配線断面図により説明する。実施例１０において記述した図１９の配線構造の、配線側壁に対し、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜を、側壁保護膜１６ａ、１６ｂとして形成することにより、図２０に示す構造の半導体装置を得ることができた。
以上の配線構造を用いることによって、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させると共に、層間絶縁膜側壁及び、配線層間絶縁膜とハードマスク界面の保護による配線間リーク低減の効果を得ることができた。
本発明は、銅を主成分とする銅合金を配線材に用いた配線構造で構成される多層配線の配線構造とその製造方法に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。
幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、本発明を限定するものではない。
例えば本発明者によってなされた発明の背景となった利用分野であるＣＭＯＳ回路を有する半導体製造装置技術に関して詳しく説明したが、本発明はそれに限定されるものではなく、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、ＦＲＡＭ（Ferro Electric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッサ等の論理回路を有する半導体製品、又はそれらを同時に掲載した混載型の半導体製品にも適用することができる。また、本発明は少なくとも一部に埋め込み型合金配線構造を有する半導体装置、電子回路装置、光回路装置、量子回路装置、及びマイクロマシン等にも適用することができる。
本発明は、本願請求の範囲の記載に基づく技術的範囲において、種々の変形が可能であり、本発明の技術的範囲は、何ら本発明の実施形態及び実施例により限定されるものではない。

Claims (2)

  1. （ａ）半導体基板上方に形成された絶縁膜中の所定の領域に、配線を形成するための溝及び／又はビアを形成する工程と、（ｂ）前記溝及び／又はビアが形成された前記絶縁膜上にバリアメタル膜を形成する工程と、（ｃ）前記バリアメタル膜上に銅又は銅合金膜を形成する工程と、（ｄ）前記銅又は銅合金膜上に、室温から４００℃の範囲で酸化反応の標準生成エネルギーが負であり且つ前記（ｂ）工程で形成されたバリアメタル膜よりも前記標準生成エネルギーの絶対値が大きい酸素吸収膜を形成する工程と、（ｅ）前記バリアメタル膜、前記銅又は銅合金膜及び前記酸素吸収膜からなる積層膜を２００乃至４００℃の範囲の温度で加熱する工程と、（ｆ）前記積層膜の上部を除去して、配線を形成する工程と、を有し、
    前記（ｃ）工程で形成する銅又は銅合金膜は、室温から４００℃の範囲で酸化反応の標準生成エネルギーの絶対値が前記バリアメタル膜のそれよりも大きい添加元素を固溶させた銅合金膜をシードとした銅メッキ膜であり、前記添加元素の酸化反応の標準生成エネルギーの絶対値は、前記バリアメタル膜のそれよりも大きく、且つ、前記（ｄ）工程において形成する酸素吸収膜を構成する金属のそれ以下であることを特徴とする半導体装置の製造方法。
  2. 前記シードの前記銅合金膜中の前記添加元素がＡｌ，Ｍｎから選択された一つであり、前記添加元素がＡｌの場合には、前記酸素吸収膜がＡｌ，Ｍｇ，Ｃａ，Ｚｒ，Ｂｅ，Ｈｆから選択された一つであり、前記添加元素がＭｎの場合には、前記酸素吸収膜がＡｌ，Ｔｉ，Ｍｇ，Ｃａ，Ｚｒ，Ｂｅ、Ｈｆから選択された一つであることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2007522218A 2005-06-22 2006-05-23 半導体装置の製造方法 Active JP5380838B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007522218A JP5380838B2 (ja) 2005-06-22 2006-05-23 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005182645 2005-06-22
JP2005182645 2005-06-22
JP2007522218A JP5380838B2 (ja) 2005-06-22 2006-05-23 半導体装置の製造方法
PCT/JP2006/310253 WO2006137237A1 (ja) 2005-06-22 2006-05-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006137237A1 JPWO2006137237A1 (ja) 2009-01-08
JP5380838B2 true JP5380838B2 (ja) 2014-01-08

Family

ID=37570272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007522218A Active JP5380838B2 (ja) 2005-06-22 2006-05-23 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US7867906B2 (ja)
JP (1) JP5380838B2 (ja)
WO (1) WO2006137237A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5370979B2 (ja) * 2007-04-16 2013-12-18 国立大学法人茨城大学 半導体集積回路の製造方法
US8183145B2 (en) * 2007-10-11 2012-05-22 International Business Machines Corporation Structure and methods of forming contact structures
US8168532B2 (en) * 2007-11-14 2012-05-01 Fujitsu Limited Method of manufacturing a multilayer interconnection structure in a semiconductor device
JP5309722B2 (ja) * 2007-11-14 2013-10-09 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5135002B2 (ja) 2008-02-28 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
JP5501586B2 (ja) * 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010087094A (ja) * 2008-09-30 2010-04-15 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US8049305B1 (en) * 2008-10-16 2011-11-01 Intermolecular, Inc. Stress-engineered resistance-change memory device
JP5560696B2 (ja) * 2009-12-21 2014-07-30 富士通セミコンダクター株式会社 半導体装置の製造方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US9209134B2 (en) * 2013-03-14 2015-12-08 Intermolecular, Inc. Method to increase interconnect reliability
US20140339661A1 (en) * 2013-05-20 2014-11-20 T3Memory, Inc. Method to make mram using oxygen ion implantation
KR102275705B1 (ko) * 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
JP6527420B2 (ja) * 2015-07-31 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置
FR3057705B1 (fr) * 2016-10-13 2019-04-12 Soitec Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
CN109037445A (zh) * 2018-08-01 2018-12-18 德淮半导体有限公司 Mim电容器及其制造方法
CN109148363A (zh) * 2018-09-12 2019-01-04 德淮半导体有限公司 半导体制备方法
US11177170B2 (en) * 2020-01-16 2021-11-16 International Business Machines Corporation Removal of barrier and liner layers from a bottom of a via

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162879A (ja) * 1997-11-25 1999-06-18 Nippon Steel Corp 半導体装置用配線構造及びその製造方法
JPH11340232A (ja) * 1998-05-25 1999-12-10 Sony Corp 銅膜の埋め込み方法
JP2000150522A (ja) * 1998-01-12 2000-05-30 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003249499A (ja) * 2002-02-26 2003-09-05 Nec Electronics Corp 半導体装置の製造方法
JP2004031847A (ja) * 2002-06-28 2004-01-29 Nec Electronics Corp 半導体装置及びその製造方法
JP2004146519A (ja) * 2002-10-23 2004-05-20 Nec Yamagata Ltd 半導体装置の製造方法
WO2004053971A1 (ja) * 2002-12-09 2004-06-24 Nec Corporation 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法
WO2004061931A1 (ja) * 2002-12-26 2004-07-22 Fujitsu Limited 多層配線構造を有する半導体装置およびその製造方法
JP2004235415A (ja) * 2003-01-30 2004-08-19 Nec Electronics Corp 半導体装置の製造方法
JP2005039142A (ja) * 2003-07-18 2005-02-10 Nec Electronics Corp 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289214A (ja) 1996-04-24 1997-11-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US6352921B1 (en) * 2000-07-19 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
ATE330179T1 (de) * 2000-12-29 2006-07-15 Von Roll Umwelttechnik Ag Rostblock als teil eines rostes für eine anlage zur thermischen behandlung von abfall
US20030010645A1 (en) * 2001-06-14 2003-01-16 Mattson Technology, Inc. Barrier enhancement process for copper interconnects
US6734090B2 (en) * 2002-02-20 2004-05-11 International Business Machines Corporation Method of making an edge seal for a semiconductor device
JP2003332426A (ja) 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
KR100500573B1 (ko) * 2003-07-01 2005-07-12 삼성전자주식회사 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US7244674B2 (en) * 2004-04-27 2007-07-17 Agency For Science Technology And Research Process of forming a composite diffusion barrier in copper/organic low-k damascene technology
JP4589835B2 (ja) * 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
DE102005057075B4 (de) * 2005-11-30 2012-04-26 Advanced Micro Devices, Inc. Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
US20100025852A1 (en) * 2006-12-22 2010-02-04 Makoto Ueki Semiconductor device and method for manufacturing the same
JP2010171081A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162879A (ja) * 1997-11-25 1999-06-18 Nippon Steel Corp 半導体装置用配線構造及びその製造方法
JP2000150522A (ja) * 1998-01-12 2000-05-30 Matsushita Electronics Industry Corp 半導体装置の製造方法
JPH11340232A (ja) * 1998-05-25 1999-12-10 Sony Corp 銅膜の埋め込み方法
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003249499A (ja) * 2002-02-26 2003-09-05 Nec Electronics Corp 半導体装置の製造方法
JP2004031847A (ja) * 2002-06-28 2004-01-29 Nec Electronics Corp 半導体装置及びその製造方法
JP2004146519A (ja) * 2002-10-23 2004-05-20 Nec Yamagata Ltd 半導体装置の製造方法
WO2004053971A1 (ja) * 2002-12-09 2004-06-24 Nec Corporation 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法
WO2004061931A1 (ja) * 2002-12-26 2004-07-22 Fujitsu Limited 多層配線構造を有する半導体装置およびその製造方法
JP2004235415A (ja) * 2003-01-30 2004-08-19 Nec Electronics Corp 半導体装置の製造方法
JP2005039142A (ja) * 2003-07-18 2005-02-10 Nec Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20100193953A1 (en) 2010-08-05
JPWO2006137237A1 (ja) 2009-01-08
WO2006137237A1 (ja) 2006-12-28
US20110068472A1 (en) 2011-03-24
US8174122B2 (en) 2012-05-08
US7867906B2 (en) 2011-01-11

Similar Documents

Publication Publication Date Title
JP5380838B2 (ja) 半導体装置の製造方法
JP5012022B2 (ja) 半導体装置及びその製造方法
JP4819501B2 (ja) 配線構造およびその製造方法
JP5168142B2 (ja) 半導体装置
US9355955B2 (en) Semiconductor device
JP4741965B2 (ja) 半導体装置およびその製造方法
JP2011114049A (ja) 半導体装置
JP2007189061A (ja) 半導体装置および半導体装置の製造方法
JP4917249B2 (ja) 半導体装置及び半導体装置の製造方法
CN101312179A (zh) 半导体器件
JP5755471B2 (ja) 半導体装置の製造方法
US7579277B2 (en) Semiconductor device and method for fabricating the same
JP5180598B2 (ja) 半導体装置およびその製造方法
JP2004235548A (ja) 半導体装置およびその製造方法
JP2011009439A (ja) 半導体装置の製造方法および半導体装置
US8390135B2 (en) Semiconductor device
JP2010123586A (ja) 半導体装置、半導体装置の製造方法
JP2010177538A (ja) 半導体装置の製造方法
JP2004253780A (ja) 半導体装置およびその製造方法
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
JP2011142169A (ja) 半導体装置及びその製造方法
JP2010010372A (ja) 電子装置及びその製造方法
JP2006261514A (ja) 半導体チップおよびその製造方法
JP2009231588A (ja) 半導体装置の製造方法
JP2007273823A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5380838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250