JP2011142169A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 半導体装置の銅配線の信頼性をＴＤＤＢ寿命とＥＭ寿命との双方に関して向上させる。
【解決手段】 半導体装置の配線層３０は、配線溝が形成された絶縁膜３２、３５と、配線溝の内面に形成されたバリアメタル層４１と、バリアメタル層４１を介して配線溝内に形成された銅配線膜４３とを有する。バリアメタル層４１は、配線溝の内壁面側から順に形成された第１乃至第３のバリアメタル膜４１−１、２、３を有する。第２のバリアメタル膜４１−２は、第３のバリアメタル膜４１−３側の表面部分において、クラスタイオン照射によって形成された、その他の部分より高い密度の緻密層４１−２ａを有する。第３のバリアメタル膜４１−３は、例えばルテニウム等、銅配線膜４３との密着性に優れた材料を有する。
【選択図】 図２

Description

本発明は、半導体基板上に少なくとも１つの配線層を有する半導体装置及びその製造方法に関する。

半導体集積回路（ＩＣ）及び大規模集積回路（ＬＳＩ）等の半導体装置の高集積化に伴い、半導体装置の配線層において、配線の狭幅化及び狭ピッチ化が進められている。そのような微細配線には、一般的に、低抵抗の銅（Ｃｕ）を用いた所謂ダマシン構造が採用されている。また、寄生容量による信号遅延を抑制するために、層間絶縁膜として、比誘電率（ｋ値）の低い所謂Ｌｏｗ−ｋ材料が適用されるに至っている。

Ｌｏｗ−ｋ材料においては、一般的に、空孔を有する多孔質（ポーラス）膜とすることでｋ値を低減させている。しかしながら、空孔があるが故に、配線材料であるＣｕ等の金属がＬｏｗ−ｋ材料内に拡散しやすいという問題がある。特に、Ｃｕはシリコン−酸素（Ｓｉ−Ｏ）結合を含む絶縁膜に対して拡散しやすいという傾向を有する。層間絶縁膜内に拡散したＣｕは、場合により狭ピッチ化に伴う電界強度の増大とも相俟って、ＴＤＤＢ（Time Dependent Dielectric Breakdown）等の絶縁膜破壊を引き起こし得る。

層間絶縁膜内へのＣｕの拡散を防ぐため、Ｃｕ成膜前に配線溝及びビアホールの内面にバリアメタル層が成膜される。バリアメタルとしては、一般的に、タンタル（Ｔａ）、チタン（Ｔｉ）、又は窒化タンタル（ＴａＮ）等が用いられている。これらの金属や合金は銅よりも抵抗値が高いという特徴を有する。例えば、Ｃｕの比抵抗値が１．７×１０^−６Ω・ｃｍであるのに対して、Ｔａ及びＴｉのそれは、それぞれ、１５×１０^−６Ω・ｃｍ及び８０×１０^−６Ω・ｃｍである。拡散防止に十分な厚さのバリアメタル層を得ようとすると、配線の微細化が進むにつれ、配線全体に占めるバリアメタル層の割合が高くなり、Ｃｕ膜及びバリアメタル層を含む配線全体で見た抵抗値が上昇してしまう。ＩＴＲＳ２００６（国際半導体技術ロードマップ２００６年版）によれば、ｈｐ３２ｎｍ世代（配線ピッチ６４ｎｍ）のＣｕ配線の比抵抗値は４．８３×１０^−６Ω・ｃｍとされているが、この値をＴａやＴｉ等のバリアメタルを用いて達成することは容易でない。

また、Ｃｕ膜とバリアメタル層との界面における密着性の向上が、ＴＤＤＢ寿命やエレクトロマイグレーション（ＥＭ）寿命などの配線信頼性の向上にとって重要であることがわかってきた。例えば、バリアメタル層としてＴａ／ＴａＮ／Ｔａの積層膜を用いて、Ｃｕ膜とバリアメタル層との密着性を高めることが提案されている。Ｃｕとの密着性がＴａより良好なバリアメタルとして、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）及びオスミウム（Ｏｓ）等の貴金属が知られている。これらの貴金属はＴａより低い比抵抗値を有するという利点も有し、例えば、Ｒｕは６×１０^−６Ω・ｃｍ程度の比抵抗値を有する。ただし、Ｒｕ単膜のバリアメタル層を用いると、デバイス動作中に、ポーラス膜などの層間絶縁膜中に吸湿された水分との酸化反応などによってＲｕ膜が腐食し、Ｃｕとの密着性の低下やＣｕバリア性能の低下、ひいては、ＴＤＤＢ寿命やＥＭ寿命の低下をもたらし得る。そのため、Ｃｕ配線のバリアメタル層として、Ｔａ／ＴａＮ積層膜とＣｕ膜との界面にＲｕ膜を設けた、Ｔａ／ＴａＮ／Ｒｕの積層膜を用いることが提案されている。

特開２００４−３１８６６号公報 特表２００８−５３８７９６号公報

例えばＴａ／ＴａＮといったバリア性を有する下地の金属膜上に他の金属膜を成膜するとき、その成膜手法としては、物理気相成長（ＰＶＤ）法、化学気相成長（ＣＶＤ）法、又は原子層成長（ＡＬＤ）法などの種々の手法が考えられる。しかしながら、成膜する金属の種類やその成膜方法によっては、Ｃｕや水分に対する下地金属膜のバリア性が損なわれる等により、配線層の信頼性を低下させることが起こり得る。例えばＲｕ膜をＰＶＤ法によって成膜するとき、打ち込まれたＲｕが下地膜を突き抜けて層間絶縁膜内まで到達することがあり得る。この突き抜けは、層間絶縁膜内のＲｕによるＴＤＤＢ寿命の低下をもたらし得る。また、形成された下地膜の欠陥を介して、Ｃｕの拡散による更なるＴＤＤＢ寿命の低下や、Ｒｕ膜の腐食及びＣｕ膜との密着性の低下によるＥＭ寿命の低下をもたらし得る。

よって、Ｃｕ配線のバリアメタル層であって、例えばＣｕ膜との密着性に優れた金属を有する上層膜の成膜時に、その成膜方法に依らず、Ｃｕや絶縁膜中の水分に対するバリア性の低下を抑制あるいは排除し得る下層膜を有するバリアメタル層が望まれる。

一観点によれば、半導体基板上に少なくとも１つの配線層を有する半導体装置が提供される。当該半導体装置は、配線溝が形成された絶縁膜と、配線溝の内面に形成されたバリアメタル層と、バリアメタル層を介して配線溝内に形成された銅配線とを有する。バリアメタル層は、配線溝の内壁面側から順に第１のバリアメタル膜、第２のバリアメタル膜及び第３のバリアメタル膜を有する。第２のバリアメタル膜は、第３のバリアメタル膜側の表面部分においてその他の部分より高い密度を有し、第３のバリアメタル膜は、第２のバリアメタル膜と比較して、銅との密着性が高い材料を有する。

他の一観点によれば、半導体基板上に少なくとも１つの配線層を有する半導体装置の製造方法が提供される。当該方法は、絶縁膜を形成する工程と、絶縁膜内に配線溝を形成する工程と、配線溝の内面にバリアメタル層を形成する工程と、バリアメタル層を介して配線溝を銅で充填する工程とを有する。バリアメタル層を形成する工程は、配線溝の内面に沿って第１のバリアメタル膜及び第２のバリアメタル膜を順に成膜する工程と、第２のバリアメタル膜上に、銅との密着性が第１及び第２のバリアメタル膜より高い第３のバリアメタル膜を成膜する工程とを有する。バリアメタル層を形成する工程は更に、第２のバリアメタル膜の成膜後且つ第３のバリアメタル膜の成膜前に、第２のバリアメタル膜にクラスタイオンビームを照射する工程を有する。

積層バリアメタル層において、下層膜のバリア性と上層膜のＣｕ膜に対する密着性とを両立させ、半導体装置のＣｕ配線の信頼性をＴＤＤＢ寿命とＥＭ寿命との双方に関して向上させ得る。

一実施形態に係る半導体装置を例示する断面図である。 図１の第１の配線層の配線部を拡大して示す断面図である。 図１の第２の配線層の配線部を拡大して示す断面図である。 図１の半導体装置の製造方法の主な工程群を例示する断面図である。 図１の半導体装置の製造方法の主な工程群を例示する断面図である。 図１の半導体装置の製造方法の主な工程群を例示する断面図である。 図１の半導体装置の製造方法の主な工程群を例示する断面図である。 図１の半導体装置の製造方法の主な工程群を例示する断面図である。 ＴＤＤＢ試験結果の一例を示すグラフである。 ＥＭ試験に用いた配線パターンを示す図である。 ＥＭ試験結果の一例を示すグラフである。

以下、図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には類似の参照符号を付する。

先ず、図１を参照して、一実施形態に係る半導体装置１０の概略構成を説明する。

半導体装置１０は、半導体基板２０の表面に形成された素子分離絶縁膜２１、及び素子分離絶縁膜２１に囲まれた活性領域内に形成された半導体素子２２を有している。例えば、半導体基板２０はシリコン（Ｓｉ）ウェハ又はシリコン・オン・インシュレータ（ＳＯＩ）ウェハであり、素子分離絶縁膜２１はシャロートレンチアイソレーション（ＳＴＩ）である。半導体素子２２は、図示した例において、ソース領域２２Ｓ、ドレイン領域２２Ｄ及びゲート電極２２Ｇを有するＭＯＳＦＥＴであり、周知のゲート絶縁膜、ゲート側壁スペーサ、ソース及びドレインのエクステンション（ＬＤＤ）領域を含んでいる。

半導体装置１０はまた、素子分離絶縁膜２１及びＭＯＳＦＥＴ２２を覆う層間絶縁膜２３、及び層間絶縁膜２３を貫通する導電性プラグ２４Ｓ及び２４Ｄを有している。層間絶縁膜２３は、例えば、ＣＶＤにより成膜された厚さ１．５μｍのリンガラス（ＰＳＧ）とし得る。導電性プラグ２４Ｓ及び２４Ｄは、それぞれ、ＭＯＳＦＥＴ２２のソース領域２２Ｓ及びドレイン領域２２Ｄに接続されている。導電性プラグ２４Ｓ及び２４Ｄは、例えば、層間絶縁膜２３を貫通するコンタクトホールを形成し、該コンタクトホール内にタングステン（Ｗ）を充填することによって形成される。この充填のため、一般的に、基板２０全面を覆うタングステン膜を形成した後に化学機械研磨（ＣＭＰ）を行って不要なタングステン膜を除去する。

半導体装置１０は更に、層間絶縁膜２３の上に、第１の配線層３０、第２の配線層５０、最上層の配線層７０、及び外部接続・保護構造９０を有する。

第１の配線層３０は、エッチングストッパ膜３１、層間絶縁膜３２、及び必要に応じてのキャップ膜３５を有している。エッチングストッパ膜３１は、例えば、３０ｎｍの厚さを有する比誘電率３．６のシリコンオキシカーバイド（ＳｉＯＣ）膜、又はＳｉＣ膜などとし得る。層間絶縁膜３２は、低誘電率絶縁材料を有するＬｏｗ−ｋ膜としてもよく、例えば、１００ｎｍの厚さを有する比誘電率２．６以下のポーラスＳｉＯＣ膜とし得る。また、キャップ膜３５は、例えば、厚さ６０ｎｍの二酸化シリコン（ＳｉＯ_２）膜とし得る。図示した断面において、第１の配線層３０には、それぞれ導電性プラグ２４Ｓ及び２４Ｄに接続された２つの配線４０が形成されている。配線４０及びその近傍の構成については図２を参照して後述する。

第２の配線層５０は、拡散防止膜を兼ねるエッチングストッパ膜５１、層間絶縁膜５２、ミドルストッパ膜５３、層間絶縁膜５４、及び必要に応じてのキャップ膜５５を有している。エッチングストッパ膜５１及びミドルストッパ膜５３は、例えば、エッチングストッパ膜３１と同様に、３０ｎｍの厚さを有する比誘電率３．６のＳｉＯＣ膜、又はＳｉＣ膜とし得る。層間絶縁膜５２及び５４は、例えば、層間絶縁膜３２と同様に、１００ｎｍの厚さを有する比誘電率２．６以下のポーラスＳｉＯＣのＬｏｗ−ｋ膜とし得る。キャップ膜５５は、例えば、キャップ膜３５と同様に、６０ｎｍの厚さを有するＳｉＯ_２膜とし得る。図示した断面において、第２の配線層５０には、下層の配線４０に接続された１つの配線構造６０が形成されている。配線構造６０及びその近傍の構成については図３を参照して後述する。

最上層の配線層７０は、拡散防止膜を兼ねるエッチングストッパ膜７１及び層間絶縁膜７２を有しており、図示した断面において、１つの配線８０を有している。配線８０は、バリアメタル層８１及びＣｕ膜８３を有している。なお、最上層の配線層７０は、配線のレイアウトを除いて、第１の配線層３０又は第２の配線層５０と同様に構成されていてもよい。また、この配線層７０と第２の配線層５０との間に１以上の更なる配線層が存在していてもよく、その場合、図示したエッチングストッパ膜７１は第３の配線層のエッチングストッパ膜として形成されていてもよい。

外部接続・保護構造９０は、最上層の配線層７０上、換言すれば半導体装置１０の頂部に形成されている。外部接続・保護構造９０は、当業者に知られた如何なる構造を有していてもよく、図示した例においては、配線層７０上に形成されたエッチングストッパ膜９１、層間絶縁膜９２、導電性プラグ９３、外部接続パッド９４、及び保護膜９５を有している。エッチングストッパ膜９１は例えばＳｉＯＣ、ＳｉＣ又はＳｉＮを有し、層間絶縁膜９２は例えばＣＶＤ系ＳｉＯＣを有する。導電性プラグ９３は、層間絶縁膜９２及びエッチングストッパ膜９１を貫通して最上層の配線８０に接続されるように形成され、例えばＷ又はＣｕを有する。外部接続パッド９４は、導電性プラグ９３に接続されるように層間絶縁膜９２上に形成されており、例えばアルミニウム（Ａｌ）を有する。保護膜９５は、外部接続パッド９４の表面を露出させる開口を有し、例えばＳｉＮを有する。

次に、図２に示す拡大図を参照して、シングルダマシン構造を有する第１の配線層３０の配線４０及びその近傍の構成について更に詳細に説明する。ここでは、導電性プラグ２４Ｓに接続された配線４０を含む部分を用いて説明するが、導電性プラグ２４Ｄに接続された配線４０を含む部分も同様の構成を有する。

配線４０は、必要に応じてのキャップ膜３５、Ｌｏｗ−ｋ膜３２及びエッチングストッパ膜３１を貫通する配線溝の内面に沿って形成されたバリアメタル層４１と、バリアメタル層４１を介して該配線溝を充填した金属配線膜４３とを有している。金属配線膜４３は、好ましくは低い比抵抗値を有する金属として広く使用されているＣｕを有するが、その他の金属を有することも可能である。

バリアメタル層４１は、配線溝内の内壁面側から順に第１のバリアメタル膜４１−１、第２のバリアメタル膜４１−２及び第３のバリアメタル膜４１−３を有している。バリアメタル膜４１−１、２、３の厚さは例えば、それぞれ、３ｎｍ−８ｎｍ、３ｎｍ−１０ｎｍ、０．５ｎｍ−２ｎｍとし得る。

第１及び第２のバリアメタル膜４１−１及び４１−２は、Ｃｕ等の金属配線膜４３及び／又は第３のバリアメタル膜４１−３を構成する金属の原子がＬｏｗ−ｋ膜３２内に拡散することを防止するバリア性を有する。バリアメタル膜４１−１及び４１−２はまた、Ｌｏｗ−ｋ膜３２内の水分などが第３のバリアメタル膜４１−３に到達することを防止するバリア性を有する。好ましくは、バリアメタル膜４１−１はバリア性に優れた金属窒化物を有し、第２のバリアメタル膜は金属を有する。より好ましくは、後のＣＭＰ等の製造工程を容易化し得るように、バリアメタル膜４１−１は、バリアメタル膜４１−２が有する金属の窒化物を有する。例えば、バリアメタル膜４１−１はＴａＮ、バリアメタル膜４１−２はＴａを有するとし得る。また、Ｔａの他に、チタン（Ｔｉ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、ジルコニウム（Ｚｒ）、又は錫（Ｓｎ）等も用い得る。

第３のバリアメタル膜４１−３は、好ましくは、第１及び第２のバリアメタル膜４１−１及び４１−２と比較して、金属配線膜４３との密着性に優れた金属を有する。より好ましくは、バリアメタル膜４１−３は、優れた密着性に加え、配線４０全体の抵抗値の過度の増大を抑制するよう、一般的なバリアメタルであるＴｉ、Ｔａ又はこれらの窒化物より低い比抵抗値を有する金属を含む。このような金属としては、好ましくは結晶性の、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）及びオスミウム（Ｏｓ）等の貴金属やコバルト（Ｃｏ）を挙げることができる。

なおも図２を参照するに、第２のバリアメタル膜４１−２は、第３のバリアメタル４１−３と接する表面において、密度を高められた緻密層４１−２ａを含んでいる。この緻密層４１−２ａは、バリアメタル膜４１−２の成膜後にクラスタイオン照射を行うことによって形成することができる。

クラスタイオン照射はガスクラスタイオンビームを用いる。そのため、予め、クラスタ化するガスを断熱膨張させることによりガス分子を冷却しクラスタ化する。このとき、好ましくは、圧力を１×１０^３Ｔｏｒｒ−１×１０^５Ｔｏｒｒの範囲内から１×１０^−１Ｔｏｒｒ−１×１０^−３Ｔｏｒｒの範囲内まで変化させる。クラスタ化されたガスの分子量はおよそ５０００−２００００の範囲内とし得る。その後、クラスタ化されたガスをイオン化させて加速し、例えばＴａ等の金属である第２のバリアメタル膜４１−２の表面に衝突させる。クラスタ化するガスとしては、例えば、ＳｉＨ_４、ＮＨ_３、Ｎ_２、Ａｒ、Ｏ_２、ＮＦ_２、ＣＦ_４、Ｂ_２Ｈ_６、ＰＨ_３、ＡｓＨｓ、ＧｅＨ_４、ＣＨ_４、Ｂ_２Ｈ_６及びＳＦ_６からなる群から選択された１種（単ガス）、又は２種以上の混合ガスを用い得る。より具体的な例として、ＮＨ_３とＳｉＨ_４、ＮＦ_４又はＳＦ_６との混合ガスや、Ｎ_２とＳｉＨ_４、ＣＦ_４、ＣＨ_４又はＳＦ_６との混合ガスを挙げることができる。

このようなクラスタイオン照射により、第２のバリアメタル膜４１−２において、その表面部分４１−２ａの密度を処理前の密度の１．２倍−２倍程度に高めることができる。なお、表面密度は、例えば、Ｘ線全反射法を用い、その測定結果をプロファイルフィッティングすること等により求め得る。得られる緻密層４１−２ａの厚さは典型的に１ｎｍ未満である。故に、バリアメタル膜４１−２が、ＰＶＤ法によって３ｎｍ−１０ｎｍの厚さに、あるいはＣＶＤ法又はＡＬＤ法によって１ｎｍ−３ｎｍの厚さに成膜される典型的な条件下では、バリアメタル膜４１−２の表面部分のみが緻密化され、その他の部分の密度は、クラスタイオン照射処理前の密度から実質的に変化されない。

緻密層４１−２ａの存在により、第２のバリアメタル膜４１−２のバリア性が向上され得る。また、緻密層４１−２ａにより、例えばＲｕを有する第３のバリアメタル膜４１−３をＰＶＤ法により成膜する場合であっても、Ｒｕがその下地膜である第１及び第２のバリアメタル膜４１−１及び４１−２を突き抜け、層間絶縁膜３２内に到達することが阻止され得る。故に、例えばＲｕやＩｒ等のＣｕ膜との密着性に優れた金属を有する第３のバリアメタル膜４１−３を種々の方法で成膜することが可能になる。また、その成膜方法に依らず、バリアメタル膜４１−１及び４１−２のバリア性を確保することができる。従って、半導体装置１０の第１の配線層３０におけるＴＤＤＢ寿命やＥＭ寿命などの信頼性が向上され得る。

続いて、図３に示す拡大図を参照して、デュアルダマシン構造を有する第２の配線層５０の配線構造６０及びその近傍の構成について更に詳細に説明する。

配線構造６０は、必要に応じてのキャップ膜５５及びＬｏｗ−ｋ膜５４を貫通する配線溝と、それに連通した、ミドルストッパ膜５３、Ｌｏｗ−ｋ膜５２及びエッチングストッパ膜５１を貫通するビアホールとの内部に形成されている。配線構造は、これら配線溝及びビアホールの内面に沿って形成されたバリアメタル層６１と、バリアメタル層６１を介して該配線溝及びビアホールを充填した金属配線膜６３及び金属ビア６５とを有している。

バリアメタル層６１は、配線溝及びビアホールの内壁面側から順に第１のバリアメタル膜６１−１、第２のバリアメタル膜６１−２及び第３のバリアメタル膜６１−３を有している。

第１及び第２のバリアメタル膜６１−１及び６１−２は、Ｃｕ等の金属配線膜６３及び金属ビア６５、及び／又は第３のバリアメタル膜６１−３を構成する金属の原子がＬｏｗ−ｋ膜５２及び５４内に拡散することを防止するバリア性を有する。バリアメタル膜６１−１及び６１−２はまた、Ｌｏｗ−ｋ膜５２及び５４内の水分などがバリアメタル膜６１−３に到達することを防止するバリア性を有する。バリアメタル膜６１−３は、好ましくは、金属配線膜６３及び金属ビア６５との密着性に優れた金属を有する。より好ましくは、バリアメタル膜６１−３は、この優れた密着性に加え、配線構造６０全体の抵抗値の過度の増大を抑制するよう比較的低い比抵抗値を有する金属を含む。

金属配線膜６３及び金属ビア６５に好適な材料は、第１の配線層３０の配線４０の金属配線膜４３に関して説明したものと同様とし得る。また、第１乃至第３のバリアメタル層６１−１、２、３に好適な材料及び厚さは、それぞれ、第１の配線層３０の第１乃至第３のバリアメタル層４１−１、２、３に関して説明したものと同様とし得る。

なおも図３を参照するに、第２のバリアメタル膜６１−２は、第３のバリアメタル膜６１−３と接する表面において、図２の緻密層４１−２ａと同様にして形成され得る緻密層６１−２ａを含んでいる。緻密層６１−２ａは第１の配線層３０の緻密層４１−２ａと同様の効果を有しており、半導体装置１０の第２の配線層５０におけるＴＤＤＢ寿命やＥＭ寿命などの信頼性が向上され得る。

第１及び第２の配線層３０及び５０に関して説明した緻密層の形成やバリアメタル層の材料選択は、例えば最上層の配線層７０等、第２の配線層５０より上層の配線層にも適用可能である。しかしながら、配線層７０等の上層の配線層に対しては、第１及び第２の配線層３０及び５０等の下層の配線層に対してより、配線微細化要求が強くないことがある。故に、上層の配線層の信頼性等に十分な設計マージンが存在する場合などには、配線８０（より具体的には、バリアメタル層８１）の形成中の緻密層形成処理を省略し、且つ／或いはバリアメタル層８１にバリアメタル層４１及び６１とは異なる材料を選択しもよい。

次に、図１に示した半導体装置１０を例に採り、図４−８を参照して、一実施形態に係る半導体装置の製造方法を説明する。

先ず、図４（ａ）に示すように、半導体基板２０上に、素子分離絶縁膜２１、半導体素子２２、層間絶縁膜２３、並びに導電性プラグ２４Ｓ及び２４Ｄを形成する。半導体装置１０のこれらの構成要素は、例えば図１に関連して概略的に説明した方法など、当業者に知られた如何なる方法によって形成されてもよい。

次いで、図４（ｂ）に示すように、層間絶縁膜２３上に、エッチングストッパ膜３１、層間絶縁膜３２、及びキャップ膜３５を形成する。エッチングストッパ膜３１は、例えば、比誘電率が３．６のＳｉＯＣを有し、ＣＶＤ法によって３０ｎｍの厚さに形成される。層間絶縁膜３２は、例えば、２．６以下の比誘電率を有するポーラスＳｉＯＣのＬｏｗ−ｋ膜であり、ＣＶＤ法によって１００ｎｍの厚さに形成される。キャップ膜３５は、例えば、ＳｉＯ_２を有し、６０ｎｍの厚さに形成される。なお、キャップ膜３５は、後のＣＭＰの際にＬｏｗ−ｋ膜３２へのダメージを緩和する作用を有するが、ダメージ耐性に優れたＬｏｗ−ｋ膜とＣＭＰ用のスラリー及び／又は洗浄液とを適切に選択することにより省略することも可能である。

次いで、図４（ｃ）に示すように、キャップ膜３５上に、あるいは該キャップ膜が存在しない場合にはＬｏｗ−ｋ膜３２上に、メタルハードマスク４７を形成する。例えば、キャップ膜３５上にスパッタ法によってＴｉを５ｎｍの厚さに成膜し、その上に形成したレジストパターンをマスクとしてエッチングした後、レジストマスクをＯ_２アッシング又は洗浄により除去する。Ｔｉのパターニング時のエッチングガスとしては、Ｃｌ_２又はＢＣｌ_２等を用い得る。メタルハードマスクとしては、Ｔｉの他に、Ｔａ又はＲｕ等を用いてもよい。

続いて、図５（ａ）に示すように、メタルハードマスク４７をマスクとして、キャップ膜３５及びＬｏｗ−ｋ膜３２をエッチングし、更にエッチングストッパ膜３１をエッチングする。これにより、キャップ膜３５、Ｌｏｗ−ｋ膜３２及びエッチングストッパ膜３１を貫通する配線溝３７が形成される。このエッチングは、以下に限定されないがＣＦ_４、ＣＦ_４とＡｒとの混合ガス、又はＣ_４Ｆ_８をエッチングガスとして用いたドライエッチングとし得る。メタルハードマスク４７は、配線溝３７の形成後にエッチングによって除去してもよいし、残存させて後のＣＭＰ（図５（ｄ）参照）にて除去してもよい。

次いで、図５（ｂ）に示すように、第１のバリアメタル膜４１−１及び第２のバリアメタル膜４１−２を成膜し、その後、第２のバリアメタル膜４１−２の表面にガスクラスタイオンビームを照射する。この工程は、図２に関連して詳述したようにして行い得る。例えば、バリアメタル膜４１−１及び４１−２として、それぞれ５ｎｍの厚さのＴａＮ膜及び５ｎｍの厚さのＴａ膜をＰＶＤ法によって成膜した後、ＮＨ_３とＳｉＨ_４との混合ガスからなるクラスタイオンを加速照射する。それにより、第２のバリアメタル膜４１−２の表面に、典型的にサブナノメートルの厚さを有する緻密層４１−２ａが形成される。

このクラスタイオン照射の後、必要に応じて、Ｈ_２アニール、ＮＨ_３アニール、Ｈ_２プラズマ処理、ＮＨ_３プラズマ処理等の表面還元処理を行ってもよい。このような表面還元処理は、後続の第３のバリアメタル膜４１−３の成膜及び／又はＣｕシード層の成膜にとって好ましいものである。

次いで、図５（ｃ）に示すように、緻密層４１−２ａ上に第３のバリアメタル膜４１−３を成膜する。例えば、バリアメタル膜４１−３として、１ｎｍの厚さのＲｕ膜をＰＶＤ法によって成膜する。このようにＰＶＤ法を用いる場合であっても、緻密層４１−２ａの存在により、Ｒｕ等の金属原子が第１及び第２のバリアメタル膜４１−１及び４１−２を突き抜け、Ｌｏｗ−ｋ膜３２内に到達することが阻止され得る。

なお、バリアメタル膜４１−３は、ＣＶＤ法又はＡＬＤ法などのその他の方法を用いて成膜してもよい。ただし、使用するプリカーサ中の不純物が該膜内に残留し、半導体装置のＥＭ寿命を低下させることがあるため、残留する不純物量を低減させる成膜条件や後処理を用いることが好ましい。

続いて、図５（ｄ）に示すように、バリアメタル層４１（緻密層４１−２ａを含む第１乃至第３のバリアメタル膜４１−１、２、３の積層膜）を介して配線溝３７内に金属配線膜４３を形成する。金属配線膜４３は例えばＣｕ配線膜であり、当業者に知られた如何なる好適な手法を用いて形成してもよい。図示の例において、Ｃｕ配線膜４３は、Ｃｕシード層４３ａ及びめっきＣｕ膜４３ｂを有している。先ず、全面に３０ｎｍ程度の厚さのＣｕシード層を成膜し、その上に電気めっきによって、配線溝３７を完全に充填する厚さにＣｕ膜を成膜し、その後、ＣＭＰによってキャップ膜３５が露出するまで研磨する。メタルハードマスク４７が残存していれば、このＣＭＰによってメタルハードマスク４７も除去される。なお、このＣＭＰは、キャップ膜３５を完全に除去して、Ｌｏｗ−ｋ膜３２を露出させてもよい。

以上により、下層の導電性プラグ２４Ｓ及び２４Ｄに接続された２つの配線４０を有する第１の配線層３０の形成が完了する。続いて、この例ではデュアルダマシン構造を有する第２の配線層５０を形成する。なお、以降の図では繁雑となるのを避けるため、Ｃｕシード層４３ａ及びめっきＣｕ膜４３ｂとを合わせてＣｕ配線膜４３として示す。

先ず、図６（ａ）に示すように、第１の配線層３０上に、拡散防止膜を兼ねるエッチングストッパ膜５１、層間絶縁膜５２、ミドルストッパ膜５３、層間絶縁膜５４、及びキャップ膜５５を成膜する。エッチングストッパ膜５１及びミドルストッパ膜５３は、例えば、エッチングストッパ膜３１と同様に、３０ｎｍの厚さを有する比誘電率３．６のＳｉＯＣ膜とし得る。層間絶縁膜５２及び５４は、例えば、層間絶縁膜３２と同様に、２．６以下の比誘電率を有するポーラスＳｉＯＣのＬｏｗ−ｋ膜とすることができ、ＣＶＤ法によって１００ｎｍの厚さに形成され得る。キャップ膜５５は、例えば、キャップ膜３５と同様に、６０ｎｍの厚さを有するＳｉＯ_２膜とすることができ、また、場合により省略されてもよい。

次いで、図６（ｂ）に示すように、キャップ膜５５上に、あるいは該キャップ膜が存在しない場合にはＬｏｗ−ｋ膜５４上に、例えばＴｉを有するメタルハードマスク６７を形成する。メタルハードマスク６７は、形成すべきビアホールのパターンに対応するパターンを有する。この工程は、図４（ｃ）に示した工程と同様の手法で行い得る。

次いで、図６（ｃ）に示すように、メタルハードマスク６７をマスクとして、ＳｉＯ_２キャップ膜５５、Ｌｏｗ−ｋ膜５４、ミドルストッパ膜５３、及びＬｏｗ−ｋ膜５２にビアホール５７を形成する。この工程は、図５（ａ）に示した工程と同様のドライエッチングによって行い得る。ただし、ここでは、エッチングストッパ膜５１はエッチングせず、ビアホール５７の下に残存させている。

続いて、図７（ａ）に示すように、ビアホール５７を樹脂５８で充填する。樹脂５８は、例えば、感光体を含まないレジストや反射防止膜（ＢＡＲＣ）等とすることができ、スピンコータ等を用いた塗布によって、ビアホール５７内に埋め込むことが可能である。

次いで、図７（ｂ）に示すように、メタルハードマスク６７の一部を除去して、形成すべき配線溝のパターンに対応するパターンを有するメタルハードマスク６９を形成する。例えば、新たなレジストマスクを形成し、Ｃｌ_２又はＢＣｌ_２等を用いてＴｉマスク６７の一部をエッチングし、レジストマスクをＯ_２アッシング又は洗浄により除去する。なお、一般的に、レジストマスクの除去時に、ビアホール５７内の樹脂５８の一部も除去される。

次いで、図７（ｃ）に示すように、メタルハードマスク６９をマスクとしたキャップ膜５５及びＬｏｗ−ｋ膜５４のエッチング、ビアホール５７中の樹脂５８の除去、及びビアホール５７の下のエッチングストッパ膜５１のエッチングを行う。樹脂５８の除去は、好ましくはＬｏｗ−ｋ膜５２及び５４へのダメージを抑制するように行い、例えば、Ｈ_２とＨｅとの混合ガスを用いた２５０℃程度でのアッシングを用いる。また、エッチングストッパ膜５１のエッチングには、例えば、ＣＦ_４とＡｒとの混合ガスを用い得る。

以上の工程により、下層の配線４０の表面まで延在するビアホール５７’とそれに連通した配線溝５９との形成が完了する。

続いて、図８（ａ）に示すように、バリアメタル層６１を成膜する。この工程は、図５（ｂ）−（ｃ）に関連して詳細に説明したのと同様にして行うことができる。すなわち、この工程は、図３に示した第１乃至第３のバリアメタル膜６１−１、２、３の成膜と、バリアメタル膜６１−３の成膜に先立つ緻密層６１−２ａの形成とを含む。

次いで、図８（ｂ）に示すように、バリアメタル層６１を介して、ビアホール５７’及び配線溝５９内に金属ビア６５及び金属配線膜６３を形成することにより、第２の配線層５０及びその配線６０の形成を完了する。この工程は、図５（ｄ）に関連して説明したのと同様にして行うことができ、金属配線膜６３及び金属ビア６５はＣｕシード層及びめっきＣｕ膜とを有していてもよい。

Ｃｕシード層の形成までの第２の配線層のメタライズ工程は、好ましくは、同一チャンバ又はロードロックを介した複数チャンバで行われ、常に高真空状態が保持された環境にて行われる。

その後、図８（ｃ）に示すように、最上層の配線層７０まで配線層を形成した後、外部接続・保護構造９０を形成し、図１の構造を完成させる。配線層７０といった上層の配線層は、第１の配線層３０又は第２の配線層５０と同様に形成されてもよいし、信頼性の設計マージン等に応じて、緻密層（４１−２ａ、６１−２ａ）の形成処理を用いずに形成されてもよい。また、外部接続・保護構造９０は、当業者に知られた如何なる方法によって形成されてもよい。

図９は、ライン／スペース＝７０／７０ｎｍの櫛歯パターンの銅配線を有する半導体装置についての、ＴＤＤＢ加速試験（１５０℃、電圧３０Ｖ）の結果の一例を示している。図９は、異なる条件（１）−（３）で製造した半導体装置の試験結果を示している。（１）は、上述の実施形態に従って、第１／２／３のバリアメタル膜としてＰＶＤ法によるＴａＮ／Ｔａ／Ｒｕ膜を有し、且つＴａ膜表面にＮＨ_３及びＳｉＨ_４を含むクラスタイオン照射による緻密化処理を行ったものである。（２）は、参考例としての、バリアメタル層としてＰＶＤ法によるＴａＮ／Ｔａ膜のみを有し、且つＴａ膜表面に緻密化処理を行わなかったものである。（３）は、やはり参考例としての、バリアメタル層としてＰＶＤ法によるＴａＮ／Ｔａ／Ｒｕ膜を有するが、Ｔａ膜表面に緻密化処理を行わなかったものである。図９に示されるように、Ｒｕ成膜前に緻密化処理を行ったもの（１）は、Ｒｕ膜及び緻密化処理のないもの（２）と同等のＴＤＤＢ寿命を示した。一方、Ｒｕ成膜前に緻密化処理を行わなかったもの（３）は、（１）や（２）と比較して、数桁低いＴＤＤＢ寿命を示した。

さらに、図１０に示す配線パターンを用い、上記の条件（１）、（２）で製造した半導体装置のＥＭ加速試験（３００℃、０．２ｍＡ）を行った。１層目のＣｕ配線及び２層目のＣｕ配線を何れも幅７０ｎｍ、厚さ１００ｎｍ、長さ２００μｍに形成し、直径７０ｎｍ、高さ１００μｍのビアで接続した。その試験結果の一例を図１１に示す。Ｒｕ成膜前に緻密化処理を行ったもの（１）は、Ｒｕ膜及び緻密化処理のないもの（２）と比較して、ＥＭ寿命が向上されることが見て取れる。

図９及び図１１の試験結果は、Ｒｕ膜の追加によるＣｕ膜とバリアメタル層との界面における密着性の向上と、Ｔａ膜表面の緻密化によるバリア性の向上とにより、配線層のＴＤＤＢ寿命とＥＭ寿命との双方を両立し得る半導体装置が得られることを示している。

以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。例えば、図４−８を参照して説明したダマシンプロセス等において、当業者に知られた種々の変更を加えることが可能である。

以上の説明に関し、更に以下の付記を開示する。
（付記１）
半導体基板上に形成され、配線溝を有する絶縁膜と、前記配線溝の内面に形成されたバリアメタル層と、前記バリアメタル層を介して前記配線溝内に形成された銅配線とを有し、
前記バリアメタル層は、前記配線溝の内壁面側から順に第１のバリアメタル膜、第２のバリアメタル膜及び第３のバリアメタル膜を有し、
前記第２のバリアメタル膜は、前記第３のバリアメタル膜側の表面部分においてその他の部分より高い密度を有し、
前記第３のバリアメタル膜は、前記第２のバリアメタル膜と比較して、銅との密着性が高い材料を有する、
半導体装置。
（付記２）
前記第１のバリアメタル膜は窒化された金属膜であり、前記第２のバリアメタル膜は金属膜である、付記１に記載の半導体装置。
（付記３）
前記第１のバリアメタル膜は、前記第２のバリアメタル膜が有する金属の窒化物を有する、付記２に記載の半導体装置。
（付記４）
前記第３のバリアメタル膜は、ルテニウム、イリジウム、オスミウム及びコバルトからなる群から選択された１つを有する、付記１乃至３の何れか一に記載の半導体装置。
（付記５）
前記第２のバリアメタル膜は、前記表面部分においてその他の部分より１．２倍から２倍高い密度を有する、付記１乃至４の何れか一に記載の半導体装置。
（付記６）
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜内に配線溝を形成する工程と、
前記配線溝の内面にバリアメタル層を形成する工程と、
前記バリアメタル層を介して前記配線溝を銅で充填する工程とを有し、
前記バリアメタル層を形成する工程は、
前記配線溝の内面に沿って第１のバリアメタル膜及び第２のバリアメタル膜を順に成膜する工程と、
前記第２のバリアメタル膜にクラスタイオンビームを照射する工程と、
前記照射後、前記第２のバリアメタル膜上に、銅との密着性が前記第１及び第２のバリアメタル膜より高い第３のバリアメタル膜を成膜する工程と
を有する、
半導体装置の製造方法。
（付記７）
前記クラスタイオンビームを照射する工程は、前記第２のバリアメタル膜の表面を１ｎｍ未満の厚さだけ緻密化する、付記６に記載の半導体装置の製造方法。
（付記８）
前記クラスタイオンビームは、ＳｉＨ_４、ＮＨ_３、Ｎ_２、Ａｒ、Ｏ_２、ＮＦ_２、ＣＦ_４、Ｂ_２Ｈ_６、ＰＨ_３、ＡｓＨｓ、ＧｅＨ_４、ＣＨ_４、Ｂ_２Ｈ_６及びＳＦ_６からなる群から選択された少なくとも１つのガスから形成される、付記６又は７に記載の半導体装置の製造方法。
（付記９）
前記クラスタイオンビームを照射する工程の後に、前記第２のバリアメタル膜に表面還元処理を行う工程を更に有する付記６乃至８の何れか一に記載の半導体装置の製造方法。
（付記１０）
前記第３のバリアメタル膜を成膜する工程はＰＶＤ法により行われる、付記６乃至９の何れか一に記載の半導体装置の製造方法。

１０ 半導体装置
２０ 半導体基板
２２ 半導体素子
２３、３２、５２、５４、７２、９２ 層間絶縁膜
２４Ｓ、２４Ｄ、９３ 導電性プラグ
３０、５０、７０ 配線層
３１、５１、７１、９１ エッチングストッパ膜（絶縁膜）
３５、５５ キャップ膜（絶縁膜）
３７、５９ 配線溝
４０、６０、８０ 配線
４１、６１、８１ バリアメタル層
４１−１、６１−１ 第１のバリアメタル膜
４１−２、６１−２ 第２のバリアメタル膜
４１−２ａ、６１−２ａ 第２のバリアメタル膜の緻密層
４１−３、６１−３ 第３のバリアメタル膜
４３、６３、８３ 金属配線膜
４３ａ シード層
４７、６７、６９ メタルハードマスク
５３ ミドルストッパ膜（絶縁膜）
５７、５７’ ビアホール
５８ 樹脂
６５ 金属ビア
９０ 外部接続・保護構造

Claims (5)

1. 半導体基板上に形成され、配線溝を有する絶縁膜と、前記配線溝の内面に形成されたバリアメタル層と、前記バリアメタル層を介して前記配線溝内に形成された銅配線とを有し、
   前記バリアメタル層は、前記配線溝の内壁面側から順に第１のバリアメタル膜、第２のバリアメタル膜及び第３のバリアメタル膜を有し、
   前記第２のバリアメタル膜は、前記第３のバリアメタル膜側の表面部分においてその他の部分より高い密度を有し、
   前記第３のバリアメタル膜は、前記第２のバリアメタル膜と比較して、銅との密着性が高い材料を有する、
   半導体装置。
2. 前記第１のバリアメタル膜は、前記第２のバリアメタル膜が有する金属の窒化物を有する、請求項１に記載の半導体装置。
3. 前記第３のバリアメタル膜は、ルテニウム、イリジウム、オスミウム及びコバルトからなる群から選択された１つを有する、請求項１又は２に記載の半導体装置。
4. 半導体基板上に絶縁膜を形成する工程と、
   前記絶縁膜内に配線溝を形成する工程と、
   前記配線溝の内面にバリアメタル層を形成する工程と、
   前記バリアメタル層を介して前記配線溝を銅で充填する工程とを有し、
   前記バリアメタル層を形成する工程は、
   前記配線溝の内面に沿って第１のバリアメタル膜及び第２のバリアメタル膜を順に成膜する工程と、
   前記第２のバリアメタル膜にクラスタイオンビームを照射する工程と、
   前記照射後、前記第２のバリアメタル膜上に、銅との密着性が前記第１及び第２のバリアメタル膜より高い第３のバリアメタル膜を成膜する工程と
   を有する、
   半導体装置の製造方法。
5. 前記クラスタイオンビームを照射する工程の後に、前記第２のバリアメタル膜に表面還元処理を行う工程を更に有する請求項４に記載の半導体装置の製造方法。