CN109037445A - Mim电容器及其制造方法 - Google Patents

Mim电容器及其制造方法 Download PDF

Info

Publication number
CN109037445A
CN109037445A CN201810862733.4A CN201810862733A CN109037445A CN 109037445 A CN109037445 A CN 109037445A CN 201810862733 A CN201810862733 A CN 201810862733A CN 109037445 A CN109037445 A CN 109037445A
Authority
CN
China
Prior art keywords
aluminum metal
metal layer
metal film
layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810862733.4A
Other languages
English (en)
Inventor
杨鸣鹤
金子貴昭
黄晓橹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201810862733.4A priority Critical patent/CN109037445A/zh
Publication of CN109037445A publication Critical patent/CN109037445A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种MIM电容器及其制造方法，所述方法包括：提供半导体衬底，并在所述半导体衬底的表面形成下极板铜金属层；在所述下极板铜金属层的表面形成第一铝金属薄膜；在所述第一铝金属薄膜的表面形成氧化铝介质层；在所述氧化铝介质层的表面形成第二铝金属薄膜；在所述第二铝金属薄膜的表面形成上极板铜金属层。本发明方案可以提高铜金属层的导电性能，有助于提高MIM电容器的品质。

Description

MIM电容器及其制造方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种MIM电容器及其制造方法。
背景技术
随着半导体器件集成度的提高，对电容器要求越来越趋于高电容密度化，尤其是射频(RF)以及模拟/混合信号(AMS)集成电路器件，对电容密度的要求更高。
在现有技术中，高介电常数金属-绝缘体-金属(Metal-Insulator-Metal，MIM)电容器得到了广泛的研究。具体而言，MIM电容器的电阻率较小，具有内部耗尽、电容较大、寄生电容较小等优点。
目前，通常在后段工艺(BEOL)中，形成铜互连结构时形成MIM电容器，所述MIM电容器的上下极板即为铜互连结构中相邻的铜金属层，所述MIM电容器的介质层的材料通常采用氧化铝。然而在现有工艺中，铜金属层的导电性能有待提高。
亟需一种MIM电容器的制造方法，可以提高铜金属层的导电性能，有助于提高MIM电容器的品质。
发明内容
本发明解决的技术问题是提供一种MIM电容器及其制造方法，可以提高铜金属层的导电性能，有助于提高MIM电容器的品质。
为解决上述技术问题，本发明实施例提供一种MIM电容器的制造方法，包括：提供半导体衬底，并在所述半导体衬底的表面形成下极板铜金属层；在所述下极板铜金属层的表面形成第一铝金属薄膜；在所述第一铝金属薄膜的表面形成氧化铝介质层；在所述氧化铝介质层的表面形成第二铝金属薄膜；在所述第二铝金属薄膜的表面形成上极板铜金属层。
可选的，所述MIM电容器的制造方法还包括：采用退火工艺，对所述半导体衬底进行退火。
可选的，所述退火工艺的工艺参数选自以下一项或多项：退火温度为200摄氏度至400摄氏度；退火时长为120s至180s。
可选的，在所述下极板铜金属层的表面形成第一铝金属薄膜包括：在所述下极板铜金属层的表面形成第一铝金属层；平坦化所述第一铝金属层，以形成第一预设厚度的第一铝金属薄膜。
可选的，所述第一预设厚度与所述下极板铜金属层的含氧量具有正比例关系。
可选的，在所述氧化铝介质层的表面形成第二铝金属薄膜包括：在所述氧化铝介质层的表面形成第二铝金属层；平坦化所述第二铝金属层，以形成第二预设厚度的第二铝金属薄膜。
可选的，所述第二预设厚度与所述上极板铜金属层的含氧量具有正比例关系。
为解决上述技术问题，本发明实施例提供一种MIM电容器，包括：半导体衬底；下极板铜金属层，位于所述半导体衬底的表面；第一铝金属薄膜，位于所述下极板铜金属层的表面；氧化铝介质层，位于所述第一铝金属薄膜的表面；第二铝金属薄膜，位于所述氧化铝介质层的表面；上极板铜金属层，位于所述第二铝金属薄膜的表面。
可选的，所述第一铝金属薄膜的厚度为第一预设厚度，且所述第一预设厚度与所述下极板铜金属层的含氧量具有正比例关系。
可选的，所述第二铝金属薄膜的厚度为第二预设厚度，且所述第二预设厚度与所述上极板铜金属层的含氧量具有正比例关系。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供半导体衬底，并在所述半导体衬底的表面形成下极板铜金属层；在所述下极板铜金属层的表面形成第一铝金属薄膜；在所述第一铝金属薄膜的表面形成氧化铝介质层；在所述氧化铝介质层的表面形成第二铝金属薄膜；在所述第二铝金属薄膜的表面形成上极板铜金属层。采用上述方案，通过在下极板铜金属层的表面先形成第一铝金属薄膜，然后再形成氧化铝介质层，以及在氧化铝介质层的表面先形成第二铝金属薄膜，然后再形成第二铝金属薄膜，可以在MIM电容器的金属-介质层之间均增加铝金属薄膜，从而利用在铝金属薄膜与铜金属层的接触面的位置，由于吉布斯自由能的原因，铜金属层中的氧离子更容易与铝金属薄膜中的铝离子发生反应，形成氧化铝，从而可以抢夺铜金属层中的氧离子，减少Cu2O的形成，增加铜金属层中Cu的纯度，从而提高铜金属层的导电性能，有助于提高MIM电容器的品质。
进一步，在本发明实施例中，通过采用退火工艺，对所述半导体衬底进行退火，可以在高温环境下提高铝金属薄膜抢夺铜金属层中的氧离子的效率，进一步减少Cu2O的形成，增加Cu金属的纯度，从而提高铜金属层的导电性能。
进一步，在本发明实施例中，通过设置所述第一预设厚度与所述下极板铜金属层的含氧量具有正比例关系，可以根据下极板铜金属层的含氧量，通过设置适当厚度的第一铝金属薄膜，使得第一铝金属薄膜全部转化为氧化铝，从而避免第一铝金属薄膜对MIM电容器的影响。
附图说明
图1是本发明实施例中一种MIM电容器的制造方法的流程图；
图2至图9是本发明实施例中另一种MIM电容器的制造方法中各步骤对应的器件剖面结构示意图；
图10为本发明实施例中吉布斯自由能的原理示意图。
具体实施方式
在现有技术中，MIM电容器通常在后段工艺形成铜互连结构时形成。铜互连结构可以形成在MIM电容器周围，其中上层铜互连层和下层铜互连层可以经由导电插塞(Plug)彼此相连，并且MIM电容器也可以经由导电插塞与这些金属互连层或晶体管的漏区相连。此外，通常采用大马士革工艺形成铜互连结构。其中，所述导电插塞例如可以为钨塞。
本发明的发明人经过研究发现，在现有技术中，由于铜金属层内往往含有大量的氧离子，生成氧化亚铜(Cu2O)，降低了铜金属层的导电性能，导致MIM电容器的品质下降。
在本发明实施例中，提供半导体衬底，并在所述半导体衬底的表面形成下极板铜金属层；在所述下极板铜金属层的表面形成第一铝金属薄膜；在所述第一铝金属薄膜的表面形成氧化铝介质层；在所述氧化铝介质层的表面形成第二铝金属薄膜；在所述第二铝金属薄膜的表面形成上极板铜金属层。采用上述方案，通过在下极板铜金属层的表面先形成第一铝金属薄膜，然后再形成氧化铝介质层，以及在氧化铝介质层的表面先形成第二铝金属薄膜，然后再形成第二铝金属薄膜，可以在MIM电容器的金属-介质层之间均增加铝金属薄膜，从而利用在铝金属薄膜与铜金属层的接触面的位置，由于吉布斯自由能的原因，铜金属层中的氧离子更容易与铝金属薄膜中的铝离子发生反应，形成氧化铝，从而可以抢夺铜金属层中的氧离子，减少Cu2O的形成，增加铜金属层中Cu的纯度，从而提高铜金属层的导电性能，有助于提高MIM电容器的品质。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图1，图1是本发明实施例中一种MIM电容器的制造方法的流程图。所述MIM电容器的制造方法可以包括步骤S11至步骤S15：
步骤S11：提供半导体衬底，并在所述半导体衬底的表面形成下极板铜金属层；
步骤S12：在所述下极板铜金属层的表面形成第一铝金属薄膜；
步骤S13：在所述第一铝金属薄膜的表面形成氧化铝介质层；
步骤S14：在所述氧化铝介质层的表面形成第二铝金属薄膜；
步骤S15：在所述第二铝金属薄膜的表面形成上极板铜金属层。
下面结合图2至图9对上述各个步骤进行说明。
图2至图9是本发明实施例中另一种MIM电容器的制造方法中各步骤对应的器件剖面结构示意图。
参照图2，提供半导体衬底100，并在所述半导体衬底100的表面形成下极板铜金属层110，在所述下极板铜金属层110的表面形成第一铝金属层121。
在具体实施中，所述半导体衬底100可以为硅衬底，或者所述半导体衬底100的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等适当的应用于图像传感器的材料，所述半导体衬底100还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。
可以理解的是，所述半导体衬底100可以制备有半导体器件(例如为逻辑器件、像素器件)，在所述半导体衬底100的上方形成金属互连结构时，形成所述MIM电容器。
具体地，可以在所述半导体衬底100的表面形成金属互连结构的第一介质层102，进而刻蚀所述第一介质层102，以形成金属沟槽，进而在所述金属沟槽内填充金属铜，并采用平坦化工艺形成所述下极板铜金属层110。
其中，所述第一介质层102的材料可以为氧化硅或氮化硅，其中，所述氧化硅例如可以为SiO2，所述氮化硅例如可以为Si3N4。优选地，可以采用氧化硅作为所述第一介质层102。
在具体实施中，可以采用物理气相沉积(Physical Vapor Deposition，PVD)工艺，在所述下极板铜金属层110的表面形成第一铝金属层121。具体地，在真空条件下，采用低电压、大电流的电弧放电技术，利用气体放电使铝质靶材蒸发并使被蒸发的金属铝与气体发生电离，进而利用电场的加速作用，在所述下极板铜金属层110的表面沉积第一铝金属层121。
参照图3，平坦化所述第一铝金属层121，以形成第一预设厚度的第一铝金属薄膜120。
在具体实施中，需要形成较薄的第一铝金属薄膜120，以使得在抢夺所述下极板铜金属层110中的氧离子之后，尽可能使第一铝金属薄膜120中的铝(Al)均反应为氧化铝(Al2O3)，如果第一铝金属薄膜120过厚，则容易残留过多的Al，影响所述MIM电容器的性能。
具体地，为了形成较薄的第一铝金属薄膜120，可以采用平坦化工艺(ChemicalMechanical polishing，CMP)，对所述第一铝金属层121进行处理，以形成第一预设厚度的第一铝金属薄膜120，其中，所述平坦化工艺又称为化学机械研磨。
进一步地，所述第一预设厚度与所述下极板铜金属层110的含氧量具有正比例关系。
具体地，如果所述下极板铜金属层110的含氧量较高，则需要厚度较大的第一铝金属薄膜120抢夺所述下极板铜金属层110中的氧离子；所述下极板铜金属层110的含氧量越低，则需要厚度较小的第一铝金属薄膜120抢夺所述下极板铜金属层110中的氧离子。
在本发明实施例的一种具体实施方式中，可以采用控片(Monitor wafer)，以破坏性方式对所述下极板铜金属层110中的氧离子进行检测，例如采用透射电子显微镜(Transmission electron microscope，TEM)测量确定。
需要说明的是，在本发明实施例中，还可以采用其他常规方法对所述下极板铜金属层110中的氧离子进行检测，对具体检测方法不作限制。
在本发明实施例中，通过设置所述第一预设厚度与所述下极板铜金属层110的含氧量具有正比例关系，可以根据下极板铜金属层110的含氧量，通过设置适当厚度的第一铝金属薄膜，使得第一铝金属薄膜全部转化为氧化铝，从而避免第一铝金属薄膜对MIM电容器的影响。
参照图4，在所述第一铝金属薄膜120的表面形成氧化铝介质层130，在所述氧化铝介质层130的表面形成第二铝金属薄膜140。
具体地，可以采用化学气相沉积(Chemical Vapor Deposition，CVD)形成所述氧化铝介质层130，还可以采用其他常规方式，在本发明实施例中，对具体形成方法不作限制。
进一步地，在所述氧化铝介质层130的表面形成第二铝金属薄膜140的步骤可以包括：在所述氧化铝介质层130的表面形成第二铝金属层(图未示)；平坦化所述第二铝金属层，以形成第二预设厚度的第二铝金属薄膜140。
在具体实施中，需要形成较薄的第二铝金属薄膜140，以使得在抢夺后续形成的上极板铜金属层中的氧离子之后，尽可能使第二铝金属薄膜140中的Al均反应为Al2O3，如果第二铝金属薄膜140过厚，则容易残留过多的Al，影响所述MIM电容器的性能。
具体地，为了形成较薄的第二铝金属薄膜140，可以采用平坦化工艺对所述第二铝金属层进行处理，以形成第二预设厚度的第二铝金属薄膜140。
更进一步地，所述第二预设厚度与所述上极板铜金属层的含氧量具有正比例关系。
在本发明实施例中，可以采用控片，以破坏性方式对所述上极板铜金属层中的氧离子进行检测，例如采用TEM测量确定，还可以采用其他常规方法对所述上极板铜金属层中的氧离子进行检测。
在本发明实施例中，通过设置所述第二预设厚度与所述上极板铜金属层的含氧量具有正比例关系，可以根据上极板铜金属层的含氧量，通过设置适当厚度的第二铝金属薄膜，使得第二铝金属薄膜全部转化为氧化铝，从而避免第二铝金属薄膜对MIM电容器的影响。
参照图5，在第二铝金属薄膜140的表面形成图形化的掩膜160，以所述图形化的掩膜层160为掩膜刻蚀所述第二铝金属薄膜140、氧化铝介质层130以及第一铝金属薄膜120的堆叠层，然后去除所述掩膜层160。
参照图6，形成覆盖所述第二铝金属薄膜140、氧化铝介质层130以及第一铝金属薄膜120的介质层150。
所述介质层150的材料可以为氧化硅或氮化硅，其中，所述氧化硅例如可以为SiO2，所述氮化硅例如可以为Si3N4。优选地，与所述第一介质层102不同的材料作为所述介质层150。例如当所述第一介质层102为氧化硅时，所述介质层150可以为氮化硅。
在本发明实施例中，由于所述介质层150与第一介质层102采用不同的材料，具有不同的刻蚀选择比，因此在介质层150的制造工艺中不容易对第一介质层102产生影响。
具体地，所述介质层150可以对所述第二铝金属薄膜140、氧化铝介质层130以及第一铝金属薄膜120的堆叠层进行保护，尤其在后续制程中可以对所述堆叠层的侧壁进行保护。
参照图7，在所述介质层150的表面形成第二介质层104，所述第二介质层104。
进一步地，其中，所述第二介质层104的材料可以为氧化硅或氮化硅，其中，所述氧化硅例如可以为SiO2，所述氮化硅例如可以为Si3N4。优选地，可以采用氧化硅作为所述第二介质层104。
参照图8，对所述介质层150以及第二介质层104进行刻蚀，暴露出第二铝金属薄膜140的顶部表面。
在具体实施中，可以采用氢氟酸(DHF)去除氧化硅，或者采用磷酸(H3PO4)去除氮化硅。
需要指出的是，在本发明实施例中，对所述介质层150以及第二介质层104进行刻蚀的具体工艺不作限制。
参照图9，在所述第二铝金属薄膜140的表面形成上极板铜金属层170。
在具体实施中，可以通过填充金属铜，并采用平坦化工艺形成所述上极板铜金属层170。从而使下极板铜金属层110、第一铝金属薄膜120、氧化铝介质层130、第二铝金属薄膜140以及上极板铜金属层170形成MIM电容器。
具体地，由于吉布斯自由能的原因，铜金属层中的氧离子更容易与铝金属薄膜中的铝离子发生反应，形成氧化铝，从而可以抢夺铜金属层中的氧离子，减少Cu2O的形成，增加Cu金属的纯度，从而提高铜金属层的导电性能。
参照图10，图10为本发明实施例中吉布斯自由能的原理示意图，吉布斯自由能小于零，反应自发进行，相比于钽(Ta)以及Cu，Al更易于抢夺氧离子，而且相比于抢夺Ta中的氧离子，Al更易于抢夺Cu中的氧离子，也即Cu2O中的氧离子更容易被Al置换，即与Al发生反应。
继续参照图9，进一步地，所述MIM电容器的制造方法还可以包括：采用退火工艺，对所述半导体衬底100进行退火。
其中，由于所述半导体衬底100的表面具有MIM电容器，因此对所述半导体衬底100进行退火，也即对半导体衬底100以及MIM电容器进行退火。
需要指出的是，在本发明实施例中，对所述半导体衬底100进行退火的步骤可以设置在多个步骤之后。
在本发明实施例的一种具体实施方式中，可以在所述下极板铜金属层110的表面形成第一铝金属薄膜120之后，对第一铝金属薄膜120进行第一次退火，然后在所述氧化铝介质层130的表面形成第二铝金属薄膜140之后，对第二铝金属薄膜140再进行第二次退火。
在本发明实施例的另一种具体实施方式中，可以在所述氧化铝介质层130的表面形成第二铝金属薄膜140之后，对第一铝金属薄膜120、氧化铝介质层130以及第二铝金属薄膜140的堆叠层进行退火。
在本发明实施例的又一种具体实施方式中，可以在所述第二铝金属薄膜140的表面形成上极板铜金属层170之后，对半导体衬底100以及MIM电容器进行退火。
在本发明实施例的一种优选实施方式中，所述退火工艺可以复用形成第二介质层104时的高温工艺，实现退火。具体而言，在形成第二介质层104时，采用化学气相沉积工艺，反应温度较高(例如为300摄氏度至400摄氏度)，可以实现与所述退火工艺相近的效果，也即使Al抢夺Cu中的氧离子。
对于额外添加的退火工艺，所述退火工艺的工艺参数可以选自以下一项或多项：
退火温度为200摄氏度至400摄氏度；
退火时长为120s至180s。
需要指出的是，退火温度不应当过高，否则容易影响已形成的半导体器件的性能；退火温度不应当过低，否则铝金属薄膜不易抢夺铜金属层中的氧离子，导致铜金属层的导电性能改善不足。
作为一个非限制性的例子，所述退火温度可以为200摄氏度至400摄氏度。优选地，可以设置为300摄氏度至400摄氏度。
需要指出的是，退火时长不应当过大，否则容易影响已形成的半导体器件的性能；退火时长不应当过小，否则铝金属薄膜不易抢夺铜金属层中的氧离子，导致铜金属层的导电性能改善不足。
作为一个非限制性的例子，所述退火时长可以为120s至180s。优选地，可以设置为150s。
在本发明实施例中，通过采用退火工艺，对所述半导体衬底进行退火，可以在高温环境下提高铝金属薄膜抢夺铜金属层中的氧离子的效率，进一步减少Cu2O的形成，增加Cu金属的纯度，从而提高铜金属层的导电性能。
在本发明实施例中，通过在MIM电容器的金属-介质层之间均增加铝金属薄膜，可以利用在铝金属薄膜与铜金属层的接触面的位置，由于吉布斯自由能的原因，铜金属层中的氧离子更容易与铝金属薄膜中的铝离子发生反应，形成氧化铝，从而可以抢夺铜金属层中的氧离子，减少Cu2O的形成，增加铜金属层中Cu的纯度，从而提高铜金属层的导电性能，有助于提高MIM电容器的品质。
在本发明实施例中，还提供一种MIM电容器，参照图9，所述MIM电容器可以包括：半导体衬底100；下极板铜金属层110，位于所述半导体衬底100的表面；第一铝金属薄膜120，位于所述下极板铜金属层110的表面；氧化铝介质层130，位于所述第一铝金属薄膜120的表面；第二铝金属薄膜140，位于所述氧化铝介质层130的表面；上极板铜金属层170，位于所述第二铝金属薄膜140的表面。
进一步地，所述第一铝金属薄膜120的厚度为第一预设厚度，且所述第一预设厚度与所述下极板铜金属层110的含氧量具有正比例关系。
进一步地，所述第二铝金属薄膜140的厚度为第二预设厚度，且所述第二预设厚度与所述上极板铜金属层170的含氧量具有正比例关系。
关于该MIM电容器的原理、具体实现和有益效果请参照前文及图1至图10示出的关于MIM电容器的制造方法的相关描述，此处不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种MIM电容器的制造方法，其特征在于，包括：
提供半导体衬底，并在所述半导体衬底的表面形成下极板铜金属层；
在所述下极板铜金属层的表面形成第一铝金属薄膜；
在所述第一铝金属薄膜的表面形成氧化铝介质层；
在所述氧化铝介质层的表面形成第二铝金属薄膜；
在所述第二铝金属薄膜的表面形成上极板铜金属层。
2.根据权利要求1所述的MIM电容器的制造方法，其特征在于，还包括：
采用退火工艺，对所述半导体衬底进行退火。
3.根据权利要求2所述的MIM电容器的制造方法，其特征在于，所述退火工艺的工艺参数选自以下一项或多项：
退火温度为200摄氏度至400摄氏度；
退火时长为120s至180s。
4.根据权利要求1所述的MIM电容器的制造方法，其特征在于，在所述下极板铜金属层的表面形成第一铝金属薄膜包括：
在所述下极板铜金属层的表面形成第一铝金属层；
平坦化所述第一铝金属层，以形成第一预设厚度的第一铝金属薄膜。
5.根据权利要求4所述的MIM电容器的制造方法，其特征在于，所述第一预设厚度与所述下极板铜金属层的含氧量具有正比例关系。
6.根据权利要求1所述的MIM电容器的制造方法，其特征在于，在所述氧化铝介质层的表面形成第二铝金属薄膜包括：
在所述氧化铝介质层的表面形成第二铝金属层；
平坦化所述第二铝金属层，以形成第二预设厚度的第二铝金属薄膜。
7.根据权利要求6所述的MIM电容器的制造方法，其特征在于，所述第二预设厚度与所述上极板铜金属层的含氧量具有正比例关系。
8.一种MIM电容器，其特征在于，包括：
半导体衬底；
下极板铜金属层，位于所述半导体衬底的表面；
第一铝金属薄膜，位于所述下极板铜金属层的表面；
氧化铝介质层，位于所述第一铝金属薄膜的表面；
第二铝金属薄膜，位于所述氧化铝介质层的表面；
上极板铜金属层，位于所述第二铝金属薄膜的表面。
9.根据权利要求8所述的MIM电容器，其特征在于，所述第一铝金属薄膜的厚度为第一预设厚度，且所述第一预设厚度与所述下极板铜金属层的含氧量具有正比例关系。
10.根据权利要求8所述的MIM电容器，其特征在于，所述第二铝金属薄膜的厚度为第二预设厚度，且所述第二预设厚度与所述上极板铜金属层的含氧量具有正比例关系。
CN201810862733.4A 2018-08-01 2018-08-01 Mim电容器及其制造方法 Pending CN109037445A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810862733.4A CN109037445A (zh) 2018-08-01 2018-08-01 Mim电容器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810862733.4A CN109037445A (zh) 2018-08-01 2018-08-01 Mim电容器及其制造方法

Publications (1)

Publication Number Publication Date
CN109037445A true CN109037445A (zh) 2018-12-18

Family

ID=64647376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810862733.4A Pending CN109037445A (zh) 2018-08-01 2018-08-01 Mim电容器及其制造方法

Country Status (1)

Country Link
CN (1) CN109037445A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321112A (ja) * 1994-05-24 1995-12-08 Lg Semicon Co Ltd 半導体素子の金属配線形成方法
CN1639861A (zh) * 2001-08-29 2005-07-13 自由度半导体公司 用于制作mim电容器的方法
US20080061399A1 (en) * 2006-09-11 2008-03-13 Oki Electric Industry Co., Ltd. Semiconductor device and method for fabricating the same
US20100193953A1 (en) * 2005-06-22 2010-08-05 Nec Corporation Semiconductor device and method for manufacturing same
CN102347440A (zh) * 2010-08-02 2012-02-08 复旦大学 一种电阻型存储器及其制备方法
US20150155485A1 (en) * 2013-03-15 2015-06-04 Intermolecular Inc. Nonvolatile resistive memory element with an oxygen-gettering layer
US20160111638A1 (en) * 2013-06-27 2016-04-21 Nec Corporation Switching element, switching element manufacturing method, semiconductor device, and semiconductor device manufacturing method
CN106449372A (zh) * 2016-11-28 2017-02-22 南通沃特光电科技有限公司 一种mim电容器结构的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321112A (ja) * 1994-05-24 1995-12-08 Lg Semicon Co Ltd 半導体素子の金属配線形成方法
CN1639861A (zh) * 2001-08-29 2005-07-13 自由度半导体公司 用于制作mim电容器的方法
US20100193953A1 (en) * 2005-06-22 2010-08-05 Nec Corporation Semiconductor device and method for manufacturing same
US20110068472A1 (en) * 2005-06-22 2011-03-24 Nec Corporation Semiconductor device
US20080061399A1 (en) * 2006-09-11 2008-03-13 Oki Electric Industry Co., Ltd. Semiconductor device and method for fabricating the same
CN102347440A (zh) * 2010-08-02 2012-02-08 复旦大学 一种电阻型存储器及其制备方法
US20150155485A1 (en) * 2013-03-15 2015-06-04 Intermolecular Inc. Nonvolatile resistive memory element with an oxygen-gettering layer
US20160111638A1 (en) * 2013-06-27 2016-04-21 Nec Corporation Switching element, switching element manufacturing method, semiconductor device, and semiconductor device manufacturing method
CN106449372A (zh) * 2016-11-28 2017-02-22 南通沃特光电科技有限公司 一种mim电容器结构的制造方法

Similar Documents

Publication Publication Date Title
US7741222B2 (en) Etch stop structure and method of manufacture, and semiconductor device and method of manufacture
US6022802A (en) Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
US10985058B2 (en) Semiconductor device and formation thereof
CN107665860B (zh) 具有界面衬里的ic结构及其形成方法
CN107026195A (zh) 半导体装置与其形成方法
CN109585296A (zh) 半导体装置的形成方法
JP2003338542A (ja) コンタクト抵抗を減少させたコンタクトプラグ形成方法
JP2002530881A (ja) 有機含有材料の２つの層を有する電子装置を製造する方法
US20190148242A1 (en) Forming single diffusion break and end isolation region after metal gate replacement, and related structure
JP2011091242A (ja) 半導体装置の製造方法
US8110861B1 (en) MIM capacitor high-k dielectric for increased capacitance density
KR20190040061A (ko) 초전도체 디바이스 상호연결
CN116013850A (zh) 一种半导体结构及其制造方法
CN101604660A (zh) 台型半导体装置及其制造方法
US10229967B2 (en) High-density MIM capacitors
TW201351503A (zh) 用於低蝕刻速率硬遮罩膜之具有氧摻雜之ｐｖｄ氮化鋁膜
CN109037445A (zh) Mim电容器及其制造方法
TWI377664B (en) Method and structure for creation of a metal insulator metal capacitor
US20110073990A1 (en) Capacitor and Method for Making Same
CN109346399B (zh) 金属层间介质膜层的形成方法
US11081542B2 (en) Buried MIM capacitor structure with landing pads
TW200845390A (en) Semiconductor structure including stepped source/drain region
TWI455189B (zh) 形成具有一金屬電極之半導體裝置的技術及該半導體裝置之結構
KR100827521B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
WO2018065833A1 (en) Superconducting electronic integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181218