JP2003338542A - コンタクト抵抗を減少させたコンタクトプラグ形成方法 - Google Patents

コンタクト抵抗を減少させたコンタクトプラグ形成方法

Info

Publication number
JP2003338542A
JP2003338542A JP2002380830A JP2002380830A JP2003338542A JP 2003338542 A JP2003338542 A JP 2003338542A JP 2002380830 A JP2002380830 A JP 2002380830A JP 2002380830 A JP2002380830 A JP 2002380830A JP 2003338542 A JP2003338542 A JP 2003338542A
Authority
JP
Japan
Prior art keywords
contact
forming
contact hole
polysilicon
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002380830A
Other languages
English (en)
Other versions
JP4057906B2 (ja
Inventor
Hai-Won Kim
海 元 金
Su-Jin Chae
洙 振 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003338542A publication Critical patent/JP2003338542A/ja
Application granted granted Critical
Publication of JP4057906B2 publication Critical patent/JP4057906B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

(57)【要約】 （修正有） 【課題】 工程の単純化をなすとともに自然酸化膜形成
を抑制してコンタクト抵抗を減少させたコンタクトプラ
グ形成方法を提供する。 【解決手段】 シリコン基板２０上に形成された層間絶
縁膜２６内に前記シリコン基板表面を露出させるコンタ
クトホールを形成するステップと、前記コンタクトホー
ル内部に形成された自然酸化膜を除去するステップと、
１０−６Ｔｏｒｒ以下の高真空第１反応器で前記コンタ
クトホール内部のシリコン基板表面に単結晶シリコン２
８をエピタキシャル成長させるステップと、第２反応器
で前記コンタクトホール内部をポリシリコン３０で埋め
込むステップとを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子のコン
タクトプラグ形成方法に関し、特に、コンタクト抵抗を
減少させたコンタクトプラグ形成方法に関する。
【０００２】
【従来の技術】一般に、半導体素子が高集積化、縮小化
及び高速化されることによって、コンタクト工程マージ
ンの確保が至急な課題となっており、また情報の迅速な
処理のため、信号伝達速度が速い素子が要求されてい
る。
【０００３】半導体素子において、下部導電層と上部導
電層とを電気的に接続させるため、コンタクトホールを
形成するが、素子の高集積化でコンタクトホールの大き
さは益々減ることによって、コンタクトホールを良好に
埋め込む方策としてランディングプラグコンタクトを形
成する方法を適用している。ランディングプラグ（ｌａ
ｎｄｉｎｇ ｐｌｕｇ）コンタクトとは、ワードライン
定義後、ビットラインコンタクトと電荷貯蔵電極コンタ
クト部分にプラグポリシリコンを形成し、ビットライン
形成後、電荷貯蔵電極を形成することであって、自己整
列コンタクト（Ｓｅｌｆ Ａｌｉｇｎｍｅｎｔ Ｃｏｎ
ｔａｃｔ：ＳＡＣ）工程の一種である。
【０００４】また、高速素子を具現させるため、ワード
ライン、ビットライン、キャパシタ、金属配線などのよ
うな半導体素子に適用される導電層を電気伝導度に優れ
た金属を用いて形成している傾向があり、現在半導体素
子は、益々微細化小型化して行く傾向にある。メモリ素
子を例に挙げると、１個のトランジスタと１個のキャパ
シタとから構成されたＤＲＡＭの場合、現在には２５６
メガ（Ｍｅｇａ）級や１ギガ（Ｍｅｇａ）級ＤＲＡＭ量
産段階に近づいている。
【０００５】このようにメモリ素子や一般論理素子の集
積度が高まっている状況において、回路線幅が０．１３
μｍ以下である高密度素子では、セルサイズが縮小する
ほど、コンタクトサイズと接合深さ（ｊｕｎｃｔｉｏｎ
ｄｅｐｔｈ）が減少するにしたがって素子の電気的な
特性確保のためのコンタクト抵抗を確保することに困難
さがある（例えば、特許文献１参照）。
【０００６】図１乃至図４は、従来のコンタクトプラグ
形成方法を説明するための図であって、これを参照して
説明すると、まず図１には、基板１０上にゲート絶縁膜
１１と、ゲート電極１２及びソース／ドレイン接合１５
とを備えるトランジスタを形成し層間絶縁膜１６を蒸着
した状態が示されている。もちろん、通常の方法通りゲ
ート電極１２の上部にはキャッピング絶縁膜１３が形成
されており、その側壁にはスペーサ絶縁膜１４が形成さ
れている。
【０００７】ゲート電極１２は、金属、ポリシリコンま
たはこれらが積層された形態の導電体、そして拡散防止
膜等から構成された通常の構造を持っており、層間絶縁
膜１６には種々の種類の酸化膜が用いられるが、たとえ
ば、ＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐｈｏｒｕｓ Ｓｉ
ｌｉｃａｔｅ Ｇｌａｓｓ）、ＳＯＧ（ＳｐｉｎＯｎ
Ｇｌａｓｓ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａ
ｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌ
ｉｃａｔｅ Ｇｌａｓｓ）などが用いられる。
【０００８】このように層間絶縁膜１６を形成した後、
化学機械研磨（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行なうか、層間絶縁
膜１６をフロー（ｆｌｏｗ）させて層間絶縁膜１６の表
面を平坦化する。
【０００９】次に、図２に示すように、コンタクトマス
ク（図示せず）を利用したエッチング工程を実行してラ
ンディングプラグコンタクトホール１７を形成する。コ
ンタクトホール形成のためのエッチング工程では、コン
タクトホールが確実に形成されて半導体基板が露出され
るように３０％程度のオーバエッチング工程を適用す
る。コンタクトホールを形成した後、コンタクトホール
内に存在する自然酸化膜を除去するための洗浄工程を実
行する。洗浄工程は、緩衝酸化膜エッチング剤（Ｂｕｆ
ｆｅｒ Ｏｘｉｄｅ Ｅｃｈａｎｔ：ＢＯＥ）、ＨＦ溶
液、またはＨＦ気体などを利用して行なう。
【００１０】次に、図３に示すように、層間絶縁膜１６
上部を含むコンタクトホール１７内部をポリシリコンで
埋め込む工程を行なう。現在、ポリシリコンプラグ工程
は、大部分バッチ（ｂａｔｃｈ）タイプの装置で実施さ
れるか、またはシングル反応室（ｓｉｎｇｌｅ ｃｈａ
ｍｂｅｒ）タイプの装置で実施される。バッチタイプの
装備を利用してコンタクトプラグを形成する場合には、
シリコン薄膜のステップカバレッジ（ｓｔｅｐ ｃｏｖ
ｅｒａｇｅ）特性は優れるが、装置構造上イン−シトゥ
（ｉｎ−ｓｉｔｕ）洗浄が不可能である。
【００１１】したがって、ポリシリコンプラグ工程が一
般的なバッチタイプの装置で実施される場合には、一度
に数百枚ずつのウェーハが装置にローディング（ｌｏａ
ｄｉｎｇ）された後、ポリシリコンを蒸着するが、この
場合、バッチタイプ装置にウェーハがローディングされ
る時間の間コンタクトホールの内部が大気に露出されて
自然酸化膜が再成長してしまうという問題があった。す
なわち、上述のように、コンタクトホールエッチング
後、ＢＯＥ、ＨＦ溶液またはＨＦ気体等で自然酸化膜を
除去する洗浄工程を実行したとしても、ウェーハをバッ
チタイプ装置にローディングする間に自然酸化膜がコン
タクトホール内部で再成長してコンタクト抵抗を増加さ
せる要因として作用する。
【００１２】このような問題点を補完するため、イン−
シトゥ洗浄機能があるシングル反応室タイプの装置をバ
ッチタイプ装置と共に利用してポリシリコンプラグ工程
に適用する方法が提案された。この方法では、ＢＯＥ、
ＨＦ、ＨＦｖａｐｏｒ等で自然酸化膜を除去する洗浄工
程の後、シングル反応室タイプ装置にウェーハを移動し
てイン−シトゥ洗浄を実施し、第１段階でシリコン薄膜
をコンタクトホール内に蒸着する。以後、バッチタイプ
装置を利用して第２段階でシリコン薄膜を蒸着してコン
タクトホールを埋め込むことによって、ポリシリコンプ
ラグ工程が行なわれる。
【００１３】上述したシングル反応室タイプ装置で行な
われるイン−シトゥ洗浄は、水素ベーキング工程または
急速熱処理を利用するが、このようなイン−シトゥ洗浄
をポリシリコンプラグ工程に適用することによって、自
然酸化膜の成長を抑制した。しかし、このように水素ベ
ーキングや急速熱処理のようなイン−シトゥ洗浄工程を
導入する場合には、自然酸化膜の成長抑制にはある程度
効果があるが、シングル反応室タイプの装置と一般的な
バッチタイプ装置を順に使用してポリシリコンを蒸着す
るべきであり、またシングル反応室タイプの装置でのイ
ン−シトゥ洗浄工程も実行するべき工程が煩雑となる問
題があった。また、イン−シトゥ洗浄に用いられる水素
ベーキングや急速熱処理は、全部高温工程であるのでト
ランジスタの特性を劣化させる可能性が非常に高いとい
う問題点があった。
【００１４】
【特許文献１】米国特許第５７４７８５６号明細書
【００１５】
【発明が解決しようとする課題】そこで、本発明は上記
従来のコンタクトプラグ形成方法における問題点に鑑み
てなされたものであって、本発明の目的は、工程の単純
化をなすとともに自然酸化膜形成を抑制してコンタクト
抵抗を減少させたコンタクトプラグ形成方法を提供する
ことにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
になされた本発明によるコンタクト抵抗を減少させたコ
ンタクトプラグ形成方法は、シリコン基板上に形成され
た層間絶縁膜内に前記シリコン基板表面を露出させるコ
ンタクトホールを形成するステップと、前記コンタクト
ホール内部に形成された自然酸化膜を除去するステップ
と、１０−６Ｔｏｒｒ以下の高真空第１反応器で前記コ
ンタクトホール内部のシリコン基板表面に単結晶シリコ
ンをエピタキシャル成長させるステップと、第２反応器
で前記コンタクトホール内部をポリシリコンで埋め込む
ステップとを含むことを特徴とする。
【００１７】本発明は、半導体製品の高密度化によるコ
ンタクトサイズの微細化によって高くなったコンタクト
抵抗を減少させたコンタクトプラグ及びその形成方法に
関するものであって、イン−シトゥ洗浄なしに高真空シ
ステム（Ｈｉｇｈ Ｖａｃｕｕｍ Ｓｙｓｔｅｍ）を利
用してコンタクトホール内部に単結晶シリコンプラグを
第１段階でエピタキシャル成長させた後、一般的なバッ
チタイプ装置を利用して第２段階でポリシリコンプラグ
を形成し、化学機械研磨またはエッチバック工程を利用
してコンタクトプラグを完成させる。
【００１８】
【発明の実施の形態】次に、本発明に係るコンタクト抵
抗を減少させたコンタクトプラグ形成方法の実施の形態
の具体例を図面を参照しながら説明する。図５乃至図８
は、本発明の一実施例に係るコンタクトプラグ形成方法
を説明するための断面面であって、以下これを参照して
説明する。コンタクトホールを形成するところまでの工
程は従来技術と同様である。
【００１９】すなわち、図５には基板２０上にゲート絶
縁膜２１、ゲート電極２２及びソース／ドレイン接合２
５を備えるトランジスタを形成し層間絶縁膜２６を蒸着
した状態が示されている。もちろん、通常の方法通りゲ
ート電極２２の上部にはキャッピング絶縁膜２３が形成
されており、その側壁にはスペーサ絶縁膜２４が形成さ
れている。スペーサ２４は、ゲート電極２２を含む半導
体基板上に窒化膜などを蒸着し全面エッチバック工程を
行なってゲート電極の側壁に形成されるが、この場合、
スペーサ形成のための全面エッチバック工程時、好まし
くは３０％程度のオーバエッチングを実行して半導体基
板２０の表面が確実に露出されるようにする。
【００２０】ゲート電極２２は、金属、ポリシリコンま
たはこれらが積層された形態の導電体、そして拡散防止
膜等から構成された通常の構造であって、層間絶縁膜２
６には、種々の種類の酸化膜が用いられ、例えば、ＢＰ
ＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃ
ａｔｅ Ｇｌａｓｓ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌ
ａｓｓ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ
Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃ
ａｔｅ Ｇｌａｓｓ）などが用いられる。このように層
間絶縁膜２６を形成した後、化学機械研磨（Ｃｈｅｍｉ
ｃａｌＭｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：Ｃ
ＭＰ）を行なうか、層間絶縁膜２６をフロー（ｆｌｏ
ｗ）させて層間絶縁膜２６の表面を平坦化する。
【００２１】次に、コンタクトマスク（図示せず）を利
用したエッチング工程を実行してランディングプラグコ
ンタクトホール２７を形成し、洗浄工程を通してコンタ
クトホール内部に形成された自然酸化膜を除去する。コ
ンタクトホール形成のためのエッチング工程では、半導
体基板の表面が確実に露出されるように、好ましく３０
％程度のオーバエッチング工程を適用する。
【００２２】コンタクトホール形成のためのエッチング
工程以後、自然酸化膜を除去するための洗浄工程が行な
われるが、本発明では水素ベーキングや急速熱処理のよ
うなイン−シトゥ洗浄工程を行なわず一般的な洗浄工程
のみを行なう。すなわち、ＢＯＥ、ＨＦ溶液またはＨＦ
気体などを利用した一般的な洗浄工程でコンタクトホー
ル内部の自然酸化膜を除去する。このようにエッチング
工程と洗浄工程が実行されたウェーハは、高真空システ
ムに移動して次の工程に用いられる。この場合、洗浄工
程後、概略２時間以内に高真空システムに移動するよう
にすれば、自然酸化膜の成長は微々たるものとなる。
【００２３】次に、図６に示すように、高真空システム
を利用してコンタクトホールの底部分に単結晶シリコン
２８をエピタキシャル成長させる。コンタクトホールの
底は、シリコン基板２０と接触される部分であるので、
単結晶シリコン２８がエピタキシャル成長されるが、コ
ンタクトホールの側壁部分は、窒化膜等より構成された
スペーサ２４と酸化膜等から構成された層間絶縁膜２６
に接しているので、単結晶シリコンではないポリシリコ
ン２９が形成される。
【００２４】高真空システムを利用する理由は、反応室
内の環境が高真空である場合、自然酸化膜の成長が抑制
され、また不純物が少ない状態で単結晶シリコンが容易
にエピタキシャル成長されるためである。本発明の実施
例では、反応室の圧力が１０ −９乃至１０−６Ｔｏｒｒ
である高真空状態を利用する。
【００２５】エピタキシャル成長された単結晶シリコン
２８は、コンタクトホールの底から５０〜２００Åの厚
さを有するように形成され、ＳｉＨ４またはＳｉ２Ｈ６
のように、Ｓｉを含むガスをソースガスと使用して５５
０〜８００℃の温度でエピタキシャル成長させる。エピ
タキシャル成長された単結晶シリコン２８は、ドープし
ない状態で使用することもでき、Ｈｅ、Ｎ２、Ａｒのよ
うな不活性気体に稀釈されたＰＨ３ガスをドーパントに
してドープすることもできる。
【００２６】本発明に用いられた高真空システムは、高
性能のポンプが付属され、反応室内の圧力が１０−６Ｔ
ｏｒｒ以下となる装置であって、シングル反応室タイプ
の装置でもよく、バッチタイプの装置でもよい。しか
し、大部分シングル反応室タイプの装置にこのようなポ
ンプが付属されて高真空システムに用いられるが、本発
明では高真空システムを高性能ポンプが付属されたシン
グルタイプの装置に限定しない。
【００２７】本発明では、高真空システム内でエピタキ
シャル成長された単結晶シリコンが自然酸化膜の成長を
抑制するので、従来のようなイン−シトゥ洗浄工程が不
要となる。すなわち、水素ベーキング工程や急速熱処理
工程が省略されてもトランジスタの特性劣化を防止で
き、また工程の煩雑化を防止できる。
【００２８】図９は、コンタクトホールの底部分に単結
晶シリコンをエピタキシャル成長させた後、コンタクト
ホールとシリコン基板の断面を撮った透過電子顕微鏡写
真であるが、図９の断面において、（１）の部分はコン
タクトホール底の上部分を示し、（２）の部分は、シリ
コン基板とコンタクトホールの底が接する部分を示し、
（３）の部分はシリコン基板部分を示す。
【００２９】図１０乃至図１２は、図９に示されている
（１）、（２）、（３）の各部分に対するＳＡＤ（Ｓｅ
ｌｅｃｔｅｄ Ａｒｅａ Ｄｉｆｆｒａｃｔｉｏｎ）パ
ターンを示す図面である。シリコン基板部分の回折パタ
ーンである図１２とコンタクトホールの底とシリコン基
板とが接する部分の回折パターンである図１１を参照す
ると、二つの回折パターン共に規則的な回折パターンを
示していることが分かる。これは、シリコン基板のシリ
コン結晶とエピタキシャル成長された単結晶シリコンが
同じ結晶方向を持っていることを示し、シリコン基板と
エピタキシャル成長された単結晶シリコンとの間に自然
酸化膜をはじめとする異質物の存在が微々たる物である
ということを意味する。
【００３０】図１０は、コンタクトホール底上部分の回
折パターンを示す図であり、エピタキシャル成長された
単結晶シリコンのみ存在するので、図１１または図１２
のように、規則的な回折パターンを示していることが分
かる。もし、コンタクトホールの側壁部分に対するＳＡ
Ｄパターンを測定すると、図１０乃至図１２に示されて
いるものとは異なって、不規則的な回折パターンを示す
だろう。これはコンタクトホールの側壁部分には、単結
晶シリコンではないポリシリコンが形成されているため
である。
【００３１】このように、半導体基板と接触するコンタ
クトホール底部分には、単結晶シリコンをエピタキシャ
ル成長させ、コンタクトホールの側壁には、ポリシリコ
ンを所定厚さに形成した後、図７に示すように、一般的
なバッチタイプ装置を利用してポリシリコンプラグ３０
を形成してコンタクトホールを埋め込む。一般的なバッ
チタイプ装置を利用してポリシリコンプラグ３０を形成
する場合には、４８０〜６２０℃の温度、０．２〜１．
５Ｔｏｒｒの圧力でシリコンを含むガスをソースガスに
して１５００〜３０００Åの厚さを有するポリシリコン
プラグ３０を形成する。
【００３２】以後、ポリシリコンプラグ３０の抵抗を下
げるため、後続ドーピング工程を行なうが、Ｈｅ、Ｎ２
またはＡｒのような不活性気体に希釈させたＰＨ３ガス
をドーパントにして、燐（Ｐ）の濃度が１．０×１０
２０〜３．０×１０２０ａｔｏｍｓ／ｃｃの濃度を有す
るようにドーピング工程を行なう。このように層間絶縁
膜２６上部とコンタクトホール内部を含む全体構造上に
ポリシリコンプラグ３０を蒸着した後、層間絶縁膜２６
の表面が露出するまで、化学機械研磨や全面エッチバッ
ク工程を行なって、図８に示すような、コンタクトプラ
グを完成する。化学機械研磨を行なう場合には、ｐＨ６
〜１１で、５０〜３００ｎｍ大きさのシリカ、アルミナ
またはセリアなどの研磨剤を用いて化学機械研磨を行な
う。
【００３３】尚、本発明は、本実施例に限られるもので
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
【００３４】
【発明の効果】上述したようになされる本発明によるコ
ンタクト抵抗を減少させたコンタクトプラグ形成方法に
よれば、工程の単純化と同時に自然酸化膜によるコンタ
クト抵抗の増加を防止してコンタクト抵抗を減少させた
コンタクトプラグを形成できるので、素子の信頼性を増
加させる効果がある。
【図面の簡単な説明】
【図１】従来のコンタクトプラグ形成方法を説明するた
めの断面図である。
【図２】従来のコンタクトプラグ形成方法を説明するた
めの断面図である。
【図３】従来のコンタクトプラグ形成方法を説明するた
めの断面図である。
【図４】従来のコンタクトプラグ形成方法を説明するた
めの断面図である。
【図５】本発明の一実施例に係るコンタクトプラグ形成
方法を説明するための断面図である。
【図６】本発明の一実施例に係るコンタクトプラグ形成
方法を説明するための断面図である。
【図７】本発明の一実施例に係るコンタクトプラグ形成
方法を説明するための断面図である。
【図８】本発明の一実施例に係るコンタクトプラグ形成
方法を説明するための断面図である。
【図９】半導体基板とコンタクトホールの断面を撮った
透過電子顕微鏡写真である。
【図１０】図３の（１）の部分のコンタクトホール底上
部分の回折パターンを示す図である。
【図１１】図３の（２）の部分のコンタクトホールの底
とシリコン基板とが接する部分の回折パターンを示す図
である。
【図１２】図３の（３）の部分のシリコン基板部分の回
折パターンを示す図である。
【符号の説明】
２０ 基板 ２１ ゲート絶縁膜 ２２ ゲート電極 ２３ キャッピング絶縁膜 ２４ スペーサ ２５ ソース／ドレイン接合 ２６ 層間絶縁膜 ２７ コンタクトホール ２８ エピタキシャル成長単結晶シリコン ２９ ポリシリコン ３０ ポリシリコンプラグ
フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 BB40 CC01 DD06 DD19 DD23 DD43 DD45 DD46 DD75 DD86 FF13 GG16 HH15 5F033 HH04 JJ03 JJ04 JJ06 KK01 LL04 NN03 NN12 NN40 PP03 PP06 PP07 PP09 QQ09 QQ20 QQ31 QQ37 QQ48 QQ59 QQ65 QQ74 QQ75 QQ94 QQ98 RR04 RR09 RR14 RR15 SS13 TT08 WW02 WW03 WW04 WW05 XX01 XX09 XX33

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板上に形成された層間絶縁膜
    内に前記シリコン基板表面を露出させるコンタクトホー
    ルを形成するステップと、 前記コンタクトホール内部に形成された自然酸化膜を除
    去するステップと、 １０−６Ｔｏｒｒ以下の高真空第１反応器で前記コンタ
    クトホール内部のシリコン基板表面に単結晶シリコンを
    エピタキシャル成長させるステップと、 第２反応器で前記コンタクトホール内部をポリシリコン
    で埋め込むステップとを含むことを特徴とするコンタク
    ト抵抗を減少させたコンタクトプラグ形成方法。
  2. 【請求項２】 前記第１反応器の圧力は、１０−９乃至
    １０−６Ｔｏｒｒであることを特徴とする請求項１に記
    載のコンタクト抵抗を減少させたコンタクトプラグ形成
    方法。
  3. 【請求項３】 前記第１反応器は、シングルタイプまた
    はバッチタイプの装置であることを特徴とする請求項１
    に記載のコンタクト抵抗を減少させたコンタクトプラグ
    形成方法。
  4. 【請求項４】 前記第２反応器で前記コンタクトホール
    内部をポリシリコンで埋め込むステップは、０．２〜
    １．５Ｔｏｒｒの圧力を有するバッチタイプの装置で化
    学気相蒸着法により行なうことを特徴とする請求項１に
    記載のコンタクト抵抗を減少させたコンタクトプラグ形
    成方法。
  5. 【請求項５】 前記シリコンをエピタキシャル成長させ
    るステップは、ＳｉＨ４またはＳｉ２Ｈ６ガスをソース
    ガスに使用することを特徴とする請求項１に記載のコン
    タクト抵抗を減少させたコンタクトプラグ形成方法。
  6. 【請求項６】 前記エピタキシャル成長されたシリコン
    の厚さは、５０〜２００Åであることを特徴とする請求
    項１に記載のコンタクト抵抗を減少させたコンタクトプ
    ラグ形成方法。
  7. 【請求項７】 前記シリコンをエピタキシャル成長させ
    るステップは、５５０〜８００℃で行なうことを特徴と
    する請求項１に記載のコンタクト抵抗を減少させたコン
    タクトプラグ形成方法。
  8. 【請求項８】 前記シリコンをエピタキシャル成長させ
    るステップは、前記エピタキシャル成長されたシリコン
    をｎ型にドープするステップをさらに含むことを特徴と
    する請求項１に記載のコンタクト抵抗を減少させたコン
    タクトプラグ形成方法。
  9. 【請求項９】 前記シリコンをｎ型にドープするステッ
    プは、不活性気体とＰＨ３ガスを使用することを特徴と
    する請求項８に記載のコンタクト抵抗を減少させたコン
    タクトプラグ形成方法。
  10. 【請求項１０】 前記コンタクトホール内部をポリシリ
    コンで埋め込むステップでポリシリコンの厚さは、１５
    ００〜３０００Åであることを特徴とする請求項１に記
    載のコンタクト抵抗を減少させたコンタクトプラグ形成
    方法。
  11. 【請求項１１】 前記コンタクトホール内部をポリシリ
    コンで埋め込むステップは、前記ポリシリコンをドープ
    するステップをさらに含むことを特徴とする請求項１に
    記載のコンタクト抵抗を減少させたコンタクトプラグ形
    成方法。
  12. 【請求項１２】 前記ポリシリコンをドープするステッ
    プは、不活性ガスとＰＨ３ガスを使用し、燐の濃度が
    １．０×１０２０〜３．０×１０２０ａｔｏｍｓ／ｃｃ
    であることを特徴とする請求項１１に記載のコンタクト
    抵抗を減少させたコンタクトプラグ形成方法。
  13. 【請求項１３】 前記自然酸化膜を除去するステップ
    は、ＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈ
    ａｎｔ）、ＨＦ溶液またはＨＦ蒸気を利用した洗浄工程
    を行なうことを特徴とする請求項１に記載のコンタクト
    抵抗を減少させたコンタクトプラグ形成方法。
JP2002380830A 2002-05-18 2002-12-27 コンタクト抵抗を減少させたコンタクトプラグ形成方法 Expired - Fee Related JP4057906B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002-027591 2002-05-18
KR10-2002-0027591A KR100449948B1 (ko) 2002-05-18 2002-05-18 콘택저항을 감소시킨 콘택플러그 형성방법

Publications (2)

Publication Number Publication Date
JP2003338542A true JP2003338542A (ja) 2003-11-28
JP4057906B2 JP4057906B2 (ja) 2008-03-05

Family

ID=29417428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002380830A Expired - Fee Related JP4057906B2 (ja) 2002-05-18 2002-12-27 コンタクト抵抗を減少させたコンタクトプラグ形成方法

Country Status (3)

Country Link
US (1) US6869874B2 (ja)
JP (1) JP4057906B2 (ja)
KR (1) KR100449948B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741682B2 (en) 2005-09-15 2010-06-22 Elpida Memory, Inc. Semiconductor integrated circuit device including a silicon layer formed on a diffusion layer
US7888737B2 (en) 2008-02-25 2011-02-15 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US8003472B2 (en) 2009-08-27 2011-08-23 Elpida Memory, Inc. Method of manufacturing semiconductor device
US8759844B2 (en) 2010-05-31 2014-06-24 Shinya Iwasa Semiconductor device having elevated source and drain

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100588404B1 (ko) * 2004-03-16 2006-06-12 삼성코닝 주식회사 반도체 박막 연마용 산화세륨 슬러리
KR100602092B1 (ko) * 2004-07-26 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100602093B1 (ko) * 2004-07-26 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100616495B1 (ko) * 2004-07-29 2006-08-25 주식회사 하이닉스반도체 실리콘 박막과 실리콘막 사이의 격자 부정합을 줄일 수있는 반도체 소자 제조 방법
US20060182993A1 (en) * 2004-08-10 2006-08-17 Mitsubishi Chemical Corporation Compositions for organic electroluminescent device and organic electroluminescent device
KR100636670B1 (ko) * 2004-12-16 2006-10-23 주식회사 하이닉스반도체 랜딩 플러그 콘택 마스크 및 이를 이용한 플러그 제조 방법
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US20060278331A1 (en) 2005-06-14 2006-12-14 Roger Dugas Membrane-based chip tooling
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
KR100777361B1 (ko) * 2005-12-19 2007-11-19 매그나칩 반도체 유한회사 씨모스 이미지 센서 및 그 제조방법
US20070238280A1 (en) * 2006-04-10 2007-10-11 Hynix Semiconductor Inc. Semiconductor device having contact plug and method for fabricating the same
JP2007294618A (ja) * 2006-04-24 2007-11-08 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
KR100723761B1 (ko) * 2006-05-10 2007-05-30 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP2008047720A (ja) * 2006-08-17 2008-02-28 Elpida Memory Inc 半導体装置の製造方法
KR100843941B1 (ko) * 2006-12-26 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP2010219139A (ja) * 2009-03-13 2010-09-30 Elpida Memory Inc 半導体装置及びその製造方法
KR101076887B1 (ko) * 2009-06-26 2011-10-25 주식회사 하이닉스반도체 반도체 메모리소자의 랜딩플러그 형성방법
US8815735B2 (en) * 2012-05-03 2014-08-26 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
KR102022831B1 (ko) 2019-05-13 2019-09-18 이목형 배 재배용 봉투의 연속 자동화 제조방법 및 그 제조시스템 및 그로써 제조된 배 재배용 봉투
KR20230147292A (ko) 2022-04-14 2023-10-23 선진산업주식회사 과실 보호용 봉투의 접합방법 및 그로써 제조된 과실 보호용 봉투

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882165A (en) * 1986-12-19 1999-03-16 Applied Materials, Inc. Multiple chamber integrated process system
JPH0291976A (ja) 1988-09-29 1990-03-30 Oki Electric Ind Co Ltd 縦型溝型ｍｏｓ　ｆｅｔの製造方法
JPH02138734A (ja) 1988-11-18 1990-05-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2605860B2 (ja) 1989-03-22 1997-04-30 富士電機株式会社 高耐圧素子を含む半導体装置
JPH0671073B2 (ja) * 1989-08-29 1994-09-07 株式会社東芝 半導体装置及びその製造方法
US5296388A (en) * 1990-07-13 1994-03-22 Matsushita Electric Industrial Co., Ltd. Fabrication method for semiconductor devices
EP0483487B1 (en) * 1990-10-31 1995-03-01 International Business Machines Corporation Self-aligned epitaxial base transistor and method for fabricating same
US5057888A (en) * 1991-01-28 1991-10-15 Micron Technology, Inc. Double DRAM cell
JPH0645344A (ja) 1992-03-30 1994-02-18 Sony Corp バイポーラトランジスタ、半導体装置、及びその製造方法
JP2808965B2 (ja) * 1992-02-19 1998-10-08 日本電気株式会社 半導体装置
US5324684A (en) * 1992-02-25 1994-06-28 Ag Processing Technologies, Inc. Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
US5506431A (en) * 1994-05-16 1996-04-09 Thomas; Mammen Double poly trenched channel accelerated tunneling electron (DPT-CATE) cell, for memory applications
JPH07321290A (ja) 1994-05-26 1995-12-08 Matsushita Electron Corp バイポーラ集積回路装置の製造方法
JPH0878785A (ja) 1994-08-31 1996-03-22 Sharp Corp 半導体レーザ素子およびその製造方法
US5510287A (en) * 1994-11-01 1996-04-23 Taiwan Semiconductor Manuf. Company Method of making vertical channel mask ROM
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
JP2699921B2 (ja) * 1995-04-21 1998-01-19 日本電気株式会社 半導体装置の製造方法
US6245604B1 (en) * 1996-01-16 2001-06-12 Micron Technology Bipolar-CMOS (BiCMOS) process for fabricating integrated circuits
DE19609933A1 (de) * 1996-03-14 1997-09-18 Daimler Benz Ag Verfahren zur Herstellung eines Heterobipolartransistors
JP2877108B2 (ja) * 1996-12-04 1999-03-31 日本電気株式会社 半導体装置およびその製造方法
JP4053647B2 (ja) * 1997-02-27 2008-02-27 株式会社東芝 半導体記憶装置及びその製造方法
KR100480904B1 (ko) * 1998-12-24 2005-08-30 주식회사 하이닉스반도체 반응로및이를이용한단결정실리콘층형성방법
KR100305206B1 (ko) * 1999-06-30 2001-11-01 박종섭 반도체 소자의 금속층간 절연막 형성 방법
KR20020083700A (ko) 2001-04-26 2002-11-04 전병수 발전기에 있어 로터리영구자석과 스테이터코어 간의 인력불균형에 따른 진동 및 소음을 방지하는 방법
KR100406580B1 (ko) * 2001-04-30 2003-11-20 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
KR100431295B1 (ko) * 2001-10-12 2004-05-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741682B2 (en) 2005-09-15 2010-06-22 Elpida Memory, Inc. Semiconductor integrated circuit device including a silicon layer formed on a diffusion layer
US7888737B2 (en) 2008-02-25 2011-02-15 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US8003472B2 (en) 2009-08-27 2011-08-23 Elpida Memory, Inc. Method of manufacturing semiconductor device
US8759844B2 (en) 2010-05-31 2014-06-24 Shinya Iwasa Semiconductor device having elevated source and drain

Also Published As

Publication number Publication date
JP4057906B2 (ja) 2008-03-05
US20030216030A1 (en) 2003-11-20
KR20030089744A (ko) 2003-11-28
KR100449948B1 (ko) 2004-09-30
US6869874B2 (en) 2005-03-22

Similar Documents

Publication Publication Date Title
JP4057906B2 (ja) コンタクト抵抗を減少させたコンタクトプラグ形成方法
US5953608A (en) Method of forming a DRAM stacked capacitor using an etch blocking film of silicon oxide
US20050164469A1 (en) Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches
US7432152B2 (en) Methods of forming HSG layers and devices
US6326658B1 (en) Semiconductor device including an interface layer containing chlorine
US6511888B1 (en) Method of fabricating a semiconductor device using trench isolation method including hydrogen annealing step
US20030087512A1 (en) Method of manufacturing a semiconductor device
JP2002343743A (ja) 半導体素子のコンタクトプラグ形成方法
US6784068B2 (en) Capacitor fabrication method
KR100301369B1 (ko) 반도체메모리장치의커패시터제조방법
US20030068885A1 (en) Method of forming a contact plug for a semiconductor device
JP2001284273A (ja) 半球形グレーンの形成を抑制するポリマーを有するコンデンサの形成方法及びこれによって形成されたコンデンサ
KR100547541B1 (ko) 캐패시터와메모리구조및방법
US5976977A (en) Process for DRAM capacitor formation
US6245633B1 (en) Fabrication method for a double-side double-crown stacked capacitor
KR100351455B1 (ko) 반도체장치의 스토리지노드 전극 형성방법
KR20080058006A (ko) 반도체 소자의 제조방법
KR100445063B1 (ko) 반도체 소자의 커패시터 형성 방법
KR100818074B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100575855B1 (ko) 반도체장치의 캐패시터 제조방법
JP3078109B2 (ja) 半導体装置の製造方法
KR100404478B1 (ko) 반도체소자의 커패시터 형성방법
CN112635465A (zh) 半导体器件及制造其的方法
KR100275947B1 (ko) 반도체의커패시터제조방법
KR100616495B1 (ko) 실리콘 박막과 실리콘막 사이의 격자 부정합을 줄일 수있는 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees