JP2877108B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2877108B2
JP2877108B2 JP8323817A JP32381796A JP2877108B2 JP 2877108 B2 JP2877108 B2 JP 2877108B2 JP 8323817 A JP8323817 A JP 8323817A JP 32381796 A JP32381796 A JP 32381796A JP 2877108 B2 JP2877108 B2 JP 2877108B2
Authority
JP
Japan
Prior art keywords
silicon
layer
surface
oxide film
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8323817A
Other languages
English (en)
Other versions
JPH10163124A (ja
Inventor
秀光 森
博光 波田
直記 笠井
徹 辰巳
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP8323817A priority Critical patent/JP2877108B2/ja
Publication of JPH10163124A publication Critical patent/JPH10163124A/ja
Application granted granted Critical
Publication of JP2877108B2 publication Critical patent/JP2877108B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/108Dynamic random access memory structures
    • H01L27/10844Multistep manufacturing methods
    • H01L27/10847Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells
    • H01L27/10882Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making a data line
    • H01L27/10888Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making a data line with at least one step of making a bit line contact
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66613Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/108Dynamic random access memory structures
    • H01L27/10805Dynamic random access memory structures with one-transistor one-capacitor memory cells
    • H01L27/10808Dynamic random access memory structures with one-transistor one-capacitor memory cells the storage electrode stacked over transistor
    • H01L27/10814Dynamic random access memory structures with one-transistor one-capacitor memory cells the storage electrode stacked over transistor with capacitor higher than bit line level
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/108Dynamic random access memory structures
    • H01L27/10844Multistep manufacturing methods
    • H01L27/10847Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells
    • H01L27/1085Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making the capacitor or connections thereto
    • H01L27/10852Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making the capacitor or connections thereto the capacitor extending over the access transistor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/108Dynamic random access memory structures
    • H01L27/10844Multistep manufacturing methods
    • H01L27/10847Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells
    • H01L27/10873Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making the transistor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に拡散層と配線とを接続するコン
タクト・プラグ等の導電体層およびその製造方法に関す
る。

【0002】

【従来の技術】近年、半導体技術の進展に伴なって、半
導体装置の設計寸法は微細化してきており、コンタクト
孔のアスペクト比が高くなってきている。そのため、高
アスペクト比コンタクト孔に対応した技術が重要視され
ている。これに対する解決策はコンタクト孔をコンタク
ト・プラグによる充填する方法である。このようなコン
タクト・プラグに要求されるのは、段差被覆性よくコン
タクト孔を充填し,さらに抵抗値を低減することであ
る。

【0003】従来の半導体装置におけるコンタクト・プ
ラグの構成材料としては、導電型不純物が添加された多
結晶シリコン層が多用されている。この方法は例えば次
のとおりになっている。半導体基板表面に形成されたM
OSトランジスタのソース・ドレイン領域に達するコン
タクト孔を絶縁膜に形成した後、全面に多結晶シリコン
膜が形成され、この多結晶シリコン膜がエッチ・バック
されてコンタクト孔内にのみに多結晶シリコン膜が残置
される。導電型不純物のイオン注入が行なわれ、さらに
熱処理が施されてコンタクト・プラグが完成する。しか
しながら高アスペクト比コンタクト孔の場合、この方法
ではコンタクト・プラグの底の方まで充分にドーピグす
ることが困難であり、抵抗値の低いコンタクト・プラグ
を得ることは容易ではなかった。

【0004】このような問題点を解決する方法として、
選択成長法により形成されたシリコン−ゲルマニウム合
金層からなるコンタクト・プラグにより高アスペクト比
のコンタクト孔を充填する方法が例えば特開平4−22
1821号公報に開示されている。

【0005】半導体装置の製造工程の断面模式図である
図8を参照すると、上記公開公報記載の半導体装置は、
以下のとおりに形成される。まず、P型シリコン基板3
01の表面にN型拡散層303が形成され、全面に絶縁
膜305が形成される。絶縁膜305が異方性エッチン
グされて、N型拡散層303に達する高アスペクト比の
コンタクト孔307が形成される〔図8(a)〕。次
に、選択成長法により、コンタクト孔307を充填する
シリコン−ゲルマニウム合金層356が形成される〔図
8(b)〕。続いて、高ドーズの燐のイオン注入,熱処
理等が行なわれ、シリコン−ゲルマニウム合金層356
は高濃度のN型シリコン−ゲルマニウム合金層316に
なる〔図8(c)〕。その後、シリコン−ゲルマニウム
合金層316の上面に直接に接続される配線324が絶
縁膜305の表面上に形成される〔図8(d)〕。

【0006】

【発明が解決しようとする課題】上記公開公報記載のコ
ンタクト・プラグの抵抗値は多結晶シリコンからなるコ
ンタクト・プラグの抵抗値より確かに低い値になる。し
かしながら例えばN型からなる拡散層の接合の深さが浅
い場合には、拡散層に直接に接続しているシリコン−ゲ
リマニウム合金層と単結晶シリコンとの界面における格
子定数のミス・マッチによりこの界面に結晶歪が生じ、
P−N接合のリーク電流の増大の原因となる。

【0007】また、シリコン基板からなる通常の半導体
装置の製造プロセスに関して、次のような問題点が生じ
る。コンタクト孔の上端にシリコン−ゲルマニウム合金
層の上面が露出していることから、フォト・リソグラフ
ィ工程等においてゲルマニウムの解離が生じ、通常の半
導体装置の特性劣化等の原因となることから、これらの
通常の半導体装置の製造ラインに共存できないことにな
る。

【0008】したがって本発明の目的は、P−N接合に
おけるリーク電流の増大を抑制し、製造ラインの汚染を
回避し、抵抗値の低いコンタクト・プラグとその製造方
法を提供することにある。さらにこれらの目的に加え
て、コンタクト孔のアスペクト比を実効的に低くする手
法を提供することにある。

【0009】

【課題を解決するための手段】本発明の半導体装置の第
1の態様は、主表面には逆導電型拡散層が設けられた一
導電型のシリコン基板と、このシリコン基板の主表面を
覆う絶縁膜と、これらの逆導電型拡散層に達するこの絶
縁膜に設けられたコンタクト孔とを有し、上記コンタク
ト孔を充填し,上記逆導電型拡散層に直接に接続される
逆導電型の第1のシリコン層とこれらの第1のシリコン
層に直接に接続される逆導電型のシリコン−ゲルマニウ
ム合金層とこれらのシリコン−ゲルマニウム合金層に直
接に接続される逆導電型の第2のシリコン層とからなる
コンタクト・プラグを有し、上記コンタクト・プラグに
直接に接続される上記絶縁膜の表面上に設けらてた配線
を有することを特徴とする。好ましくは、上記シリコン
−ゲルマニウム合金層のゲルマニウムの組成比が高々1
0at.%であり、上記第1のシリコン層が単結晶から
なり、上記シリコン−ゲルマニウム合金層が単結晶から
なる。さらに好ましくは、上記第2のシリコン層が単結
晶からなる。

【0010】本発明の半導体装置の第2の態様は、{1
00}からなる主表面を有する一導電型のシリコン基板
のこの主表面に設けられた〈110〉方向の辺により区
画された活性領域と、これらの活性領域を囲んでこのシ
リコン基板の主表面の素子分離領域に設けられたフィー
ルド酸化膜とを有し、上記活性領域の表面に設けられた
ゲート酸化膜を介してこれらの活性領域の表面上を〈1
10〉方向に横断するゲート電極と、これらのゲート電
極の上面を直接に覆う酸化シリコン膜キャップと、これ
らのゲート電極およびこれらの酸化シリコン膜キャップ
の側面を直接に覆う酸化シリコン膜スペーサとを有し、
上記ゲート電極および上記フィールド酸化膜に自己整合
的に上記活性領域の表面に設けられた逆導電型拡散層
と、上記酸化シリコン膜スペーサ並びにこのフィールド
酸化膜に自己整合的なこれらの逆導電型拡散層の表面を
直接に覆い,主たる面が{100}面からなる上面を有
した逆導電型の単結晶からなる第1のシリコン層と、こ
れらの第1のシリコン層の上面を直接に覆い,{11
0}面からなる側面および主たる面が{100}面から
なる上面を有した逆導電型の単結晶からなるシリコン−
ゲルマニウム合金層と、これらのシリコン−ゲルマニウ
ム合金層の上面並びに側面を直接に覆って少なくとも上
記酸化シリコン膜キャップおよびこのフィールド酸化膜
の上面に延在する逆導電型の第2のシリコン層とからな
る逆導電型のソース・ドレイン領域を有し、上記フィー
ルド酸化膜,酸化シリコン膜キャップ,酸化シリコン膜
スペーサおよび第2のシリコン層を覆う層間絶縁膜と、
この層間絶縁膜に設けられたこれらの第2のシリコン層
の上面に達するコンタクト孔と、これらのコンタクト孔
を介して上記ソース・ドレイン領域に接続されるこの層
間絶縁膜の表面上に設けられた配線とを有することを特
徴とする。好ましくは、上記シリコン−ゲルマニウム層
のゲルマニウムの組成比が高々10at.%であり、上
記第2のシリコン層が単結晶からなる。さらに好ましく
は、少なくとも上記第1のシリコン層と直接に接続する
領域の上記逆導電型拡散層の不純物濃度が、高濃度であ
る。

【0011】本発明の半導体装置の製造方法の第1の態
様は、一導電型のシリコン基板の主表面の所定の領域に
逆導電型拡散層を形成し、全面を覆う絶縁膜を形成し、
これらの逆導電型拡散層に達するコンタクト孔をこの絶
縁膜に形成する工程と、選択成長法により、in−si
tuで逆導電型の第1のシリコン層を上記コンタクト孔
の底部に露出した上記逆導電型拡散層の表面に選択的に
形成する工程と、選択成長法により、in−situで
逆導電型のシリコン−ゲルマニウム合金層を上記コンタ
クト孔内の上記第1のシリコン層の上面に選択的に形成
する工程と、選択成長法により、in−situで逆導
電型のシリコン層を上記コンタクト孔内の上記シリコン
−ゲルマニウム合金層の上面に第2のシリコン層を選択
的に形成する工程と、上記第2のシリコン層の上面に直
接に接続する配線を、上記絶縁膜の表面上に形成する工
程とを有することを特徴とする。好ましくは、上記第1
のシリコン層の選択成長法が選択的なエピタキシャル成
長法であり、上記シリコン−ゲルマニウ合金層の選択成
長法が選択的なヘテロ・エピタクシャル成長法であり、
さらに、上記第2のシリコン層の選択成長法が選択的な
ヘテロ・エピタキシャル成長法である。さらに好ましく
は、上記コンタクト孔を形成した後に上記絶縁膜をマス
クにしてこれらのコンタクト孔の底部に露出した上記逆
導電型拡散層の表面に逆導電型不純物の高濃度のイオン
注入を行ない、上記第2のシリコン層を形成した後にさ
らに逆導電型不純物の高濃度のイオン注入を行なって熱
処理を行なう工程を有する。

【0012】本発明の半導体装置の製造方法の第2の態
様は、{100}からなる主表面を有する一導電型のシ
リコン基板のこの主表面における〈110〉方向の辺に
より区画された活性領域を囲む素子分離領域に、フィー
ルド酸化膜を形成する工程と、熱酸化により上記活性領
域の表面にゲート酸化膜を形成し、全面に導電体膜を形
成し、この導電体膜の表面を覆う酸化シリコン膜を形成
し、この酸化シリコン膜および導電体膜をパターニング
してこれらのゲート酸化膜を介してこれらの活性領域の
表面上を〈110〉方向に横断するゲート電極とこれら
のゲート電極の上面を直接に覆う酸化シリコン膜キャッ
プとを形成し、これらのゲート電極および上記フィール
ド酸化膜をマスクにしてこれらの活性領域の表面に逆導
電型拡散層を形成する工程と、全面に第2の酸化シリコ
ン膜を形成し、この第2の酸化シリコン膜に対する異方
性エッチングによるエッチ・バックを行なって上記酸化
シリコン膜キャップおよびゲート電極の側面を直接に覆
う酸化シリコン膜スペーサを形成するとともにこれらの
酸化シリコン膜スペーサおよびフィールド酸化膜に自己
整合的に上記ゲート酸化膜を除去する工程と、単結晶シ
リコンの異方性選択エピタキシャル成長法により、上記
逆導電型拡散層の表面にin−situで逆導電型の第
1のシリコン層を形成する工程と、単結晶シリコン−ゲ
ルマニウムの異方性選択ヘテロ・エピタキシャル成長法
により、少なくとも上記第1のシリコン層の上面を直接
に覆うin−situで逆導電型のシリコン−ゲルマニ
ウム合金層を形成する工程と、単結晶シリコンの等方性
選択ヘテロ・エピタキシャル成長法もしくは多結晶シリ
コンの選択成長法により、少なくとも上記シリコン−ゲ
ルマニウム合金層の上面並びに側面を直接に覆うin−
situで逆導電型の第2のシリコン層を形成する工程
と、全面に層間絶縁膜を形成し、この層間絶縁膜に上記
第2のシリコン層に達するコンタクト孔を形成し、この
層間絶縁膜の表面上にこれらのコンタクト孔を介してこ
れらの第2のシリコン層に接続される配線を形成する工
程とを有する。好ましくは、上記第1のシリコン層の異
方性選択エピタキシャル成長法がジ・シランもしくはモ
ノ・シランを主原料ガスとして行なわれる。さらに好ま
しくは、上記シリコン−ゲルマニウム合金層の異方性選
択ヘテロ・エピタキシャル成長法が、ジ・シランもしく
はモノ・シランとモノ・ゲルマンとを主原料ガスとして
行なわれる。

【0013】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。

【0014】本発明の第1の実施の形態は、シリコン基
板の主表面に形成された拡散層に達する高アスペクト比
のコンタクト孔を充填するコンタクト・プラグに関する
ものである。このコンタクト・プラグは第1のシリコン
層,シリコン−ゲルマニウム合金層および第2のシリコ
ン層が積層してなる。これら第1のシリコン層,シリコ
ン−ゲルマニウム合金層および第2のシリコン層の導電
型は拡散層の導電型と同じであり、かつ、高濃度の不純
物が添加されている。

【0015】半導体装置の製造工程の断面模式図である
図1を参照して、本発明の第1の実施の形態の一実施例
について説明する。

【0016】まず、P型シリコン基板101の主表面の
所定の領域にN型拡散層153が形成される。N型拡散
層153の接合の深さは0.1μm程度である。CVD
法により、全面に膜厚0.5μm程度の酸化シリコン膜
からなる絶縁膜105が形成される。異方性エッチング
を用いたフォト・リソグラフィ工程により、絶縁膜10
5にはN型拡散層153に達するコンタクト孔107が
形成される。コンタクト孔107の口径は0.2μm程
度である〔図1(a)〕。

【0017】その後、例えばコンタクト孔107をマス
クした1015cm-2台の燐のイオン注入により、少なく
ともコンタクト孔107の底部に露出したN型拡散層1
53の不純物濃度は高濃度になり、N型拡散層153が
N型拡散層103に変換される。次に、10-7Pa台の
超高真空化学気相成長(ultra−high・vac
uum・chemical・vapor・deposi
tion;UHV−CVD)装置を用いて、N型拡散層
103表面の自然酸化膜を除去した後、モノ・シラン
(SiH4 )あるいはジ・シラン(Si2 6 )を原料
ガスとし,ホスフィン(PH3 )を添加ガスとして、5
×10-4Pa〜1×10-1Paの圧力,例えば600℃
の基板温度のもとで、単結晶シリコンの選択エピタキシ
ャル成長が行なわれる。これにより、コンタクト孔10
7の底部には、N型拡散層103に直接に接続する膜厚
50nm程度のN型単結晶シリコン層155が形成され
る。N型単結晶シリコン層155の不純物(燐)濃度は
高々1×1019cm-3程度である。エピタクシャル成長
中にin−situで単結晶シリコン層中に燐を導入す
ると、燐には表面に偏析する特性があるため1×1019
cm-3より高濃度のN型単結晶シリコン層を得ることは
困難である。ここで、好ましい基板温度は550℃〜8
00℃であるが、基板温度が550℃より低温である
と、エピタキシャル成長速度が低く非生産的である。基
板温度が800℃より高いと、単結晶シリコン層への不
純物添加が困難になり、N型単結晶シリコン層になりに
くくなる。また、上記圧力の範囲では、選択成長が実現
する。

【0018】続いて、同一のUHV−CVD装置を用い
て、モノ・シラン(SiH4 )あるいはジ・シラン(S
2 6 )とモノ・ゲルマン(GeH4 )とを原料ガス
とし,ホスフィン(PH3 )を添加ガスとして、1×1
-2Pa〜1×10-3Paの圧力,例えば600℃の基
板温度のもとで、単結晶シリコン−ゲルマニウム合金の
選択ヘテロ・エピタキシャル成長が行なわれる。これに
より、膜厚350nm程度のN型単結晶シリコン−ゲル
マニウム合金層116がN型単結晶シリコン層155上
面に選択的にヘテロ・エピタキシャル成長する。N型単
結晶シリコン−ゲルマニウム合金層116の不純物濃度
は、1×1020cm-3程度である。

【0019】シリコン−ゲルマニウム合金は共融合金
(eutectic−alloy)であり、ダイヤモン
ド構造をなす単結晶シリコンの格子点の一部がゲルマニ
ウム原子に置換されている。ゲルマニウム原子の格子定
数はシリコン原子の構成定数より4%程度大きことか
ら、単結晶シリコン層の表面にヘテロ・エピタキシャル
成長することが可能になる。ゲルマニウム原子と格子定
数がシリコン原子の格子定数より高いことにより、N型
単結晶シリコン−ゲルマニウム合金層116の方がN型
単結晶シリコン層155より格子歪が大きくなる。その
結果、N型単結晶シリコン−ゲルマニウム合金層116
の方が燐等の導電型不純物が侵入しやすくなり、N型単
結晶シリコン層155より不純物濃度が高くなる。

【0020】さらに、N型単結晶シリコン層155と同
様の製法により、上記UHV−CVD装置により、N型
単結晶シリコン−ゲルマニウム合金層116の上面に直
接に接続される膜厚100nm程度のN型単結晶シリコ
ン層157が形成される。N型単結晶シリコン層157
の上面は、概ね絶縁膜105の上面と一致している〔図
1(b)〕。

【0021】次に、30keV〜60keV,1×10
15cm-2〜1×1016cm-2の条件で燐のイオン注入が
行なわれ、さらに例えば800℃の窒素雰囲気で10分
間の熱処理が行なわれる。N型単結晶シリコン層15
5,157は、それぞれ1020cm-3台の不純物濃度を
有したN型単結晶シリコン層115,117になる。な
お、N型単結晶シリコン層155の不純物濃度が高くな
るのは、N型拡散層103からの燐の熱拡散による〔図
1(c)〕。次に、公知の製造方法により、絶縁膜10
3の表面上に配線124が形成される〔図1(d)〕。

【0022】ここで、本第1の実施の形態の本一実施例
では、N型単結晶シリコン−ゲルマニウム合金層116
の上面が(N型単結晶シリコン層117により覆われ
て)露出していないため、シリコン基板からなる通常の
半導体装置の製造ラインを汚染せずに共存できる。な
お、N型単結晶シリコン−ゲルマニウム合金層116の
形成時の基板温度が800℃程度であるならば、これの
成膜と同時にN型単結晶シリコン層155がN型単結晶
シリコン層115に変換される。さらに上記UHV−C
VD装置内に急速加熱機構を設けておくならば、N型単
結晶シリコン層155を形成した後、同装置内で例えば
1000℃,10秒間〜1分間の急速加熱処理(RT
A)を行なって同一装置内においてこれをN型単結晶シ
リコン層115に変換することができる。

【0023】SIMSによるプロファイルを示す図2を
参照して、本第1の実施の形態の本一実施例の補足説明
をしておく。

【0024】測定試料の作成は次のとおりである。ま
ず、拡散層が形成されていないP型シリコン基板の主表
面には、上記UHV−CVD装置により、600℃の基
板温度でin−situでアンドープの第1の単結晶シ
リコン層,in−situでN型の単結晶シリコン−ゲ
ルモニウム合金層およびin−situで第2のN型の
単結晶シリコン層が順次形成される。第1の単結晶シリ
コン層を膜厚は90nm程度である。単結晶シリコン−
ゲルマニウム合金層の膜厚は138nm程度であり、燐
の不純物濃度は1×1020cm-3程度であり、これのゲ
ルマニウムの組成比は5at.%程度である。第2の単
結晶シリコン層の膜厚,燐の不純物濃度は、それぞれ5
2nm,1×1019cm-3程度である。図2は、この試
料に800℃,1時間の熱処理を行なった後にSIMS
測定を行なった結果である。

【0025】図2から以下のことが明確になる。ゲルマ
ニウム原子の測定限界は103 counts/seco
ndであり、102 counts/second台の測
定値はバック・グラウンドとみなせることから、第1の
単結晶シリコン層へのゲルマニウム原子の侵入は高々2
0nm程度である。このため、上記N型単結晶シリコン
層155の膜厚が50nm程度であるならば、ゲルマニ
ウム原子のN型拡散層103への侵入は抑止できる。ま
た、本発明者等の実験結果によれば、(N型単結晶シリ
コン−ゲルマニウム合金層116とN型単結晶シリコン
層155(N型単結晶シリコン層115)との界面にお
ける結晶定数のミス・マッチによる)結晶歪に起因した
P−N接合のリーク電流の増大の抑制は、N型単結晶シ
リコン層155(N型単結晶シリコン層115)の膜厚
が30nm程度あるならば容易になる。すなわち、本第
1の実施の形態の本一実施例におけるN型単結晶シリコ
ン層155(N型単結晶シリコン層115)は、N型単
結晶シリコン−ゲルマニウム合金層116とN型単結晶
シリコン層155(N型単結晶シリコン層115)との
界面における結晶歪に対する緩和,吸収層として機能す
ることになる。このN型単結晶シリコン−ゲルマニウム
合金層116の格子歪に関連して、これのゲルマニウム
原子の組成比は高々10at.%であることが好まし
い。ゲルマニウム原子と組成比が10at.%より高く
なると、N型単結晶シリコン−ゲルマニウム合金層11
6を起因とする結晶欠陥が大きくなり、例えN型単結晶
シリコン層155が介在しても、この結晶欠陥がN型拡
散層103まで達してP−N接合リークが増大しやすく
なる。

【0026】次に、燐の拡散に注目すると、以下のとお
りになっている。(高濃度の燐を含んだ)単結晶シリコ
ン−ゲルマニウム合金層からアンドープの第1の単結晶
シリコン層への燐の熱拡散が生じるが、第1の単結晶シ
リコン層の燐の不純物濃度は1017cm-3台に留まって
いる。一方、in−situでN型であった第2の単結
晶シリコン層の燐の不純物濃度は高くならない。本第1
の実施の形態の本一実施例の第1,第2の単結晶シリコ
ン層であるN型単結晶シリコン層155,157はそれ
ぞれin−situで1×1019cm-3程度の燐を含ん
いるが、このままでは低抵抗のコンタクト・プラグを得
ることはできない。そこで、本第1の実施の形態の本一
実施例では、N型単結晶シリコン層157を形成した
後、高ドーズ量の燐のイオン注入を行ない、さらに活性
化処理を兼た熱処理により、N型単結晶シリコン層15
5,157をそれぞれ不純物濃度が1×1020cm-3
度のN型単結晶シリコン層115,116に変換して、
抵抗値の低いコンタクト・プラグの形成を行なってい
る。

【0027】上記第1の実施の形態の上記一実施例で
は、第1のN型単結晶シリコン層,N型単結晶シリコン
−ゲルマニウム合金層および第2のN型単結晶シリコン
層によるコンタクト・プラグとその製造方法であるが、
本第1の実施の形態はこれに限定されるものではない。
第2のN型単結晶シリコン層の代りに、選択成長法によ
るN型多結晶シリコン層を用いてもよい。また、第1の
N型単結晶シリコン層の代りに、選択成長法によるN型
多結晶シリコン層を用いることもできる。ただしこの場
合には、N型単結晶シリコン−ゲルマニウム合金層およ
び第2のN型単結晶シリコン層の代りにそれぞれ選択成
長法によるN型多結晶シリコン−ゲルマニウム合金層お
よび第2のN型多結晶シリコン層が採用されることにな
る。さらに本第1の実施の形態は、P型拡散層に対する
コンタクト・プラグにも適用できる。この場合のコンタ
クト・プラグは、N型の第1のシリコン層,N型のシリ
コン−ゲルマニウム合金層およびN型の第2のシリコン
層からなる積層構造の代りに、P型の第1のシリコン
層,P型のシリコン−ゲルマニウム合金層およびP型の
第2のシリコン層からなる積層構造になる。

【0028】本発明の第2の実施の形態は、上記第1の
実施の形態と相違して、拡散層の表面上に第1のシリコ
ン層,シリコン−ゲルマニウム合金層および第2のシリ
コン層を選択的に積層することにより、コンタクト孔の
アスペクト比を実効的に低減するものである。この手法
のベースとなる技術は、本発明者等が1995年のイン
ターナショナル・エレクトロン・デバイシス・ミーティ
ングの予稿集IEDM−95,665〜668頁(講演
番号27.4.1)において報告した。この報告では、
異方性選択エピタキシャル成長により、DRAMのソー
ス・ドレインを構成するN型拡散層の表面に自己整合的
にN型単結晶シリコン層の形成を行なった。しかしなが
ら上記第1の実施の形態で述べたように、このN型単結
晶シリコン層の不純物濃度は高々1019cm-3程度であ
り、燐のイオン注入等のみでは1020cm-3に不純物濃
度を高めることは困難であり、これらN型単結晶シリコ
ン層およびN型拡散層からなるソース・ドレイン領域と
ビット線等との接続における実効的なコンタクト抵抗を
低くすることが困難であった。この問題を解決すること
を目的とした本第2の実施の形態は、上記第1の実施の
形態における技術思想を、上記報告に活用したものであ
る。

【0029】DRAMの平面模式図および断面模式図で
ある図3および図4を参照すると、本発明の第2の実施
の形態の一実施例は、本第2の実施の形態をCOB構造
のDRAMに適用したものである。このDRAMは0.
25μmデザイン・ルールのもとに形成されたものであ
り、以下のとおりになっている。ここで、図3は階層化
された平面模式図であり、図3(a)は活性領域とワー
ド線を兼るゲート電極とN型の単結晶シリコンからなる
第2のN型単結晶シリコン層との位置関係を示す図であ
り、図3(b)はゲート電極および第2のN型単結晶シ
リコン層とビット線とストレージ・ノード電極との位置
関係を示す図である。また、図4(a),(b)および
(c)は、図3のAA線,BB線およびCC線での断面
模式図である。なお図3では、これらの位置関係の理解
を容易にするために、ゲート電極およびビット線の幅を
それぞれ実際より細めに表示してある。

【0030】P型シリコン基板201の主表面は{10
0}であり、このP型シリコン基板201の比抵抗は5
Ω・cm程度である。このP型シリコン基板201が構
成されるシリコン・ウェハのオリエンテーション・フラ
ットは〈110〉方向の辺からなる。P型シリコン基板
201の表面の活性領域202は素子分離領域により囲
まれており、素子分離領域は膜厚200nm程度のLO
COS型のフィールド酸化膜205とこのフィールド酸
化膜205の底面に設けられた(チャネル・ストッパ,
パンチスルー・ストッパとして機能する)P型拡散層2
04とから構成されている。これらの活性領域202は
P型シリコン基板201の主表面に規則的に配置されて
おり、これらの活性領域202の周辺は〈110〉方向
の辺からなる(すなわち、活性領域202は〈110〉
方向の辺により区画されていることになる)。活性領域
202の最小幅(≒チャネル幅)および最小間隔はとも
に0.25μm程度である。膜厚150nm程度のワー
ド線を兼るゲート電極211は、活性領域202の表面
に設けられた8.5nm程度の膜厚のゲート酸化膜20
6を介して、活性領域202の表面上を横断している。
少なくとも活性領域202直上においては、これらゲー
ト電極211は活性領域202に直交している。ゲート
電極211の幅(ゲート長),間隔および配線ピッチ
は、それぞれ0.25μm,0.25μmおよび0.5
μm程度である。ゲート電極211は膜厚50nm程度
のN型多結晶シリコン膜に膜厚100nm程度のタング
ステン・シリサイド膜が積層されてなる。

【0031】ゲート電極211の上面は膜厚70nm程
度の酸化シリコン膜キャップ212により直接に覆われ
ている。活性領域202の表面には、ゲート電極211
およびフィールド酸化膜205に自己整合的に、100
nm程度の接合の深さを有したN型拡散層213a,2
13bが設けられている。ゲート電極211並びに酸化
シリコン膜キャップ212の側面は、膜厚50nm程度
の酸化シリコン膜スペーサ214により直接に覆われて
いる。活性領域202の表面に設けられたゲート酸化膜
206はフィールド酸化膜205およびこれらの酸化シ
リコン膜スペーサ214に自己整合的に除去されて、N
型拡散層213a,213bの表面は露出されている。
2つのゲート電極211に挟まれた方向でのこれら露出
面の幅は150nm程度であり、フィールド酸化膜20
5に挟まれた部分でのこれら露出面の幅は250nm程
度である。活性領域202直上での酸化シリコン膜キャ
ップ212の上面の高さ(P型シリコン基板201の主
表面から230nm程度)は、フィールド酸化膜205
直上での酸化シリコン膜キャップ212の上面の高さ
(P型シリコン基板201の主表面から320nm程
度)より、90nm程度低くなっている。

【0032】上記N型拡散層213a,213bの少な
くとも上記露出面近傍の不純物濃度は1020cm-3台で
ある。これらの露出面は、100nm程度の高さ(膜
厚)と1×1020cm-3程度の不純物濃度とを有したN
型単結晶シリコン層215a,215bにより、直接に
覆われている。これらのN型単結晶シリコン層215
a,215bは(詳細は後述するが)異方性選択エピタ
キシャル成長法により形成されている。これらN型単結
晶シリコン層215a,215bの上面は主としてP型
シリコン基板201の主表面に平行な{100}面から
なり、これらの側面は概ねフィールド酸化膜205もし
くは酸化シリコン膜スペーサ214の表面に直接に接続
している。

【0033】N型単結晶シリコン層215a,215b
の露出面は、膜厚250nm程度のN型単結晶シリコン
−ゲルマニウム合金層216a,216bにより直接に
覆われている。N型単結晶シリコン−ゲルマニウム合金
層216a,216bの不純物濃度は1×1020cm-3
程度であり、これらのゲルマニウム原子の組成比は例え
ば5at.%程度(上記第1の実施の形態と同様に、高
々10at.%であることが好ましい)である。これら
のN型単結晶シリコン−ゲルマニウム合金層216a,
216bも(詳細は後述するが)異方性選択ヘテロ・エ
ピタキシャル成長法により形成されている。これらN型
単結晶シリコン−ゲルマニウム合金層216a,216
bの上面は、主としてP型シリコン基板201の主表面
に平行な{100}面からなる。これらN型単結晶シリ
コン−ゲルマニウム合金層216a,216bの側面
は、主としてP型シリコン基板の主表面に垂直な{11
0}面からなり、フィールド酸化膜205あるいは酸化
シリコン膜スペーサ214(場合によっては酸化シリコ
ン膜キャップ212)の表面に達している。N型単結晶
シリコン−ゲルマニウム合金層216a,216bとN
型拡散層213a,213のの間には、それぞれ膜厚1
00nm程度のN型単結晶シリコン層215a,215
bが介在するため、上記第1の実施の形態の上記一実施
例と同様に、本第1の実施の形態の本一実施例も、例え
ばN型単結晶シリコン−ゲルマニウム合金層216aと
N型単結晶シリコン層215aの界面に結晶歪が生じた
としても、N型拡散層213aの接合リークの増大を引
き起すことは抑制される。

【0034】上記N型単結晶シリコン−ゲルマニウム合
金216a,216bの上面並びに側面は、それぞれ例
えば膜厚が50nm程度で不純物濃度が1×1020cm
-3程度のN型単結晶シリコン層217a,217bによ
り直接に覆われている。これらのN型単結晶シリコン層
217a,217bは、(詳細は後述するが)等方性選
択ヘテロ・エピタキシャル成長法により形成されてい
る。N型単結晶シリコン層217a,217bは、フィ
ールド酸化膜205の上面上に延在するとともに、酸化
シリコン膜スペーサ214上端近傍を直接に覆い,酸化
シリコン膜キャップ212の上面上に延在している。隣
接する2つのN型単結晶シリコン層217aの間隔は5
0nm程度であり、N型単結晶シリコン層217aとN
型単結晶シリコン層217bとの最小間隔は100nm
程度である。なお、本第2の実施の形態の本一実施例で
は、N型単結晶シリコン層217a,217bに限定さ
れるものではなく、選択成長により形成されたN型多結
晶シリコン層から構成されていてもよい。

【0035】本第2の実施の形態の本一実施例では、ソ
ース・ドレイン領域218aは、N型拡散層213a,
N型単結晶シリコン層215a,N型単結晶シリコン−
ゲルマニウム合金層216aおよびN型単結晶シリコン
層217aから構成されている。ソース・ドレイン領域
218bは、N型拡散層213b,N型単結晶シリコン
層215b,N型単結晶シリコン−ゲルマニウム合金層
216bおよびN型単結晶シリコン層217bから構成
されている。P型シリコン基板201の主表面に形成さ
れたNチャネルMOSトランジスタはゲート酸化膜20
6,ゲート電極211およびソース・ドレイン領域21
8a,218bから構成されている。隣接する2つのN
型単結晶シリコン層217aの間隔,N型単結晶シリコ
ン層217aとN型単結晶シリコン層217bとの最小
間隔がそれぞれ50nm,100nm程度であることか
ら、隣接するソース・ドレイン領域218aの間,ソー
ス・ドレイン領域218aとソース・ドレイン領域21
8bとの間の絶縁分離は充分に確保されている。

【0036】NチャネルMOSトランジスタを含めてP
型シリコン基板201は第1の層間絶縁膜221により
覆われている。この層間絶縁膜221は、例えばCVD
法による酸化シリコン膜とBPSG膜との積層膜等のよ
うな酸化シリコン系絶縁膜からなり、化学機械研磨(C
MP)等により平坦化された上面を有している。N型単
結晶シリコン層217a,217bの上面上での層間絶
縁膜221の膜厚は例えば300nm程度である。この
層間絶縁膜221には、層間絶縁膜221を貫通してN
型単結晶シリコン層217bに達する0.25μm程度
の口径を有したビット・コンタクト孔222が設けられ
ている。これらのビット・コンタクト孔222は、例え
ばチタン膜,窒化チタン膜およびタングステン膜が積層
してなるコンタクト・プラグ223により充填されてい
る。層間絶縁膜221の上面上に設けられたビット線2
24は、コンタクト・プラグ223に直接に接続され、
ソース・ドレイン領域218bに接続されている。これ
らのビット線224は例えば膜厚120nm程度のタン
グステン・シリサイド膜からなり、ビット線224の最
小線幅および最小間隔はともに0.25μm程度であ
り、ビット・コンタクト孔222の部分でのビット線2
24の線幅は0.35μm程度であり、ビット線224
の配線ピッチは0.6μm程度である。

【0037】本第2の実施の形態の本一実施例では、ビ
ット・コンタクト孔222が達する部分でのN型単結晶
シリコン層217bの幅は0.45μm程度であること
から、ビット・コンタクト孔222の底部はN型単結晶
シリコン層217bの上面のみからなり、これらN型単
結晶シリコン層217bはビット・コンタクト孔222
に対するコンタクト・パッドとしての機能を充分に果す
ことになる。すなわち、ビット・コンタクト孔222の
底部が酸化シリコン膜キャップ212もしくは酸化シリ
コン膜スペーサ214に直接に達することはなく、さら
にはこれらビット・コンタクト孔222の底部にゲート
電極211の上面が露出することは回避される。このた
め、ビット線224(並びにソース・ドレイン領域21
8b)とゲート電極211とのリーク電流および短絡の
抑制が容易になる。

【0038】また、ビット・コンタクト孔222はN型
拡散層213bに直接に達するのではなくN型単結晶シ
リコン層217bの上面に達することから、ビット・コ
ンタクト孔222のアスペクト比の低減が実現できる。
さらにまた、ビット・コンタクト孔222の深さが浅く
なり、ビット線224とN型拡散層213bのと電気的
接続に(N型単結晶シリコン層217b,N型単結晶シ
リコン−ゲルマニウム合金層216bおよびN型単結晶
シリコン層215bからなる)抵抗値の低い積層膜が介
在するため、ビット線222とソース・ドレイン領域2
18bとの接続抵抗も実質的に低減される。

【0039】ビット線224を含めて、層間絶縁膜22
1は第2の層間絶縁膜231により覆われている。この
層間絶縁膜231も酸化シリコン系絶縁膜からなり、ビ
ット線224の上面での層間絶縁膜231の膜厚は30
0nm程度であり、層間絶縁膜231の上面も平坦化さ
れている。0.25μm程度の口径を有して層間絶縁膜
231および221を貫通して設けられたノード・コン
タクト孔232は、N型単結晶シリコン層215aに達
し、コンタクト・プラグ233により充填されている。
コンタクト・プラグ233の構成は、例えばチタン膜,
窒化チタン膜およびタングステン膜が積層してなる導電
体膜を主体とし、上端が例えば窒化チタン膜により覆わ
れている。層間絶縁膜231の上面上に設けられたスト
レージ・ノード電極234は、例えば膜厚800nm程
度のN型多結晶シリコン膜からなり、コンタクト・プラ
グ233に直接に接続され、ソース・ドレイン領域21
8aに接続されている。これらのストレージ・ノード電
極234の間隔および最小幅は0.25μmおよび0.
35μm程度である。ストレージ・ノード電極234の
上面および側面と層間絶縁膜231の上面の少なくとも
一部は、ONO膜からなる容量絶縁膜235により直接
に覆われている。容量絶縁膜235の酸化シリコン膜換
算膜厚は5nm程度である。容量絶縁膜235の表面
は、例えば膜厚150nm程度のN型多結晶シリコン膜
からなるセル・プレート電極236により直接に覆われ
ている。セル・プレート電極236の表面は例えば酸化
シリコン系絶縁膜からなる表面保護膜241により直接
に覆われている。ストレージ・ノード電極234直上で
の表面保護膜241の膜厚は300nm程度である。

【0040】本第2の実施の形態の本一実施例では、ノ
ード・コンタクト孔232が達する部分でのN型単結晶
シリコン層217aの幅が少なくとも0.4μm程度は
あることから、ノード・コンタクト孔232の底部もN
型単結晶シリコン層217aの上面のみからなり、これ
らN型単結晶シリコン層217aもノード・コンタクト
孔232に対するコンタクト・パッドとしての機能を充
分に果すことになる。このため、ストレージ・ノード電
極234(並びにソース・ドレイン領域218a)とゲ
ート電極211とのリーク電流および短絡の抑制も容易
になる。

【0041】また、ノード・コンタクト孔232はN型
拡散層213aに直接に達するのではなくN型単結晶シ
リコン層217aの上面に達することから、ノード・コ
ンタクト孔232のアスペクト比の低減が実現できる。
さらにまた、ノード・コンタクト孔232の深さが浅く
なり、ストレージ・ノード電極234とN型拡散層21
3aのと電気的接続に(N型単結晶シリコン層217
a,N型単結晶シリコン−ゲルマニウム合金層216a
およびN型単結晶シリコン層215aからなる)抵抗値
の低い積層膜が介在するため、ストレージ・ノード電極
234とソース・ドレイン領域218aとの接続抵抗も
実質的に低減される。

【0042】図3のAA線およびCC線での製造工程の
断面模式図である図5および図6と、図3および図3
と、N型単結晶シリコン−ゲルマニウム合金層の異方性
選択ヘテロ・エピタキシャル成長を説明するための図で
ある図7とを併せて参照すると、本第2の実施の形態の
本一実施例によるDRAMは、以下のように形成され
る。

【0043】まず、{100}からなる主表面を有し,
5Ω・cm程度の比抵抗からなり,〈110〉方向の辺
からなるオリエンテーション・フラットを有するシリコ
ン・ウェハからなるP型シリコン基板201の主表面に
例えば膜厚50程度のパッド酸化膜(図示せず)が形成
され、このパッド酸化膜を覆う窒化シリコン膜(図示せ
ず)が形成される。この窒化シリコン膜の表面上には、
P型シリコン基板201の主表面の活性領域202直上
のみを覆う領域に、フォト・レジスト膜(図示せず)が
形成される。これらの活性領域202はP型シリコン基
板201の主表面において(オリエンテーション・フラ
ットに平行および垂直な)〈110〉方向の辺により区
画されてなり、それぞれの活性領域202はT字型の姿
態を有してP型シリコン基板201の主表面に規則的に
配置されている。このフォト・レジスト膜をマスクにし
てこの窒化シリコン膜がパターニングされた後、このフ
ォト・レジスト膜をマスクにして50keV,5×10
12cm-2程度のボロンのイオン注入が行なわれる。この
フォト・レジスト膜が除去された後、公知の選択酸化が
行なわれる。これにより、膜厚200nm程度のLOC
OS型のフィールド酸化膜205と、フィールド酸化膜
205の底面に直接に接続されるP型拡散層204とが
形成される。上記窒化シリコン膜およびパッド酸化膜が
除去された後、活性領域202の表面には熱酸化により
膜厚8.5nm程度のゲート酸化膜206が形成され
る。

【0044】次に、例えばジ・クロル・シラン(SiH
2 Cl2 ),ホスフィンをそれぞれ原料ガス,ドーピン
グ・ガスに用いた700℃程度のCVD法により、全面
に膜厚50nm程度のN型多結晶シリコン膜(図に明示
せず)が形成される。さらに、スパッタリングにより全
面に膜厚100nm程度のタングステン・シリサイド膜
(図に明示せず)が形成される。さらにまた、CVD法
により、全面に膜厚100nm程度の酸化シリコン膜が
形成される。これらの酸化シリコン膜,タングステン・
シリサイド膜およびN型多結晶シリコン膜が順次異方性
エッチングによりパターニングされ、タングステン・ポ
リサイド膜(N型多結晶シリコン膜とタングステン・シ
リサイド膜との積層膜)からなる膜厚150nm程度の
ゲート電極211とこのゲート電極211の上面を選択
的に覆う(膜厚100nm程度の)酸化シリコン膜キャ
ップ212とが形成される。

【0045】例えば30keVで2×1013cm-2程度
の燐のイオン注入等により、フィールド酸化膜205お
よびゲート電極211に自己整合的に、活性領域202
の表面にN型拡散層(図に明示せず)が形成される。こ
れらN型拡散層の接合の深さは0.1μm程度である。
膜厚50nm程度の酸化シリコン膜がCVDにより全面
に形成される。フルオロ・カーボン系のエッチング・ガ
スを用いた異方性エッチングによるエッチ・バックが行
なわれ、酸化シリコン膜スペーサ214が形成される。
このエッチ・バックにおいて、酸化シリコン膜キャップ
212もエッチングに曝されることになり、酸化シリコ
ン膜キャップ212の膜厚は70nm程度になる。ま
た、酸化シリコン膜スペーサ214およびフィールド酸
化膜205に自己整合的に、N型拡散層213a,21
3bの表面のゲート酸化膜206が除去されて、これら
の部分の上記N型拡散層の表面が露出される。続いて、
1×1016cm-2程度のドーズ量の燐のイオン注入が行
なわれ、少なくとも露出部の不純物濃度が1020cm-3
台のN型拡散層213a,213bが形成される。隣接
するN型拡散層213aの間隔は0.35μm程度であ
り、N型拡散層213aとN型拡散層213bとの間隔
は0.25μm程度である。

【0046】次に、UHV−CVDを用いて、まずN型
拡散層213a,213bの露出面に形成された自然酸
化膜を除去した後、例えば625℃の温度,1×10-2
Pa程度の圧力,2.0sccm程度の流量のジ・シラ
ンと0.2sccm程度の流量の(1%のホスフィンが
水素により希釈されてなる)ドーピング・ガスとによる
異方性選択エピタキシャル成長により、N型拡散層21
3a,213bの上記露出面に自己整合的に高さ(膜
厚)が100nm程度,不純物濃度が1×1019cm-3
程度のN型の(第1のシリコン層である)N型単結晶シ
リコン層255a,255bが形成される。これらN型
単結晶シリコン層225a,225bの上面のなす辺
は、概ね〈110〉からなる。なお、この条件のもとで
は、(N型単結晶シリコン層の){100}面の〈10
0〉方向への成長速度は10nm/min程度であり、
{110}面の〈110〉方向への成長速度は{10
0}面の〈100〉方向への成長速度の1/20程度で
ある〔図3,図4,図5(a),図6(a)〕。

【0047】第1のN型単結晶シリコン層の上記異方性
選択エピタキシャル成長法は、550℃〜800℃の範
囲の基板温度,10-3Pa〜5×10-2Paの範囲の圧
力で行なうのが好ましい。基板温度が550℃より低い
とN型単結晶シリコンが得られなくなり、基板温度が8
00℃より高いと燐等の導電性不純物のドーピングが困
難になる。また、圧力がこの範囲からずれると「異方
性」成長が困難になる。この「異方性」の選択性は基板
温度の上昇,ジ・シランの流量の減少に伴なって高くな
る。原料ガスとしてジ・シランの代りにモノ・シラン
(SiH4 )を用いてもN型単結晶シリコン層の異方性
選択エピタキシャル成長は可能であるが、このときの基
板温度はジ・シランを用いる場合より80℃〜100℃
程度高温側にシフトする。なお、原料ガスとしてジ・ク
ロル・シランを用いてもN型単結晶シリコン層の異方性
選択エピタキャル成長は可能であるが、この場合にはフ
ァセットが多発するという不具合がある。

【0048】次に、上記N型単結晶シリコン層255
a,255bを形成した後、上記UHV−CVD装置を
用いて、例えば585℃の基板温度,1×10-2Pa程
度の圧力,10sccm程度の流量のジ・シランと0.
5sccm程度のモノ・ゲルマンと0.2sccm程度
の流量の(1%のホスフィンが水素により希釈されてな
る)ドーピング・ガスとによる異方性選択ヘテロ・エピ
タキシャル成長により、N型単結晶シリコン層215
a,215bをそれぞれ選択的な覆うN型単結晶シリコ
ン−ゲルマニウム合金層216a,216bが形成され
る。これらN型単結晶シリコン−ゲルマニウム合金層2
16a,216bの不純物濃度,不純物濃度は、それぞ
れ1×1020cm-3程度,250nm程度である。上記
N型単結晶シリコン層255a,255bの露出面が概
ね{100}の上面からなり、さらにN型単結晶シリコ
ン層255a,255bのこれら上面のなす辺が概ね
〈110〉からなることから、N型単結晶シリコン−ゲ
ルマニウム合金層216a,216bの上面は概ねP型
シリコン基板201の主表面に平行な{100}面から
なり、これらの側面は概ねP型シリコン基板201の主
表面に垂直な{100}面からなる〔図3,図4,図5
(b),図6(b)〕。

【0049】選択成長の異方性は、例えば585℃程度
の「低温」では、あまり生じない。しかしながら、原料
ガスにモノ・ゲルマンが加わると、異方性の選択成長が
低温でも容易になる。図7は、この傾向を補完的に説明
するための図であり、基板温度が585℃,圧力が1×
10-2Pa,ジ・シランの流量が10sccmのときの
モノ・ゲルマンの流量による選択成長の異方性の傾向を
示すグラフであり、{100}からなる主表面を有する
シリコン基板および{110}からなる主表面を有する
シリコン基板に対してのそれぞれ主表面に平行な表面を
有して主表面に垂直に成長する単結晶シリコン−ゲルマ
ニウム合金膜の成長速度を示している。この図7から明
らかなように、モノ・ゲルマンの流量(比)が増大する
と、{110}面の成長速度の比率が、{100}面の
成長速度より低下する。例えば、モノ・ゲルマンの流量
が0.5sccmのとき、{110}面の成長速度は
{100}面の成長速度の4割程度になる。

【0050】次に、上記N型単結晶シリコン−ゲルマニ
ウム合金層216a,216bを形成した後、上記UH
V−CVD装置を用いて、例えば585℃の温度,2×
10-2Pa程度の圧力,4.0sccm程度の流量のジ
・シランと0.4sccm程度の流量の(1%のホスフ
ィンを含だ水素からなる)ドーピング・ガスとによる等
方性選択ヘテロ・エピタキシャル成長により、N型単結
晶シリコン−ゲルマニウム合金層216a,216bの
表面には、膜厚50nm程度のN型単結晶シリコン層2
57a,257bが選択的に形成される。これらN型単
結晶シリコン層257a,257bの不純物濃度は1×
1019cm-3程度である。この成長条件では、N型単結
晶シリコン層257a等の成長速度はN型単結晶シリコ
ン層255a等の成長速度に等しくなっている〔図3,
図4,図5(c),図5(c)〕。

【0051】なおここで第2のシリコン層の形成に異方
性選択ヘテロ・エピタキシャル成長法のみを採用するな
らば、第2のシリコン層が酸化シリコン膜スペーサ21
4を完全に覆うためには充分に厚い膜厚を要することに
なる。第2のシリコン層が酸化シリコン膜スペーサ21
4を完全に覆わない状態では、ビット・コンタクト孔等
のフォト・リソグラフィ工程におけるアライメント・マ
ージンに関わる問題が生じる。このため、第2のシリコ
ン層の形成に異方性ヘテロ・エピタキシャル成長法を併
用することは差支えないが、これの形成は等方性選択ヘ
テロ・エピタキシャル成長法で終端することが好まし
い。

【0052】続いて、上記第1の実施の形態の上記一実
施例と同様の条件により、燐のイオン注入と熱処理とが
行なわれる。これら一連の処理により、N型単結晶シリ
コン層255a,255bはそれぞれ不純物濃度が1×
1020cm-3程度のN型単結晶シリコン層215a,2
15bに変換され、N型単結晶シリコン層257a,2
57bはそれぞれ不純物濃度が1×1020cm-3程度の
N型単結晶シリコン層217a,217bに変換され
る。これにより、本第2の実施の形態の本一実施例のソ
ース・ドレイン領域218a,218bが形成される。

【0053】本第2の実施の形態の本一実施例も上記第
1の実施の形態の上記一実施例と同様に、N型単結晶シ
リコン−ゲルマニウム合金層216a等がN型単結晶シ
リコン層217a等により覆われていることから、通常
の半導体装置の製造ラインにおいて製造することが容易
になる。

【0054】本第2の実施の形態の本一実施例は、上記
第1の実施の形態の上記一実施例と次の点で相違する。
すなわち、本第2の実施の形態の本一実施例では、第1
のN型のシリコン層とN型のシリコン−ゲルマニウム合
金層とは、それぞれ異方性の選択成長による単結晶であ
ることに限定される。一方、本第2の実施の形態の本一
実施例における第2のN型のシリコン層に関しては、上
記第1の実施の形態の上記一実施例と同様に、選択成長
であるならば、単結晶でも多結晶でもよい。

【0055】その後、例えば酸化シリコン膜の形成,B
PSG膜の形成,BPSG膜のリフロー,CMP等が行
なわれ、平坦な上面を有する酸化シリコン系絶縁膜から
なる第1の層間絶縁膜221が形成される。層間絶縁膜
221を貫通してN型単結晶シリコン層217bの上面
に達するビット・コンタクト孔222が形成される。こ
れらのビット・コンタクト孔222の口径は0.25μ
m程度であり、ビット・コンタクト孔222の底部はN
型単結晶シリコン層217bの上面からはみ出さない
〔図3,図4,図5(d),図6(d)〕。

【0056】次に、コンタクト・プラグ223により、
ビット・コンタクト孔222が充填される。例えばスパ
ッタリングにより膜厚120nm程度のタングステン・
シリサイド膜等からなる導電体膜が形成され、この導電
体膜がパターニングされてビット線224が形成され
る。続いて、平坦な上面を有する酸化シリコン系絶縁膜
からなる第2の層間絶縁膜231が形成される。層間絶
縁膜231,221を貫通してN型単結晶シリコン層2
17aの上面に達するノード・コンタクト孔232が形
成される。これらのノード・コンタクト孔232の口径
も0.25μm程度であり、ノード・コンタクト孔23
2の底部はN型単結晶シリコン層217aの上面からは
み出さない〔図3,図4,図5(e),図6(e)〕。

【0057】次に、コンタクト・プラグ233により、
ノード・コンタクト孔232が充填される。全面に膜厚
800nm程度のN型多結晶シリコンが形成され、これ
がパターニングされてストレージ・ノード電極234が
形成される。例えばONO膜からなる容量絶縁膜235
が形成され、例えば膜厚150nmのN型多結晶シリコ
ン膜からなるセル・プレート電極236が形成される。
さらに表面保護膜241が形成され、本第2の実施の形
態の本一実施例によるDRAMが完成する〔図3,図
4〕。

【0058】本第2の実施の形態の本一実施例では、N
型拡散層の上面に不純物濃度の高い第1のN型単結晶シ
リコン層と不純物濃度の高いN型単結晶シリコン−ゲル
マニウム合金層と不純物濃度の高い第2のN型単結晶シ
リコン層とを積層して、ソース・ドレイン領域を構成す
ることから、上記第1の実施の形態の上記一実施例の有
したN型拡散層における接合リーク電流の抑制を容易に
すつとともに、ノード・コンタクト孔およびビット・コ
ンタクト孔のアスペクト比を低くすることが可能にな
る。さらにこれら積層単結晶層の抵抗値が低いことか
ら、ビット線あるいはストレージ・ノード電極のと接続
抵抗も低減することが容易になる。また、上記積層単結
晶層は、第1のN型単結晶シリコン層を異方性選択エピ
タキシャル成長法により形成し、N型単結晶シリコン−
ゲルマニウム合金層を異方性選択ヘテロ・エピタキシャ
ル成長法により形成し、第2のN型単結晶シリコン層を
等方性選択ヘテロ・エピタキシャル成長法により形成
し、さらに燐のイオン注入と熱処理とを施すことによ
り、実現できる。

【0059】上記第2の実施の形態の上記一実施例で
は、上述の各種数値パラメータに限定されるものではな
い。さらに、本第2の実施の形態は、本一実施例に限定
されるものではなく、非COB構造のDRAM、通常の
NチャネルMOSトランジスタを含んだ半導体装置、あ
るいは、PチャネルMOSトランジスタを含んだ半導体
装置に対しても適用することが可能である。

【0060】

【発明の効果】以上説明したように第1の発明によるコ
ンタクト・プラグは、例えばN型拡散層に達するコンタ
クト孔のコンタクト・プラグの場合、これを第1のN型
シリコン層と高濃度のN型シリコン−ゲルマニウム合金
層と第2のN型シリコン層とで構成し、さらに第1,第
2のN型シリコン層を高濃度化する手段を講じることか
ら、N型拡散層の接合リーク電流を増大させることなく
低抵抗のコンタクト・プラグの実現が容易になる。さら
にシリコン−ゲルマニウム合金層が第2のシリコン層に
覆われているため、通常の半導体装置の製造ラインに共
存できる。

【0061】また、第2の発明は、MOSトランジスタ
の拡散層に自己整合的に単結晶からなる第1のシリコン
層を異方性選択エピタキシャル成長させ、単結晶シリコ
ン−ゲルマニウム合金層を異方性選択ヘテロ・エピタキ
シャル成長させ、さらに等方性の選択成長により第2の
シリコン層を形成している。このため、第1の発明の有
した効果を有するとともに、拡散層に対するコンタクト
孔のアスペクト比を実効的に低減することが容易にな
る。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の製造工程の断面模
式図である。

【図2】上記第1の実施の形態の上記一実施例の補完説
明のための図であり、コンタクト・プラグにおける燐,
シリコンおよびゲルマニウムのプロファイルを示すグラ
フである。

【図3】本発明の第2の実施の形態の一実施例の平面模
式図である。

【図4】上記第2の実施の形態の上記一実施例の断面模
式図であり、図4(a),(b)および(c)は図3の
AA線,BB線およびCC線での断面模式図である。

【図5】上記第2の実施の形態の上記一実施例の製造工
程の断面模式図であり、図3のAA線での製造工程の断
面模式図である。

【図6】上記第2の実施の形態の上記一実施例の製造工
程の断面模式図であり、図3のCC線での製造工程の断
面模式図である。

【図7】上記第2の実施の形態の上記一実施例の補完説
明のための図であり、モノ・ゲルマンの流量に対する結
晶成長面の選択性の依存性を示すグラフである。

【図8】従来の半導体装置の製造工程の断面模式図であ
る。

【符号の説明】

101,201,301 P型シリコン基板 103,153,213a,213b,303 N型
拡散層 105,305 絶縁膜 107,307 コンタクト孔 115,117,155,157,215a,215
b,217a,217b,255a,255b,257
a,257b N型単結晶シリコン層 116,216a,216b N型単結晶シリコン−
ゲルマニウム合金層 124,324 配線 202 活性領域 204 P型拡散層 205 フィールド酸化膜 206 ゲート酸化膜 211 ゲート電極 212 酸化シリコン膜キャップ 214 酸化シリコン膜スペーサ 218a,218b ソース・ドレイン領域 221,231 層間絶縁膜 222 ビット・コンタクト孔 223,233 コンタクト・プラグ 224 ビット線 232 ノード・コンタクト孔 234 ストレージ・ノード電極 235 容量絶縁膜 236 セル・プレート電極 241 表面保護膜 316 N型シリコン−ゲルマニウム合金層 356 シリコン−ゲルマニウム合金層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 秀光 東京都港区芝五丁目7番1号 日本電気 株式会社内 (56)参考文献 特開 平4−221821(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項1】 主表面には逆導電型拡散層が設けられた
    一導電型のシリコン基板と、該シリコン基板の主表面を
    覆う絶縁膜と、該逆導電型拡散層に達する該絶縁膜に設
    けられたコンタクト孔とを有し、 前記コンタクト孔を充填し,前記逆導電型拡散層に直接
    に接続される逆導電型の第1のシリコン層と該第1のシ
    リコン層に直接に接続される逆導電型のシリコン−ゲル
    マニウム合金層と該シリコン−ゲルマニウム合金層に直
    接に接続される逆導電型の第2のシリコン層とからなる
    コンタクト・プラグを有し、 前記コンタクト・プラグに直接に接続される前記絶縁膜
    の表面上に設けらてた配線を有することを特徴とする半
    導体装置。
  2. 【請求項2】 前記シリコン−ゲルマニウム合金層のゲ
    ルマニウムの組成比が、高々10at.%であることを
    特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記第1のシリコン層が単結晶からな
    り、前記シリコン−ゲルマニウム合金層が単結晶からな
    ることを特徴とする請求項1あるいは請求項2記載の半
    導体装置。
  4. 【請求項4】 前記第2のシリコン層が単結晶からなる
    ことを特徴とする請求項3記載の半導体装置。
  5. 【請求項5】 {100}からなる主表面を有する一導
    電型のシリコン基板の該主表面に設けられた〈110〉
    方向の辺により区画された活性領域と、該活性領域を囲
    んで該シリコン基板の主表面の素子分離領域に設けられ
    たフィールド酸化膜とを有し、 前記活性領域の表面に設けられたゲート酸化膜を介して
    該活性領域の表面上を〈110〉方向に横断するゲート
    電極と、該ゲート電極の上面を直接に覆う酸化シリコン
    膜キャップと、該ゲート電極および該酸化シリコン膜キ
    ャップの側面を直接に覆う酸化シリコン膜スペーサとを
    有し、 前記ゲート電極および前記フィールド酸化膜に自己整合
    的に前記活性領域の表面に設けられた逆導電型拡散層
    と、前記酸化シリコン膜スペーサ並びに該フィールド酸
    化膜に自己整合的な該逆導電型拡散層の表面を直接に覆
    い,主たる面が{100}面からなる上面を有した逆導
    電型の単結晶からなる第1のシリコン層と、該第1のシ
    リコン層の上面を直接に覆い,{110}面からなる側
    面および主たる面が{100}面からなる上面を有した
    逆導電型の単結晶からなるシリコン−ゲルマニウム合金
    層と、該シリコン−ゲルマニウム合金層の上面並びに側
    面を直接に覆って少なくとも前記酸化シリコン膜キャッ
    プおよび該フィールド酸化膜の上面に延在する逆導電型
    の第2のシリコン層とからなる逆導電型のソース・ドレ
    イン領域を有し、 前記フィールド酸化膜,酸化シリコン膜キャップ,酸化
    シリコン膜スペーサおよび第2のシリコン層を覆う層間
    絶縁膜と、該層間絶縁膜に設けられた該第2のシリコン
    層の上面に達するコンタクト孔と、該コンタクト孔を介
    して前記ソース・ドレイン領域に接続される該層間絶縁
    膜の表面上に設けられた配線とを有することを特徴とす
    る半導体装置。
  6. 【請求項6】 前記シリコン−ゲルマニウム層のゲルマ
    ニウムの組成比が、高々10at.%であることを特徴
    とする請求項5記載の半導体装置。
  7. 【請求項7】 前記第2のシリコン層が単結晶からなる
    ことを特徴とする請求項5あるいは請求項6記載の半導
    体装置。
  8. 【請求項8】 少なくとも前記第1のシリコン層と直接
    に接続する領域の前記逆導電型拡散層の不純物濃度が、
    高濃度であることを特徴とする請求項5,請求項6ある
    いは請求項7記載の半導体装置。
  9. 【請求項9】 一導電型のシリコン基板の主表面の所定
    の領域に逆導電型拡散層を形成し、全面を覆う絶縁膜を
    形成し、該逆導電型拡散層に達するコンタクト孔を該絶
    縁膜に形成する工程と、 選択成長法により、成膜段階(in−situ)で逆導
    電型の第1のシリコン層を前記コンタクト孔の底部に露
    出した前記逆導電型拡散層の表面に選択的に形成する工
    程と、 選択成長法により、in−situで逆導電型のシリコ
    ン−ゲルマニウム合金層を前記コンタクト孔内の前記第
    1のシリコン層の上面に選択的に形成する工程と、 選択成長法により、in−situで逆導電型のシリコ
    ン層を前記コンタクト孔内の前記シリコン−ゲルマニウ
    ム合金層の上面に第2のシリコン層を選択的に形成する
    工程と、 前記第2のシリコン層の上面に直接に接続する配線を、
    前記絶縁膜の表面上に形成する工程とを有することを特
    徴とする半導体装置の製造方法。
  10. 【請求項10】 前記第1のシリコン層の選択成長法が
    選択的なエピタキシャル成長法であり、前記シリコン−
    ゲルマニウ合金層の選択成長法が選択的なヘテロ・エピ
    タクシャル成長法であることを特徴とする請求項9記載
    の半導体装置の製造方法。
  11. 【請求項11】 前記第2のシリコン層の選択成長法が
    選択的なヘテロ・エピタキシャル成長法であることを特
    徴とする請求項10記載の半導体装置の製造方法。
  12. 【請求項12】 前記コンタクト孔を形成した後、前記
    絶縁膜をマスクにして該コンタクト孔の底部に露出した
    前記逆導電型拡散層の表面に逆導電型不純物の高濃度の
    イオン注入を行なうことを特徴とする請求項8,請求項
    9あるいは請求項10記載の半導体装置の製造方法。
  13. 【請求項13】 前記第2のシリコン層を形成した後
    に、さらに逆導電型不純物の高濃度のイオン注入を行な
    い、熱処理を行なう工程を有することを特徴とする請求
    項12記載の半導体装置の製造方法。
  14. 【請求項14】 {100}からなる主表面を有する一
    導電型のシリコン基板の該主表面における〈110〉方
    向の辺により区画された活性領域を囲む素子分離領域
    に、フィールド酸化膜を形成する工程と、 熱酸化により前記活性領域の表面にゲート酸化膜を形成
    し、全面に導電体膜を形成し、該導電体膜の表面を覆う
    酸化シリコン膜を形成し、該酸化シリコン膜および導電
    体膜をパターニングして該ゲート酸化膜を介して該活性
    領域の表面上を〈110〉方向に横断するゲート電極と
    該ゲート電極の上面を直接に覆う酸化シリコン膜キャッ
    プとを形成し、該ゲート電極および前記フィールド酸化
    膜をマスクにして該活性領域の表面に逆導電型拡散層を
    形成する工程と、 全面に第2の酸化シリコン膜を形成し、該第2の酸化シ
    リコン膜に対する異方性エッチングによるエッチ・バッ
    クを行なって前記酸化シリコン膜キャップおよびゲート
    電極の側面を直接に覆う酸化シリコン膜スペーサを形成
    するとともに該酸化シリコン膜スペーサおよびフィール
    ド酸化膜に自己整合的に前記ゲート酸化膜を除去する工
    程と、 単結晶シリコンの異方性選択エピタキシャル成長法によ
    り、前記逆導電型拡散層の表面にin−situで逆導
    電型の第1のシリコン層を形成する工程と、 単結晶シリコン−ゲルマニウムの異方性選択ヘテロ・エ
    ピタキシャル成長法により、少なくとも前記第1のシリ
    コン層の上面を直接に覆うin−situで逆導電型の
    シリコン−ゲルマニウム合金層を形成する工程と、 単結晶シリコンの等方性選択ヘテロ・エピタキシャル成
    長法もしくは多結晶シリコンの選択成長法により、少な
    くとも前記シリコン−ゲルマニウム合金層の上面並びに
    側面を直接に覆うin−situで逆導電型の第2のシ
    リコン層を形成する工程と、 全面に層間絶縁膜を形成し、該層間絶縁膜に前記第2の
    シリコン層に達するコンタクト孔を形成し、該層間絶縁
    膜の表面上に該コンタクト孔を介して該第2のシリコン
    層に接続される配線を形成する工程とを有することを特
    徴とする半導体装置の製造方法。
  15. 【請求項15】 前記第1のシリコン層の異方性選択エ
    ピタキシャル成長法がジ・シラン(Si2 6 )もしく
    はモノ・シラン(SiH4 )を主原料ガスとして行なわ
    れることを特徴とする請求項14記載の半導体装置の製
    造方法。
  16. 【請求項16】 前記シリコン−ゲルマニウム合金層の
    異方性選択ヘテロ・エピタキシャル成長法が、ジ・シラ
    ンもしくはモノ・シランとモノ・ゲルマン(GeH4
    とを主原料ガスとして行なわれることを特徴とする請求
    項14あるいは請求項15記載の半導体装置の製造方
    法。
JP8323817A 1996-12-04 1996-12-04 半導体装置およびその製造方法 Expired - Fee Related JP2877108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8323817A JP2877108B2 (ja) 1996-12-04 1996-12-04 半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8323817A JP2877108B2 (ja) 1996-12-04 1996-12-04 半導体装置およびその製造方法
US08/984,214 US5909059A (en) 1996-12-04 1997-12-03 Semiconductor device having contact plug and method for manufacturing the same
KR1019970065924A KR100265267B1 (ko) 1996-12-04 1997-12-04 접촉 플러그를 갖는 반도체 장치 및 이의 제조 방법
US09/119,541 US6030894A (en) 1996-12-04 1998-07-20 Method for manufacturing a semiconductor device having contact plug made of Si/SiGe/Si

Publications (2)

Publication Number Publication Date
JPH10163124A JPH10163124A (ja) 1998-06-19
JP2877108B2 true JP2877108B2 (ja) 1999-03-31

Family

ID=18158939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8323817A Expired - Fee Related JP2877108B2 (ja) 1996-12-04 1996-12-04 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US5909059A (ja)
JP (1) JP2877108B2 (ja)
KR (1) KR100265267B1 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242557A (ja) * 1997-02-21 1998-09-11 Sony Corp 半導体発光装置の製造方法
JP4931267B2 (ja) 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
US6278186B1 (en) * 1998-08-26 2001-08-21 Intersil Corporation Parasitic current barriers
US6194295B1 (en) * 1999-05-17 2001-02-27 National Science Council Of Republic Of China Production of a refractory metal by chemical vapor deposition of a bilayer-stacked tungsten metal
TW591132B (en) * 1999-06-17 2004-06-11 Taiwan Semiconductor Mfg Method of growing SiGe epitaxy
US6187659B1 (en) * 1999-08-06 2001-02-13 Taiwan Semiconductor Manufacturing Company Node process integration technology to improve data retention for logic based embedded dram
US6521974B1 (en) * 1999-10-14 2003-02-18 Hitachi, Ltd. Bipolar transistor and manufacturing method thereof
JP4270713B2 (ja) * 2000-05-09 2009-06-03 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
KR100407683B1 (ko) * 2000-06-27 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
TW513754B (en) * 2000-09-22 2002-12-11 Samsung Electronics Co Ltd Semiconductor device having a metal silicide layer and method for manufacturing the same
TW463326B (en) * 2000-11-09 2001-11-11 United Microelectronics Corp Manufacturing method and structure of dynamic random access memory
US6552401B1 (en) 2000-11-27 2003-04-22 Micron Technology Use of gate electrode workfunction to improve DRAM refresh
WO2002050880A1 (en) 2000-12-20 2002-06-27 Sony Corporation Vapor growth method, semiconductor producing method, and production method for semiconductor device
KR100393208B1 (ko) * 2001-01-15 2003-07-31 삼성전자주식회사 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법
KR100434698B1 (ko) 2001-09-05 2004-06-07 주식회사 하이닉스반도체 반도체소자의 선택적 에피성장법
KR100455725B1 (ko) 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100455724B1 (ko) 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100431295B1 (ko) 2001-10-12 2004-05-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100406537B1 (ko) 2001-12-03 2003-11-20 주식회사 하이닉스반도체 반도체장치의 제조 방법
JP2003249641A (ja) * 2002-02-22 2003-09-05 Sharp Corp 半導体基板、その製造方法及び半導体装置
KR100446316B1 (ko) * 2002-03-30 2004-09-01 주식회사 하이닉스반도체 반도체장치의 콘택플러그 형성 방법
KR100449948B1 (ko) * 2002-05-18 2004-09-30 주식회사 하이닉스반도체 콘택저항을 감소시킨 콘택플러그 형성방법
JP2004014856A (ja) * 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置の製造方法
KR100443917B1 (ko) * 2002-07-12 2004-08-09 삼성전자주식회사 다마신 게이트 및 에피택셜공정을 이용한 반도체메모리장치 및 그의 제조방법
KR100475122B1 (ko) * 2002-12-20 2005-03-10 삼성전자주식회사 실리콘 접촉저항을 개선할 수 있는 반도체 소자 형성방법
KR100503519B1 (ko) * 2003-01-22 2005-07-22 삼성전자주식회사 반도체 장치 및 그 제조방법
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US7682947B2 (en) * 2003-03-13 2010-03-23 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US7517768B2 (en) * 2003-03-31 2009-04-14 Intel Corporation Method for fabricating a heterojunction bipolar transistor
KR100537204B1 (ko) 2003-06-30 2005-12-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20060039915A (ko) * 2003-07-30 2006-05-09 에이에스엠 아메리카, 인코포레이티드 완화된 실리콘 게르마늄 층의 에피택셜 성장
US20060182993A1 (en) * 2004-08-10 2006-08-17 Mitsubishi Chemical Corporation Compositions for organic electroluminescent device and organic electroluminescent device
KR100519801B1 (ko) * 2004-04-26 2005-09-29 삼성전자주식회사 스트레스 완충 스페이서에 의해 둘러싸여진 노드 콘택플러그를 갖는 반도체소자들 및 그 제조방법들
KR100603588B1 (ko) * 2004-06-09 2006-07-24 주식회사 하이닉스반도체 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
KR100602093B1 (ko) * 2004-07-26 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100602092B1 (ko) * 2004-07-26 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100654124B1 (ko) * 2004-11-18 2006-12-08 주식회사 하이닉스반도체 벙커 디펙트를 억제할 수 있는 반도체 소자 제조 방법
KR100637101B1 (ko) * 2005-04-21 2006-10-16 주식회사 하이닉스반도체 에피택셜 스택과 금속층의 이중 구조로 된 콘택플러그를구비하는 반도체소자 및 그의 제조 방법
KR100623175B1 (ko) * 2005-05-30 2006-09-05 삼성전자주식회사 스택형 반도체 장치 및 그 제조 방법
KR100604667B1 (ko) 2005-06-08 2006-07-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7989958B2 (en) * 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
JP4215787B2 (ja) * 2005-09-15 2009-01-28 エルピーダメモリ株式会社 半導体集積回路装置およびその製造方法
US7648853B2 (en) 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
US7534689B2 (en) * 2006-11-21 2009-05-19 Advanced Micro Devices, Inc. Stress enhanced MOS transistor and methods for its fabrication
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP2009111200A (ja) 2007-10-31 2009-05-21 Panasonic Corp 半導体装置及びその製造方法
KR101536562B1 (ko) * 2009-02-09 2015-07-14 삼성전자 주식회사 반도체 집적 회로 장치
KR20100107617A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 상변화 메모리 소자 및 그 제조 방법
EP2461352B1 (en) * 2010-12-06 2013-07-10 Imec Method of manufacturing low resistivity contacts on n-type germanium
KR101865626B1 (ko) * 2011-11-09 2018-06-11 삼성전자주식회사 박막 구조물 및 박막 구조물의 형성 방법
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US8815735B2 (en) * 2012-05-03 2014-08-26 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
KR20140148070A (ko) * 2013-06-21 2014-12-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 제조 방법
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633179A (en) * 1989-12-01 1997-05-27 Kamins; Theodore I. Method of forming silicon/silicon-germanium heterojunction bipolar transistor
JPH04221821A (en) * 1990-12-25 1992-08-12 Fujitsu Ltd Manufacture of semiconductor device
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
JP2971246B2 (ja) * 1992-04-15 1999-11-02 株式会社東芝 ヘテロバイポーラトランジスタの製造方法
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JP2964960B2 (ja) * 1996-09-27 1999-10-18 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5909059A (en) 1999-06-01
JPH10163124A (ja) 1998-06-19
KR19980063792A (ko) 1998-10-07
KR100265267B1 (ko) 2000-09-15
US6030894A (en) 2000-02-29

Similar Documents

Publication Publication Date Title
US10170622B2 (en) Semiconductor device including MOS transistor having silicided source/drain region and method of fabricating the same
US10134638B2 (en) FETS and methods of forming FETS
US6812104B2 (en) MIS semiconductor device and method of fabricating the same
US4819052A (en) Merged bipolar/CMOS technology using electrically active trench
US5998807A (en) Integrated CMOS circuit arrangement and method for the manufacture thereof
US6982433B2 (en) Gate-induced strain for MOS performance improvement
US4433468A (en) Method for making semiconductor device having improved thermal stress characteristics
KR100393208B1 (ko) 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법
JP5350815B2 (ja) 半導体装置
US6399970B2 (en) FET having a Si/SiGeC heterojunction channel
JP5107680B2 (ja) 半導体装置
JP5173582B2 (ja) 半導体装置
KR100554830B1 (ko) 플래시 메모리 소자의 제조 방법
CA1256588A (en) Process for forming ldd mos/cmos structures
US6608354B2 (en) Semiconductor device and method of manufacturing the same
US7049681B2 (en) Bipolar transistor device having phosphorous
JP3361922B2 (ja) 半導体装置
US6812086B2 (en) Method of making a semiconductor transistor
US4638347A (en) Gate electrode sidewall isolation spacer for field effect transistors
KR100481657B1 (ko) 반도체 장치 및 그 제조 방법
US7119382B2 (en) Heterobipolar transistor and method of fabricating the same
US5915199A (en) Method for manufacturing a CMOS self-aligned strapped interconnection
KR100431295B1 (ko) 반도체소자의 플러그 형성방법
JP5093905B2 (ja) 半導体装置および半導体装置を製造する方法
KR100244812B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981222

LAPS Cancellation because of no payment of annual fees