JP2007294618A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2007294618A JP2007294618A JP2006119723A JP2006119723A JP2007294618A JP 2007294618 A JP2007294618 A JP 2007294618A JP 2006119723 A JP2006119723 A JP 2006119723A JP 2006119723 A JP2006119723 A JP 2006119723A JP 2007294618 A JP2007294618 A JP 2007294618A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000011229 interlayer Substances 0.000 claims abstract description 59
- 230000001681 protective effect Effects 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 53
- 238000009792 diffusion process Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 12
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000005368 silicate glass Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 19
- 238000005530 etching Methods 0.000 description 15
- 239000012528 membrane Substances 0.000 description 11
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 2
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】ＳＡＣプロセスを用い、ビット線容量（Ｃｂ）の増加を抑えるとともに、ＳＡＣ破れを防止し、且つセルコンタクトのトップ径を十分に広くすることを可能とする。
【解決手段】それぞれ保護絶縁膜１０５ｐで覆われたゲート電極１０４ｇを形成し、保護絶縁膜１０５ｐ間及び前記保護絶縁膜１０５ｐ上を含む全面に第１層間絶縁膜１１０を形成し、第１層間絶縁膜１１０を前記保護絶縁膜の上面が露出するまで研磨除去した後、第２層間絶縁膜１１１を全面に形成し、ゲート電極１０４ｇ間に形成された第１及び第２層間絶縁膜を自己整合的にエッチングすることにより、コンタクトホール１１３を形成する。その後、コンタクトホール１１３を埋め込むように全面にプラグ用導電膜を形成し、そのプラグ用導電膜を第２層間絶縁膜の上面が露出するまで研磨除去することにより、コンタクトホール１１３内に埋め込まれた第１コンタクトプラグ１１４ｃｐを形成する。
【選択図】図１４
【解決手段】それぞれ保護絶縁膜１０５ｐで覆われたゲート電極１０４ｇを形成し、保護絶縁膜１０５ｐ間及び前記保護絶縁膜１０５ｐ上を含む全面に第１層間絶縁膜１１０を形成し、第１層間絶縁膜１１０を前記保護絶縁膜の上面が露出するまで研磨除去した後、第２層間絶縁膜１１１を全面に形成し、ゲート電極１０４ｇ間に形成された第１及び第２層間絶縁膜を自己整合的にエッチングすることにより、コンタクトホール１１３を形成する。その後、コンタクトホール１１３を埋め込むように全面にプラグ用導電膜を形成し、そのプラグ用導電膜を第２層間絶縁膜の上面が露出するまで研磨除去することにより、コンタクトホール１１３内に埋め込まれた第１コンタクトプラグ１１４ｃｐを形成する。
【選択図】図１４
Description
本発明は半導体装置の製造方法及び半導体装置に関し、特に、ＳＡＣ（Self Align Contact：自己整合コンタクト）プロセスを用いた半導体装置の製造方法及び半導体装置に関する。
近年、ＤＲＡＭ（Dynamic Random Access Memory）セルの微細化に伴い、メモリセル領域において、隣り合うメモリセルトランジスタのゲート電極間が非常に狭くなってきている。そこで、メモリセルトランジスタのソース／ドレイン拡散層に接続するコンタクトプラグ（以下、「セルコンタクト」ともいう。）を自己整合的に形成する方法として、ＳＡＣプロセスが多く用いられている。
以下、ＳＡＣプロセスによりセルコンタクトを形成する従来の方法につき説明する。
図２５（ａ）に示すように、素子分離領域であるＳＴＩ（Shallow Trench Isolation）１２が設けられた半導体基板１１上にゲート絶縁膜１３を形成し、その上にゲート電極となる導電膜及びキャップ絶縁膜となるシリコン窒化膜を積層する。次に、これらをゲート電極形状にパターニングして、複数のゲート電極１４及びキャップ絶縁膜１６ａを形成する。続いてＬＤＤ領域を形成した後、ゲート電極１４及びキャップ絶縁膜１６ａの側面を覆うサイドウォール絶縁膜（シリコン窒化膜）１６ｂを形成する。これによりゲート電極１４それぞれの側面及び上面を覆う複数の保護絶縁膜１６が形成される。次に、保護絶縁膜１６をマスクとして半導体基板１１に不純物を導入することにより、ソース／ドレイン拡散層１５を形成し、図２５（ａ）に示す構造を得る。
続いて、図２５（ｂ）に示すように、複数の保護絶縁膜１６の間を埋め込むように全面に層間絶縁膜（例えば、ＢＰＳＧ膜）１７を形成する。
次に、図２５（ｃ）に示すように、ＳＡＣプロセスによりコンタクトプラグ（セルコンタクト）１８を形成する。すなわち、層間絶縁膜１７上にマスク層（図示せず）を形成し、層間絶縁膜１７をエッチングすることにより、各ソース／ドレイン拡散層上にコンタクトホールを自己整合的に形成する。続いて、コンタクトホールを埋め込むように導電膜（例えばＤＯＰＯＳ膜）を形成することにより、ソース／ドレイン拡散層１５に接続するセルコンタクト１８を形成する。
このようにしてセルコンタクト１８を形成することにより、セルコンタクト１８のトップ径を広くすることができる。これは、セルコンタクト１８上に形成される容量コンタクトプラグ（図示せず。以下、「容量コンタクト」ともいう。）やビット線コンタクトプラグ（図示せず。以下、「ビットコンタクト」ともいう。）とセルコンタクトとの接触面積を確保できるようにするためである。
また、ＳＡＣプロセスにおいてＳＡＣ破れを防止するためには、セルコンタクト１８が形成される層間絶縁膜１７を十分に厚く形成しておく必要がある。
ＳＡＣ破れとは、ゲート電極１４を覆っている保護絶縁膜（シリコン窒化膜）１６がエッチングされゲート電極１４が露出し、ゲート電極１４とセルコンタクト１８とがショートしてしまうことをいう。すなわち、ＳＡＣプロセスにおけるコンタクトホールの形成では、保護絶縁膜１６であるシリコン窒化膜に対して選択比の高いエッチングを行うが、それでも、図２５（ｃ）に示すように、保護絶縁膜１６の上端部は多少エッチングされることとなる。従って、層間絶縁膜１７が薄い場合、保護絶縁膜１６がエッチングに曝される時間が長くなるため、保護絶縁膜１６がエッチングされる量も多くなり、ゲート電極１４の一部が露出して、コンタクトプラグ１８と接触してしまうこととなる。
したがって、セルコンタクト１８のトップ径を広くし、且つＳＡＣプロセスにおいてＳＡＣ破れを防止するには、セルコンタクト１８が形成される層間絶縁膜１７を十分に厚く形成しておく必要がある。
しかしながら、層間絶縁膜１７が厚いと、その厚みの分、隣り合うセルコンタクト１８間の容量が大きくなってしまい、これによりビット線容量（Ｃｂ）が増加するという問題が生じる。
なお、ＳＡＣプロセスを用いた半導体装置の製造方法については、例えば、特許文献１や特許文献２に示されている。
特開２００５−１２９９３８号公報
特開２００５−０５７３０３号公報
特許第３１９５７８５号公報
本発明の目的は、ＳＡＣプロセスを用いるものであって、ビット線容量（Ｃｂ）の増加を抑えるとともに、ＳＡＣ破れを防止し、且つセルコンタクトのトップ径を十分に広くすることが可能な半導体装置の製造方法及び半導体装置を提供することである。
本発明による半導体装置の製造方法は、半導体基板上に複数のゲート電極を形成する工程と、前記複数のゲート電極それぞれの上面及び側面を覆う複数の保護絶縁膜を形成する工程と、前記保護絶縁膜をマスクとして前記半導体基板に不純物を導入することにより前記半導体基板に複数のソース／ドレイン拡散層を形成する工程と、前記保護絶縁膜間及び前記保護絶縁膜上を含む全面に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜を前記保護絶縁膜の上面が露出するまで研磨除去する工程と、前記露出された保護絶縁膜の上面を含む全面に第２層間絶縁膜を形成する工程と、前記ゲート電極間に形成された前記第１及び第２層間絶縁膜を自己整合的にエッチングすることにより、複数のコンタクトホールを形成する工程と、前記複数のコンタクトホールを埋め込むように全面にプラグ用導電膜を形成する工程と、前記プラグ用導電膜を前記第２層間絶縁膜の上面が露出するまで研磨除去することにより、前記複数のコンタクトホール内に埋め込まれた複数の第１コンタクトプラグを形成する工程とを備えることを特徴とする。
また、本発明による半導体装置は、半導体基板上に形成された複数のゲート電極と、前記複数のゲート電極それぞれの上面及び側面を覆う複数の保護絶縁膜と、前記半導体基板に形成された複数のソース／ドレイン拡散層と、前記複数の保護絶縁膜間に設けられた第１層間絶縁膜と、前記第１層間絶縁膜の上層に形成された第２層間絶縁膜と、前記第１及び第２の層間絶縁膜を貫通して設けられ、下面がそれぞれ前記ソース／ドレイン拡散層に電気的に接続し、上面が前記第２層間絶縁膜の上面とほぼ同一平面を構成する複数の第１コンタクトプラグを備えることを特徴とする。
本発明によれば、保護絶縁膜上に第２層間絶縁膜を形成していることにより、第１コンタクトプラグが形成されるコンタクトホールを形成する際、すなわち、ＳＡＣプロセスにおけるエッチングにおいて、ゲート電極の肩部を覆っている保護絶縁膜がエッチングされる量を抑え、ＳＡＣ破れを防止することができる。
また、プラグ用導電膜の研磨除去において、第２層間絶縁膜が研磨のストッパとして機能することにより、第１コンタクトプラグ（セルコンタクト）のトップ径を広く保つことができる。従って、この上に形成される容量コンタクトとセルコンタクトとの重ねマージンを大きくすることができる。
また、ブランケット絶縁膜を用いる場合、コンタクトホール底部のブランケット絶縁膜を除去する際、第２層間絶縁膜がハードマスクとして機能することにより、保護絶縁膜の上部（キャップ絶縁膜）を保護することができる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について説明する。
［第１の実施形態］
図１乃至図１６及び１８は、本発明の第１の実施の形態による半導体装置の製造工程を概略的に示す工程図である。
図１に示すように、まず、半導体基板１０１にＳＴＩ（Shallow Trench Isolation）領域１０２を形成する。次に、膜厚約７０ｎｍのゲート絶縁膜１０３、ゲート電極となる導電膜１０４及びキャップ絶縁膜となる膜厚約１４０ｎｍのシリコン窒化膜１０５ａをこの順に形成する。導電膜１０４は、膜厚約７０ｎｍのＤＯＰＯＳ（ドープドポリシリコン）膜１０４ａ、膜厚約５ｎｍのタングステンシリサイド（ＷＳｉ）膜１０４ｂ及び膜厚約５５ｎｍの窒化タングステンと膜厚約１０ｎｍのタングステンの積層膜（Ｗ／ＷＮ）１０４ｃで構成されている。
次に、図２に示すように、シリコン窒化膜１０５ａ上に反射防止膜１０６ａ及びフォトレジスト膜１０６ｂからなるマスク層１０６を形成する。
続いて、マスク層１０６を用いて、シリコン窒化膜１０５ａ、導電膜１０４及びゲート絶縁膜１０３をパターニングすることにより、図３に示す構造を得る。すなわち、ゲート絶縁膜１０３上に形成された複数のゲート電極１０４ｇ及び複数のキャップ絶縁膜１０５ｃが形成される。
次に、図４に示すように、キャップ絶縁膜１０５ｃ及びゲート電極１０４ｇをマスクとして、半導体基板１０１に半導体基板１０１と反対の導電型の不純物を導入（イオン注入）することにより、ＬＤＤ（Lightly Doped Drain）領域１０７を形成する。
次に、全面にシリコン窒化膜を形成した後、異方性エッチング（エッチバック）を行うことにより、図５に示すように、ゲート電極１０４ｇの側面を覆う膜厚約２２ｎｍのサイドウォール絶縁膜１０５ｓを形成する。これにより、キャップ絶縁膜１０５ｃとサイドウォール絶縁膜１０５ｓとからなるゲート電極１０４ｇを覆う保護絶縁膜１０５ｐが形成される。
続いて、保護絶縁膜１０５ｐをマスクとして、半導体基板１０１に半導体基板１０１と反対の導電型の不純物を導入（イオン注入）することにより、ソース／ドレイン拡散層１０８を形成する。
次に、図６に示すように、全面にシリコン窒化膜からなる膜厚約１３ｎｍのブランケット絶縁膜１０９を形成する。
次に、図７に示すように、隣接する保護絶縁膜１０５ｐ間を含む全面に層間絶縁膜として膜厚約５９０ｎｍのＢＰＳＧ膜１１０を形成する。ここで、図６において形成したブランケット絶縁膜１０９は、ＢＰＳＧ膜１１０をリフローする際の高温（約８００℃）に対し、半導体基板１０１を保護する役割を果たす。
次に、図８に示すように、層間絶縁膜１１０をＣＭＰ（Chemical Mechanical Polishing）法により、ブランケット絶縁膜１０９をストッパとして研磨除去する。通常、ＣＭＰでは、スラリーとしてシリカが用いられるが、ここでは、セリアスラリーを用いるのが好ましい。セリアスラリーを用いたＣＭＰでは、シリコン窒化膜はほとんど削られないため、ブランケット絶縁膜１０９がほぼ完全なストッパとして機能する。
次に、図９に示すように、全面に層間絶縁膜として膜厚約２００ｎｍのＮＳＧ（Non Silicate Glass）膜１１１を形成する。
次に、図１０に示すように、ＮＳＧ膜１１１上に、反射防止膜１１２ａとフォトレジスト膜１１２ｂとからなるマスク層１１２を形成する。マスク層１１２は、拡散層１０８の上部に位置する開口を有している。ここで、マスク層１１２の開口は、その幅が隣り合う保護絶縁膜１０５の肩部間よりも少し広めになるように設定するのが好ましい。
続いて、図１１に示すように、図１０のマスク層１１２を用いて、開口下のＮＳＧ膜１１１及びＢＰＳＧ膜１１０を順次エッチング除去する。
その後、図１２に示すように、ＮＳＧ膜１１１をマスクとして、異方性エッチング（エッチバック）を行い、ソース／ドレイン拡散層１０８上のブランケット絶縁膜１０９を除去する。このようにして自己整合的に、複数のコンタクトホール１１３が形成される。なお、このエッチングにおいて、ＮＳＧ膜１１１がハードマスクとして機能することにより、保護絶縁膜１０５ｐの肩部を保護することができる。
このように、保護絶縁膜１０５ｐ上にＮＳＧ膜１１１を形成していることにより、コンタクトホール１１３を形成する際、すなわち、ＳＡＣプロセスにおけるエッチングにおいて、ゲート電極１０４の肩部を覆っている保護絶縁膜１０５がエッチングされる量を抑え、ＳＡＣ破れを防止することができる。また、ブランケット絶縁膜１０９を用いていることにより、コンタクトホール１１３底部のブランケット絶縁膜を除去する際、ＮＳＧ膜１１２がハードマスクとして機能することにより、保護絶縁膜１０５の上部（キャップ絶縁膜）を保護することができる。
次に、図１３に示すように、コンタクトホール１１３を埋め込むように全面にプラグ用導電膜として膜厚約２５０ｎｍのＤＯＰＯＳ膜１１４を形成する。
続いて、図１４に示すように、ＮＳＧ膜１１１をストッパとして、ＤＯＰＯＳ膜１１４をＣＭＰ法により研磨除去し、ＤＯＰＯＳ膜１１４をコンタクトホール１１３内のみに残す。これにより、ソース／ドレイン拡散層１０８それぞれの上にコンタクトプラグ（セルコンタクト）１１４ｃｐが形成される。このように、ＮＳＧ膜１１１で擦り切るようにＤＯＰＯＳ膜１１４を研磨除去していることにより、図１４に示すように、コンタクトプラグ１１４ｃｐの上面はＮＳＧ膜とほぼ同一平面を構成することになる。このため、コンタクトプラグ１１４ｃｐのトップ径が狭くなることを防止できる。特に、本実施形態では、図１０に示したように、マスク層１１２の開口幅を広くしていることにより、ＮＳＧ膜１１１の開口幅をより広くできるため、コンタクトプラグ１１４ｃｐのトップ径をより広くすることを可能としている。
次に、図１５に示すように、膜厚約１８０ｎｍの層間絶縁膜１１５を形成する。続いて、図示のセルコンタクト１１４ｃｐのうち、中央のセルコンタクト１１４ｃｐと接続するコンタクトプラグ（ビットコンタクト）１１６を形成し、さらに、ビットコンタクト１１６と接続するビット線１１７を層間絶縁膜１１５上に形成する。
次に、図１６に示すように、層間絶縁膜１１５上に膜厚約３３０ｎｍの層間絶縁膜１１８を形成し、層間絶縁膜１１８及び１１５を貫通するコンタクトプラグ（容量コンタクト）１１９を形成する。これら容量コンタクト１１９は、図１６に示す両端のセルコンタクト１１４ｃｐにそれぞれ接続する。このとき、上述のとおり、セルコンタクト１１４ｃｐのトップ径が広くなっているため、セルコンタクト１１４ｃｐと容量コンタクト１１９との重ね合わせマージンを大きくすることができる。したがって、図１６に示すように、容量コンタクト１１９をセルコンタクト１１４ｃｐに対してオフセットさせることが可能となる。
ここで、セルコンタクト１１４ｃｐに対して容量コンタクトをオフセットさせた場合のレイアウトを図１７（ａ）に示し、セルコンタクト１１４ｃｐと容量コンタクト１１９の中心を一致させた場合のレイアウトを図１７（ｂ）に示す。セルコンタクトと容量コンタクトとの中心が一致している場合には、図１７（ｂ）に示すように容量コンタクトのレイアウトが不均一となる。これに対し、図１７（ａ）に示すように、セルコンタクト１１４ｃｐに対して容量コンタクトをオフセットさせれば、容量コンタクト１１９のレイアウトをほぼ均等とすることが可能となる。したがって、露光マージンを拡大することが可能となる。
容量コンタクト１１９を形成した後は、図１８に示すように、層間絶縁膜１１８上に膜厚約３０００ｎｍの層間絶縁膜１２０を形成し、これにキャパシタ形成用の開口１２１を形成後、開口１２１内に下部電極１２２、容量絶縁膜１２３及び上部電極１２４を順次形成することにより、シリンダ型キャパシタを形成する。その後、全面を絶縁膜１２５で覆うことにより、メモリセルトランジスタが完成する。なお、下部電極１２２は、容量を大きくするため、図示のように表面をＨＳＧ化することが好ましい。
［第２の実施形態］
次に、本発明の第２の実施形態につき説明する。本実施形態は、ゲート電極間がますます狭くなった場合でも、セルコンタクトとソース／ドレイン拡散層とを確実に電気的に接続するためのものである。
図１９乃至図２４は、第２の実施の形態による半導体装置の製造工程の一部を概略的に示す工程図である。以下の説明では、上記第１の実施形態と同一又は同様の工程は簡略化のため省略する。
まず、上記第１の実施形態と同じく図１〜５の工程を行った後、図１９に示すように、半導体基板１０１に形成されたソース／ドレイン拡散層１０８各々上に、選択的にエピタキシャル層２００を形成する。
その後、図６〜１０と同様の工程を行うことにより、図２０に示す構造を得る。図２０に示すように、ブランケット絶縁膜１０９は、ソース／ドレイン拡散層１０８上においては、図１９において形成したエピタキシャル層２００の上に形成されている。
続いて、マスク層１１２を用いて、図２１に示すように、マスク層１１２の開口下のＮＳＧ膜１１１及びＢＰＳＧ膜１１０を順次エッチング除去する。
その後、図２２に示すように、ＮＳＧ膜１１１をマスクとして、異方性エッチングを行い、エピタキシャル層２００上のブランケット絶縁膜１０９を除去する。これにより、コンタクトホール１１３が開口され、コンタクトホール１１３の底部にエピタキシャル層２００の上面が露出する。
次に、図２３に示すように、コンタクトホール１１３を埋め込むように全面にＤＯＰＯＳ膜１１４を形成する。このＤＯＰＯＳ膜１１４の埋め込みの際、本実施形態によれば、ソース／ドレイン拡散層１０８上にエピタキシャル層２００を形成していることにより、良好に埋め込むことが可能となる。
続いて、図２４に示すように、ＮＳＧ膜１１１をストッパとして、コンタクトホール１１３内のみにＤＯＰＯＳ膜１１４を残すように、ＤＯＰＯＳ膜１１４をＣＭＰ法により研磨除去し、エピタキシャル層２００と接続するコンタクトプラグ１１４ｃｐを形成する。これにより、コンタクトプラグ１１４ｃｐは、エピタキシャル層２００を介して、ソース／ドレイン拡散層１０８と電気的に接続される。なお、本実施形態においても、上記第１の実施形態と同様に、ＮＳＧ膜１１１で擦り切るようにＤＯＰＯＳ膜１１４を研磨除去していることにより、コンタクトプラグ１１４ｃｐのトップ径が狭くなることを防止できる。
この後は、第１の実施形態の図１５〜１７と同様にして、ビットコンタクト、ビット線、容量コンタクト及びキャパシタ等が形成される。
このように、本実施形態によれば、エピタキシャル層２００の存在により、開口するコンタクトホール１１３の深さを浅くすることが可能となるため、隣接するゲート電極１０４ｇの間隔が狭く、アスペクト比が高い場合でも、エッチング残りなどが発生せず、良好なコンタクトホール１１３を形成することができる。
以上、本発明の好ましい実施の形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
１０１，１１ 半導体基板
１０２ ＳＴＩ領域
１０３，１３ ゲート絶縁膜
１０４ 導電膜
１０４ａ ＤＯＰＯＳ膜
１０４ｂ ＷＳｉ膜
１０４ｃ Ｗ／ＷＮ膜
１０４ｇ，１４ ゲート電極
１０５ａ シリコン窒化膜
１０５ｃ，１６ａ キャップ絶縁膜
１０５ｓ，１６ｂ サイドウォール絶縁膜
１０５ｐ，１６ 保護絶縁膜
１０６ マスク層
１０６ａ 反射防止膜
１０６ｂ フォトレジスト膜
１０７ ＬＤＤ領域
１０８，１５ ソース／ドレイン拡散層
１０９ ブランケット絶縁膜
１１０，１１１，１１５，１１８，１２０，１７ 層間絶縁膜
１１２ マスク層
１１２ 膜
１１２ マスク層
１１２ａ 反射防止膜
１１２ｂ フォトレジスト膜
１１３ コンタクトホール
１１４ ＤＯＰＯＳ膜（プラグ用導電膜）
１１４ｃｐ，１８ コンタクトプラグ（セルコンタクト）
１１６ コンタクトプラグ（ビットコンタクト）
１１７ ビット線
１１９ コンタクトプラグ（容量コンタクト）
１２１ 開口
１２２ 下部電極
１２３ 容量絶縁膜
１２４ 上部電極
１２５ 絶縁膜
２００ エピタキシャル層
１０２ ＳＴＩ領域
１０３，１３ ゲート絶縁膜
１０４ 導電膜
１０４ａ ＤＯＰＯＳ膜
１０４ｂ ＷＳｉ膜
１０４ｃ Ｗ／ＷＮ膜
１０４ｇ，１４ ゲート電極
１０５ａ シリコン窒化膜
１０５ｃ，１６ａ キャップ絶縁膜
１０５ｓ，１６ｂ サイドウォール絶縁膜
１０５ｐ，１６ 保護絶縁膜
１０６ マスク層
１０６ａ 反射防止膜
１０６ｂ フォトレジスト膜
１０７ ＬＤＤ領域
１０８，１５ ソース／ドレイン拡散層
１０９ ブランケット絶縁膜
１１０，１１１，１１５，１１８，１２０，１７ 層間絶縁膜
１１２ マスク層
１１２ 膜
１１２ マスク層
１１２ａ 反射防止膜
１１２ｂ フォトレジスト膜
１１３ コンタクトホール
１１４ ＤＯＰＯＳ膜（プラグ用導電膜）
１１４ｃｐ，１８ コンタクトプラグ（セルコンタクト）
１１６ コンタクトプラグ（ビットコンタクト）
１１７ ビット線
１１９ コンタクトプラグ（容量コンタクト）
１２１ 開口
１２２ 下部電極
１２３ 容量絶縁膜
１２４ 上部電極
１２５ 絶縁膜
２００ エピタキシャル層
Claims (12)
- 半導体基板上に複数のゲート電極を形成する工程と、
前記複数のゲート電極それぞれの上面及び側面を覆う複数の保護絶縁膜を形成する工程と、
前記保護絶縁膜をマスクとして前記半導体基板に不純物を導入することにより前記半導体基板に複数のソース／ドレイン拡散層を形成する工程と、
前記保護絶縁膜間及び前記保護絶縁膜上を含む全面に第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜を前記保護絶縁膜の上面が露出するまで研磨除去する工程と、
前記露出された保護絶縁膜の上面を含む全面に第２層間絶縁膜を形成する工程と、
前記ゲート電極間に形成された前記第１及び第２層間絶縁膜を自己整合的にエッチングすることにより、複数のコンタクトホールを形成する工程と、
前記複数のコンタクトホールを埋め込むように全面にプラグ用導電膜を形成する工程と、
前記プラグ用導電膜を前記第２層間絶縁膜の上面が露出するまで研磨除去することにより、前記複数のコンタクトホール内に埋め込まれた複数の第１コンタクトプラグを形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記第１層間絶縁膜を形成する前に、少なくとも前記保護絶縁膜を覆うブランケット絶縁膜を形成する工程と、
前記第２層間絶縁膜をマスクとして、前記コンタクトホールの底部に形成された前記ブランケット絶縁膜を除去する工程とをさらに備える請求項１に記載の半導体装置の製造方法。 - 前記第１層間絶縁膜がＢＰＳＧ（Boro-Phospho Silicate Glass）膜であり、前記第２層間絶縁膜がＮＳＧ（Non Silicate Glass）膜であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記保護絶縁膜がシリコン窒化膜であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
- 前記保護絶縁膜がゲート電極上に形成されたキャップ絶縁膜と、前記ゲート電極および前記キャップ絶縁膜の側面を覆うサイドウォール絶縁膜を有することを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
- 前記プラグ用導電膜がＤＯＰＯＳ（ドープドポリシリコン）膜であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
- 前記ブランケット絶縁膜がシリコン窒化膜であることを特徴とする請求項２記載の半導体装置の製造方法。
- 前記第１層間絶縁膜を形成する前に、前記ソース／ドレイン拡散層上に選択的にエピタキシャル層を形成する工程をさらに備え、
前記複数のコンタクトホールを形成する工程においては、前記エピタキシャル層が露出するまで前記第１及び第２層間絶縁膜をエッチングすることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置の製造方法。 - 前記第１コンタクトプラグ上に第２コンタクトプラグを形成する工程をさらに備え、前記第２コンタクトプラグが前記第１コンタクトプラグに対してオフセットしていることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置の製造方法。
- 半導体基板上に形成された複数のゲート電極と、
前記複数のゲート電極それぞれの上面及び側面を覆う複数の保護絶縁膜と、
前記半導体基板に形成された複数のソース／ドレイン拡散層と、
前記複数の保護絶縁膜間に設けられた第１層間絶縁膜と、
前記第１層間絶縁膜の上層に形成された第２層間絶縁膜と、
前記第１及び第２の層間絶縁膜を貫通して設けられ、下面がそれぞれ前記ソース／ドレイン拡散層に電気的に接続し、上面が前記第２層間絶縁膜の上面とほぼ同一平面を構成する複数の第１コンタクトプラグを備えることを特徴とする半導体装置。 - 前記第２層間絶縁膜の上層に形成された第３層間絶縁膜と、
前記第３層間絶縁膜を貫通して設けられ、前記第１コンタクトプラグと電気的に接続する第２コンタクトプラグとをさらに備え、
前記第２コンタクトプラグが前記第１コンタクトプラグに対してオフセットしていることを特徴とする請求項１０に記載の半導体装置。 - 前記第１コンタクトプラグは、エピタキシャル層を介して前記ソース／ドレイン拡散層に電気的に接続していることを特徴とする請求項１０又は１１に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006119723A JP2007294618A (ja) | 2006-04-24 | 2006-04-24 | 半導体装置の製造方法及び半導体装置 |
| US11/691,252 US20070249151A1 (en) | 2006-04-24 | 2007-03-26 | Method of manufacturing semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006119723A JP2007294618A (ja) | 2006-04-24 | 2006-04-24 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007294618A true JP2007294618A (ja) | 2007-11-08 |
Family
ID=38620001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006119723A Pending JP2007294618A (ja) | 2006-04-24 | 2006-04-24 | 半導体装置の製造方法及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070249151A1 (ja) |
| JP (1) | JP2007294618A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231592A (ja) * | 2008-03-24 | 2009-10-08 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2011243984A (ja) * | 2010-05-14 | 2011-12-01 | Samsung Electronics Co Ltd | 半導体素子、及びその形成方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219139A (ja) * | 2009-03-13 | 2010-09-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| CN101935824B (zh) | 2009-07-03 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 离子注入方法、设备及形成轻掺杂结构的方法 |
| US8507375B1 (en) * | 2012-02-02 | 2013-08-13 | GlobalFoundries, Inc. | Alignment tolerant semiconductor contact and method |
| JP2015070192A (ja) * | 2013-09-30 | 2015-04-13 | サンケン電気株式会社 | 半導体装置の製造方法、半導体装置 |
| US9153483B2 (en) | 2013-10-30 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor integrated circuit fabrication |
| CN105446070B (zh) * | 2014-07-18 | 2019-11-08 | 中芯国际集成电路制造(上海)有限公司 | 光掩膜版、半导体器件的制作方法、半导体器件及存储芯片 |
| US9412745B1 (en) * | 2015-02-12 | 2016-08-09 | United Microelectronics Corp. | Semiconductor structure having a center dummy region |
| TWI689080B (zh) * | 2017-05-08 | 2020-03-21 | 聯華電子股份有限公司 | 記憶體裝置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4222164A (en) * | 1978-12-29 | 1980-09-16 | International Business Machines Corporation | Method of fabrication of self-aligned metal-semiconductor field effect transistors |
| EP1684343A3 (en) * | 1996-10-30 | 2010-03-03 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor memory device |
| US6184149B1 (en) * | 1997-08-26 | 2001-02-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for monitoring self-aligned contact etching |
| JP4063450B2 (ja) * | 1999-06-14 | 2008-03-19 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
| US6413852B1 (en) * | 2000-08-31 | 2002-07-02 | International Business Machines Corporation | Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material |
| US6884689B2 (en) * | 2001-09-04 | 2005-04-26 | United Microelectronics Corp. | Fabrication of self-aligned bipolar transistor |
| KR100455724B1 (ko) * | 2001-10-08 | 2004-11-12 | 주식회사 하이닉스반도체 | 반도체소자의 플러그 형성방법 |
| KR100431295B1 (ko) * | 2001-10-12 | 2004-05-12 | 주식회사 하이닉스반도체 | 반도체소자의 플러그 형성방법 |
| KR100449948B1 (ko) * | 2002-05-18 | 2004-09-30 | 주식회사 하이닉스반도체 | 콘택저항을 감소시킨 콘택플러그 형성방법 |
| KR100441998B1 (ko) * | 2002-07-06 | 2004-07-30 | 삼성전자주식회사 | 반도체 장치에서 셀프 얼라인 콘택홀 형성 방법 |
| US6861323B2 (en) * | 2003-02-21 | 2005-03-01 | Micrel, Inc. | Method for forming a SiGe heterojunction bipolar transistor having reduced base resistance |
| US7022578B2 (en) * | 2003-10-09 | 2006-04-04 | Chartered Semiconductor Manufacturing Ltd. | Heterojunction bipolar transistor using reverse emitter window |
| KR100637101B1 (ko) * | 2005-04-21 | 2006-10-20 | 주식회사 하이닉스반도체 | 에피택셜 스택과 금속층의 이중 구조로 된 콘택플러그를구비하는 반도체소자 및 그의 제조 방법 |
-
2006
- 2006-04-24 JP JP2006119723A patent/JP2007294618A/ja active Pending
-
2007
- 2007-03-26 US US11/691,252 patent/US20070249151A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231592A (ja) * | 2008-03-24 | 2009-10-08 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2011243984A (ja) * | 2010-05-14 | 2011-12-01 | Samsung Electronics Co Ltd | 半導体素子、及びその形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070249151A1 (en) | 2007-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1732124B1 (en) | Method for forming word lines in a semiconductor memory device | |
| US7675110B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4612616B2 (ja) | 半導体装置及びその製造方法 | |
| KR100503519B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3943320B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007294618A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100726145B1 (ko) | 반도체소자 제조방법 | |
| US7511328B2 (en) | Semiconductor device having raised cell landing pad and method of fabricating the same | |
| JP3953981B2 (ja) | 集積回路の製造方法 | |
| US6458692B1 (en) | Method of forming contact plug of semiconductor device | |
| US20100127398A1 (en) | Wiring structure of a semiconductor device | |
| JP2011129566A (ja) | 半導体装置の製造方法 | |
| JP2011049250A (ja) | 半導体装置およびその製造方法 | |
| US6602773B2 (en) | Methods of fabricating semiconductor devices having protected plug contacts and upper interconnections | |
| US6072241A (en) | Semiconductor device with self-aligned contact and its manufacture | |
| US8623724B2 (en) | Method of manufacturing a semiconductor device including a capacitor electrically connected to a vertical pillar transistor | |
| US8310002B2 (en) | Semiconductor device and method of forming the same | |
| KR100273987B1 (ko) | 디램 장치 및 제조 방법 | |
| JP2011129762A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20130161781A1 (en) | Semiconductor device and method for manufacturing the same | |
| GB2374458A (en) | Self aligned contact holes | |
| JP2006120904A (ja) | 半導体装置及びその製造方法 | |
| WO2014069213A1 (ja) | 半導体装置およびその製造方法 | |
| US20050121755A1 (en) | Methods of fabricating integrated circuit conductive contact structures including grooves | |
| JP2008171872A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080612 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080828 |