CN105446070B - 光掩膜版、半导体器件的制作方法、半导体器件及存储芯片 - Google Patents

光掩膜版、半导体器件的制作方法、半导体器件及存储芯片 Download PDF

Info

Publication number
CN105446070B
CN105446070B CN201410345526.3A CN201410345526A CN105446070B CN 105446070 B CN105446070 B CN 105446070B CN 201410345526 A CN201410345526 A CN 201410345526A CN 105446070 B CN105446070 B CN 105446070B
Authority
CN
China
Prior art keywords
semiconductor devices
source line
drain contact
production method
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410345526.3A
Other languages
English (en)
Other versions
CN105446070A (zh
Inventor
李绍彬
杨芸
仇圣棻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410345526.3A priority Critical patent/CN105446070B/zh
Priority to US14/739,876 priority patent/US9524880B2/en
Publication of CN105446070A publication Critical patent/CN105446070A/zh
Application granted granted Critical
Publication of CN105446070B publication Critical patent/CN105446070B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Abstract

本申请公开了一种光掩膜版、半导体器件的制作方法、半导体器件及存储芯片。该光掩膜版，包括光图形区以及光阻挡区，其中光图形区包括至少一个源线图形单元和至少一个漏极接触孔图形单元。采用该光掩膜版进行光刻的过程中，光能够穿过源线图形单元和漏极接触孔图形单元照射在光刻胶上并使得光刻胶发生感光，再采用腐蚀液去除感光的光刻胶以形成源线和漏极接触端的图形，从而减少了光刻的次数，进而简化了半导体器件的制作工艺流程，并降低半导体器件的制作成本。

Description

光掩膜版、半导体器件的制作方法、半导体器件及存储芯片
技术领域
本申请涉及半导体集成电路的制作工艺，尤其涉及一种光掩膜版、半导体器件的制作方法、半导体器件及存储芯片。
背景技术
在半导体器件的制作过程中，需要形成与晶体管的源极相连的源线以及与晶体管的漏极相连的漏极接触端，以使晶体管和外围电路之间形成电连接。例如在存储器的制作中，通常将衬底分为核心存储区和外围器件区，然后在核心存储区上形成晶体管，以及与晶体管相连的源线和漏极接触端。
目前，制作包括源线和漏极接触端的半导体器件的步骤包括：首先，在衬底上形成栅极；然后，通过光刻定义源线的图形，并按照源线的图形对衬底进行离子注入以形成源线；接下来，通过在栅极的两侧侧壁上形成侧壁层，并对栅极两侧的衬底进行离子注入以形成源极和漏极，以及在源极和漏极的上方形成金属硅化物层的步骤以形成晶体管；接下来，在晶体管依次沉积形成刻蚀阻挡层和层间介质层(ILD)；接下来，通过光刻定义漏极接触端的图形，并按照漏极接触端的图形刻蚀层间介质层和刻蚀阻挡层以形成漏极接触孔；最后，在漏极接触孔上沉积金属层，并对金属层进行平坦化以形成漏极接触端。
图1示出了上述源线的制作过程中所采用的光掩膜版的结构示意图，图2示出了上述漏极接触端的制作过程中所采用的光掩膜版的结构示意图。如图1和图2所示，光掩膜版包括光图形区10′以及光阻挡区20′，且光图形区10′具有源线或漏极接触端的图形。在光刻的过程中，光能够穿过光图形区10′照射在光刻胶上并使得光刻胶发生感光，再采用腐蚀液去除感光的光刻胶以形成源线或漏极接触端的图形。
由于光刻工艺所采用的设备以及光掩膜版的价格昂贵，使得光刻工艺的成本非常高。在半导体器件的制作过程中，源线和漏极接触端的制作是通过两次光刻完成的，两者的形成各需要一个光掩膜版。因此，现有半导体器件的制作工艺比较繁琐，制作成本较高。
发明内容
本申请旨在提供一种光掩膜版、半导体器件的制作方法、半导体器件及存储芯片，以简化半导体器件的制作工艺流程，并降低其制作成本。
为了解决上述问题，本申请提供了一种光掩膜版，包括光图形区以及光阻挡区，其中光图形区包括至少一个源线图形单元和至少一个漏极接触孔图形单元。
进一步地，上述光掩膜版中，光图形区包括至少一个源线图形单元和至少两个漏极接触孔图形单元；光阻挡区包括至少一个光阻挡单元，其中，光阻挡单元与漏极接触孔图形单元沿平行于源线图形单元延伸的方向交替设置在源线图形单元的一侧或两侧。
进一步地，上述光掩膜版中，漏极接触孔图形单元与源线图形单元形成交叉结构。
进一步地，上述光掩膜版中，漏极接触孔图形单元与源线图形单元形成正交结构。
进一步地，上述光掩膜版中，当漏极接触孔图形单元设置在源线图形单元的两侧时，漏极接触孔图形单元对称地设置在源线图形单元两侧。
进一步地，上述光掩膜版中，当光阻挡区包括多个光阻挡单元时，各光阻挡单元的图形可以相同也可以不同。
本申请还提供了一种半导体器件的制作方法，该制作方法包括以下步骤：在衬底上形成晶体管；形成覆盖晶体管的介质层；采用本申请提供的光掩膜版对介质层进行光刻及刻蚀，以在晶体管的两侧形成凹槽；在凹槽中形成金属层，以形成源线和漏极接触端。
进一步地，上述制作方法中，形成晶体管的步骤包括：在衬底上形成栅极；在栅极的两侧侧壁上形成侧壁层；对相邻的侧壁层之间的衬底进行离子注入，以形成源极和漏极。
进一步地，上述制作方法中，在形成晶体管的步骤中，在形成侧壁层之前，对位于栅极的两侧的衬底进行离子注入，以形成轻掺杂区；在形成源极和漏极之后，在源极和漏极上形成金属硅化物层。
进一步地，上述制作方法中，形成介质层的步骤包括：形成覆盖晶体管的刻蚀阻挡层；以及
在刻蚀阻挡层上形成层间介质层。
进一步地，上述制作方法中，在对介质层进行刻蚀的步骤中，刻蚀去除层间介质层，以及晶体管的上表面上的刻蚀阻挡层。
进一步地，上述制作方法中，刻蚀阻挡层的材料选自SiN或SiON；层间介质层的材料选自SiO2或SiOC。
进一步地，上述制作方法中，形成金属层的步骤包括：在凹槽中以及晶体管的上表面上形成金属预备层；平坦化金属预备层，以形成低于晶体管的上表面的金属层。
进一步地，上述制作方法中，金属层的材料选自W、Co或Ti中的任一种。
本申请还提供了一种半导体器件，该半导体器件由本申请上述的半导体器件的制作方法制作而成。
本申请还提供了一种存储芯片，包括核心存储区，以及设置于核心存储区上的半导体器件，其中半导体器件由本申请上述的半导体器件的制作方法制作而成。
应用本申请提供的技术方案，提供了具有源线图形单元和漏极接触孔图形单元的光掩膜版。采用该光掩膜版进行光刻的过程中，光能够穿过源线图形单元和漏极接触孔图形单元照射在光刻胶上并使得光刻胶发生感光，再采用腐蚀液去除感光的光刻胶以形成源线和漏极接触端的图形，从而减少了光刻的次数，进而简化了半导体器件的制作工艺流程，并降低半导体器件的制作成本。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了现有半导体器件的制作过程中，制作源线时所采用的光掩膜版的结构示意图；
图2示出了现有半导体器件的制作过程中，制作漏极接触端时所采用的光掩膜版的结构示意图；
图3示出了在本申请提供的光掩膜版的剖面结构示意图；
图4示出了本申请提供的半导体器件的制作方法的流程示意图；
图5示出了在本申请提供的半导体器件的制作方法中，在衬底上形成晶体管后的基体的剖面结构示意图；
图6示出了形成覆盖图5所示的晶体管的介质层后的基体的剖面结构示意图；
图7示出了采用本申请提供的光掩膜版对图6所示的介质层进行光刻及刻蚀，以在晶体管的两侧形成凹槽后的基体的剖面结构示意图；以及
图8示出了在图7所示的凹槽中形成金属层，以形成源线和漏极接触端后的基体的剖面结构示意图。
具体实施方式
下面将结合本申请的具体实施方式，对本申请的技术方案进行详细的说明，但如下实施例仅是用以理解本申请，而不能限制本申请，本申请中的实施例及实施例中的特征可以相互组合，本申请可以由权利要求限定和覆盖的多种不同方式实施。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。由背景技术可知，现有半导体器件的制作工艺比较繁琐，制作成本较高。本申请的发明人针对上述问题进行研究，提出了一种光掩膜版。如图3所示，该光掩膜版包括光图形区10以及光阻挡区20，其中，光图形区10包括至少一个源线图形单元101以及至少一个漏极接触孔图形单元103。
采用上述光掩膜版进行光刻的过程中，光能够穿过能够源线图形单元和漏极接触孔图形单元照射在光刻胶上并使得光刻胶发生感光，再采用腐蚀液去除感光的光刻胶以形成源线和漏极接触端的图形，从而减少了光刻的次数，进而简化了半导体器件的制作工艺流程，并降低半导体器件的制作成本。
在上述光掩膜版中，光图形区10和光阻挡区20的个数及位置关系可以根据欲形成半导体器件进行设置。在一种优选的实施方式中，光阻挡区20包括至少一个光阻挡单元201，光图形区10包括至少一个源线图形单元101，以及至少两个漏极接触孔图形单元103，其中光阻挡单元201与漏极接触孔图形单元103沿平行于源线图形单元101延伸的方向交替设置在源线图形单元101的一侧或两侧。按照上述光掩膜版进行光刻，能够定义半导体器件中常见的源线和漏极接触孔的图形。
在上述光掩膜版中，漏极接触孔图形单元103与源线图形单元101的位置关系可以根据欲形成半导体器件进行设置。漏极接触孔图形单元103与源线图形单元101可以相连接也可以不连接。当漏极接触孔图形单元103与源线图形单元101相连接时，一种优选的实施方式中，漏极接触孔图形单元103与源线图形单元101形成交叉结构。在另一种优选的实施方式中，漏极接触孔图形单元103与源线图形单元101形成正交结构。在现有的半导体器件中，漏极接触孔和源线之间通常呈垂直设置，因此漏极接触孔图形单元103与源线图形单元101通常形成正交结构，但是漏极接触孔图形单元103与源线图形单元101的位置关系并不仅限于正交关系。
在上述光掩膜版中，当光阻挡单元201与漏极接触孔图形单元103设置在源线图形单元101的两侧时，漏极接触孔图形单元103可以对称地也可以非对称地设置在源线图形单元101两侧。优选地，漏极接触孔图形单元103对称地设置在源线图形单元101两侧。在现有的半导体器件中，漏极接触孔通常对称地设置在源线的两侧，因此漏极接触孔图形单元103通常对称地设置在源线图形单元101两侧，但是漏极接触孔图形单元103与源线图形单元101的位置关系并不仅限于对称关系。
在上述光掩膜版中，各光阻挡单元201的图形对应于所形成漏极接触孔之间的距离。由于所形成漏极接触孔之间的距离可以相同也可以不相同，因此，当光阻挡区20包括多个光阻挡单元201时，各光阻挡单元201的图形可以相同也可以不同。
本申请还提供了一种半导体器件的制作方法。如图4所示，该制作方法包括以下步骤：在衬底上形成晶体管；形成覆盖晶体管的介质层；采用本申请提供的掩膜版对介质层进行光刻及刻蚀，以在晶体管的两侧形成凹槽；以及在凹槽中形成金属层，以形成源线和漏极接触端。
上述制作方法中，采用本申请提供的光掩膜版进行光刻时，光能够穿过源线图形单元和漏极接触孔图形单元照射在光刻胶上并使得光刻胶发生感光，再采用腐蚀液去除感光的光刻胶以形成源线和漏极接触端的图形，从而减少了光刻的次数，进而简化了半导体器件的制作工艺流程，并降低半导体器件的制作成本。
图5至图8示出了本申请提供的半导体器件的制作方法中，经过各个步骤后得到的基体的剖面结构示意图。下面将结合图5至图8，进一步说明本申请所提供的半导体器件的制作方法。
首先，在衬底30上形成晶体管40，进而形成如图5所示的基体结构。上述晶体管40可以为本领域中常见的晶体管40，在一种可选的实施方式中，上述晶体管40包括栅极、设置于栅极两侧侧壁上的侧壁层、设置于栅极两侧衬底30中的源极和漏极以及设置于源极和漏极上的金属硅化物层。需要注意的是，上述晶体管40还可以包括设置于栅极两侧衬底30中的轻掺杂区。
形成上述晶体管40的工艺可以参照现有技术。在一种可选的实施方式中，形成上述晶体管40的工艺包括：首先，在衬底30上形成栅极；然后，对栅极两侧的衬底30进行离子注入，以在栅极两侧衬底30中形成轻掺杂区；接下来，在栅极两侧的侧壁上形成侧壁层；接下来，对相邻侧壁层之间的衬底30进行离子注入，以在栅极两侧衬底30中的源极和漏极；接下来，在源极和漏极上形成金属硅化物层。
上述栅极的材料可以为多晶硅或金属(例如Cu)，形成上述栅极的工艺可以为化学气相沉积或溅射等。在上述栅极和衬底30之间还包括介质层，以隔离栅极和衬底30。上述介质层的材料可以为本领域中常见的介质材料，例如SiO2等。
在形成上述轻掺杂区的步骤中，掺杂离子的种类和浓度可以根据现有技术进行设定。在一种可选的实施方式中，掺杂离子为砷或磷，掺杂离子的浓度为1E+14～1E+15atom/cm3。上述轻掺杂区具有较低的电阻率，能够抑制存储器的短沟道效应，减少漏电流的产生，提高半导体器件的性能。
上述侧壁层可以根据现有技术进行设定。在一种可选的实施方式中，上述侧壁层包括依次设置于栅极的两侧侧壁上的偏移间隙壁和主侧壁层。上述偏移间隙壁和主侧壁层的材料可以为本领域中常见的介质材料，例如SiO2或SiN等。形成上述偏移间隙壁和主侧壁层的工艺可以为化学气相沉积、溅射、蒸发等，上述工艺为本领域的现有技术，在此不再赘述。
在形成源极和漏极的步骤中，掺杂离子的种类和浓度可以根据现有技术进行设定。在一种可选的实施方式中，掺杂离子为砷或磷，掺杂离子的浓度为1E+15～8E+18atom/cm3。在形成源极和漏极之后，在源极和漏极上形成金属硅化物层，以降低源极和漏极区的电阻，进而减少低源极和漏极与源线或漏极接触端之间的接触电阻。上述金属硅化物可以是硅化钛、硅化钨或硅化镍等，形成上述金属硅化物的可以溅射、电镀或化学气相沉积等，上述工艺为本领域的现有技术，在此不再赘述。
完成在衬底30上形成晶体管40的步骤之后，形成覆盖晶体管40的介质层50，进而形成如图6所示的基体结构。形成介质层50的方法有很多种，一种优选的实施方式中，形成介质层50的步骤包括：形成覆盖晶体管40的刻蚀阻挡层501；以及在刻蚀阻挡层501上形成层间介质层503。
优选地，上述刻蚀阻挡层501的材料选自SiN或SiON；上述层间介质层503的材料选自SiO2或SiOC中的任一种或多种。形成上述刻蚀阻挡层501和层间介质层503的工艺可以为学气相沉积、蒸发或溅射等，上述工艺为本领域现有技术，在此不再赘述。
完成形成覆盖晶体管40的介质层50的步骤之后，采用本申请提供的光掩膜版对介质层50进行光刻及刻蚀，以在晶体管40的两侧形成凹槽60，进而形成如图7所示的基体结构。采用本申请提供的光掩膜版进行光刻的过程中，光能够穿过源线图形单元和漏极接触孔图形单元照射在光刻胶上并使得光刻胶发生感光，再采用腐蚀液去除感光的光刻胶以形成凹槽(即源线和漏极接触端)的图形，从而减少了光刻的次数，进而简化了半导体器件的制作工艺流程，并降低半导体器件的制作成本。
上述光刻的步骤包括：首先，在介质层50上形成光刻胶层；然后，采用本申请提供的光掩膜版对光刻胶进行曝光，即光穿过源线图形单元和漏极接触孔图形单元照射在光刻胶上并使得光刻胶发生感光；最后，采用腐蚀液去除感光的光刻胶以形成凹槽(源线和漏极接触端)的图形。在上述刻蚀的过程中，依照光刻胶层中的图形对介质层50进行刻蚀，以在晶体管40的两侧形成凹槽60(一侧形成源线接触孔61，并在晶体管的相对设置的另一侧形成漏极接触孔63)。在一种优选的实施方式中，在对介质层50进行刻蚀的步骤中，刻蚀去除层间介质层503，以及晶体管40的上表面上的刻蚀阻挡层501。上述刻蚀可以为干法刻蚀，更优选为等离子刻蚀。上述工艺为本领域现有技术，在此不再赘述。
完成对介质层50进行光刻及刻蚀，以在晶体管40的两侧形成凹槽60的步骤之后，在凹槽60中形成金属层70，以形成源线701和漏极接触端703，进而形成如图8所示的基体结构。形成上述金属层70的方法有很多种，在一种优选的实施方式中，形成上述金属层70的步骤包括：在凹槽60(包括源线接触孔61和漏极接触孔63)中，以及晶体管40的上表面上形成金属预备层；以及平坦化金属预备层，以形成低于晶体管40的上表面的金属层70(包括源线701和漏极接触端703)。
上述金属预备层可以为本领域中常见的金属材料，在一种优选的实施方式中，金属预备层的材料选自W、Co、Ti中的任一种。形成上述金属预备层的工艺可以为化学气相沉积、蒸发或溅射等，上述工艺为本领域现有技术，在此不再赘述。上述平坦化可以为本领域中常见的平坦化工艺，例如化学机械抛光，上述工艺为本领域现有技术，在此不再赘述。
本申请还提供了一种半导体器件，该半导体器件由本申请提供的半导体器件的制作方法制作而成。该半导体器件的制作工艺流程得以简化，制作成本得以降低，同时该半导体器件的性能得以提高。
本申请还提供了一种存储芯片，包括核心存储区，以及设置于核心存储区上的半导体器件，其中半导体器件由本申请提供的半导体器件的制作方法制作而成。该存储器中半导体器件的制作工艺流程得以简化，制作成本得以降低，同时该存储器的性能得以提高。
从以上实施例可以看出，本申请上述的实例实现了如下技术效果：提供了具有源线图形单元和漏极接触孔图形单元的光掩膜版。采用该光掩膜版进行光刻的过程中，光能够穿过源线图形单元和漏极接触孔图形单元照射在光刻胶上并使得光刻胶发生感光，再采用腐蚀液去除感光的光刻胶以形成源线和漏极接触端的图形，从而减少了光刻的次数，进而简化了半导体器件的制作工艺流程，并降低半导体器件的制作成本。
以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (14)

1.一种光掩膜版，包括光图形区以及光阻挡区，其特征在于，
所述光图形区包括至少一个源线图形单元和至少两个漏极接触孔图形单元；
所述光阻挡区包括至少一个光阻挡单元，
其中，所述光阻挡单元与所述漏极接触孔图形单元沿平行于所述源线图形单元延伸的方向交替设置在所述源线图形单元的一侧或两侧；
所述漏极接触孔图形单元与所述源线图形单元形成交叉结构。
2.根据权利要求1所述的光掩膜版，其特征在于，所述漏极接触孔图形单元与所述源线图形单元形成正交结构。
3.根据权利要求2所述的光掩膜版，其特征在于，当所述漏极接触孔图形单元设置在所述源线图形单元的两侧时，所述漏极接触孔图形单元对称地设置在所述源线图形单元两侧。
4.根据权利要求1所述的光掩膜版，其特征在于，当所述光阻挡区包括多个所述光阻挡单元时，各所述光阻挡单元的图形相同或不同。
5.一种半导体器件的制作方法，其特征在于，所述制作方法包括以下步骤：
在衬底上形成晶体管；
形成覆盖所述晶体管的介质层；
采用权利要求1至4中任一项所述的光掩膜版对所述介质层进行光刻及刻蚀，以在所述晶体管的两侧形成凹槽；
在所述凹槽中形成金属层，以形成源线和漏极接触端。
6.根据权利要求5所述的制作方法，其特征在于，形成所述晶体管的步骤包括：
在所述衬底上形成栅极；
在所述栅极的两侧侧壁上形成侧壁层；
对相邻的所述侧壁层之间的所述衬底进行离子注入，以形成源极和漏极。
7.根据权利要求6所述的制作方法，其特征在于，在形成所述晶体管的步骤中，在形成所述侧壁层之前，对位于所述栅极的两侧的所述衬底进行离子注入，以形成轻掺杂区；
在形成所述源极和所述漏极之后，在所述源极和所述漏极上形成金属硅化物层。
8.根据权利要求5所述的制作方法，其特征在于，形成所述介质层的步骤包括：
形成覆盖所述晶体管的刻蚀阻挡层；以及
在所述刻蚀阻挡层上形成层间介质层。
9.根据权利要求8所述的制作方法，其特征在于，在对所述介质层进行刻蚀的步骤中，刻蚀去除所述层间介质层，以及所述晶体管的上表面上的所述刻蚀阻挡层。
10.根据权利要求9所述的制作方法，其特征在于，
所述刻蚀阻挡层的材料选自SiN或SiON；
所述层间介质层的材料选自SiO2或SiOC。
11.根据权利要求5所述的制作方法，其特征在于，形成所述金属层的步骤包括：
在所述凹槽中以及所述晶体管的上表面上形成金属预备层；
平坦化所述金属预备层，以形成低于所述晶体管的上表面的所述金属层。
12.根据权利要求11所述的制作方法，其特征在于，所述金属层的材料选自W、Co或Ti中的任一种。
13.一种半导体器件，其特征在于，所述半导体器件由权利要求5至12中任一项所述的制作方法制作而成。
14.一种存储芯片，包括核心存储区，以及设置于所述核心存储区上的半导体器件，其特征在于，所述半导体器件由权利要求5至12中任一项所述的制作方法制作而成。
CN201410345526.3A 2014-07-18 2014-07-18 光掩膜版、半导体器件的制作方法、半导体器件及存储芯片 Active CN105446070B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410345526.3A CN105446070B (zh) 2014-07-18 2014-07-18 光掩膜版、半导体器件的制作方法、半导体器件及存储芯片
US14/739,876 US9524880B2 (en) 2014-07-18 2015-06-15 Mask and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410345526.3A CN105446070B (zh) 2014-07-18 2014-07-18 光掩膜版、半导体器件的制作方法、半导体器件及存储芯片

Publications (2)

Publication Number Publication Date
CN105446070A CN105446070A (zh) 2016-03-30
CN105446070B true CN105446070B (zh) 2019-11-08

Family

ID=55075163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410345526.3A Active CN105446070B (zh) 2014-07-18 2014-07-18 光掩膜版、半导体器件的制作方法、半导体器件及存储芯片

Country Status (2)

Country Link
US (1) US9524880B2 (zh)
CN (1) CN105446070B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113138527B (zh) * 2020-01-16 2024-04-02 中芯国际集成电路制造(上海)有限公司 掩膜版、存储单元、sram器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154574A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 栅极侧壁层的形成方法
CN101393893A (zh) * 2007-09-17 2009-03-25 中芯国际集成电路制造(上海)有限公司 具有不同侧壁层宽度的cmos器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3430091B2 (ja) * 1999-12-01 2003-07-28 Ｎｅｃエレクトロニクス株式会社 エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置
US6461963B1 (en) * 2000-08-30 2002-10-08 Micron Technology, Inc. Utilization of disappearing silicon hard mask for fabrication of semiconductor structures
KR20030017135A (ko) * 2001-08-24 2003-03-03 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
JP2007294618A (ja) * 2006-04-24 2007-11-08 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
US7968952B2 (en) * 2006-12-29 2011-06-28 Intel Corporation Stressed barrier plug slot contact structure for transistor performance enhancement
US8754483B2 (en) * 2011-06-27 2014-06-17 International Business Machines Corporation Low-profile local interconnect and method of making the same
JP2014239191A (ja) * 2013-06-10 2014-12-18 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154574A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 栅极侧壁层的形成方法
CN101393893A (zh) * 2007-09-17 2009-03-25 中芯国际集成电路制造(上海)有限公司 具有不同侧壁层宽度的cmos器件及其制造方法

Also Published As

Publication number Publication date
CN105446070A (zh) 2016-03-30
US20160020106A1 (en) 2016-01-21
US9524880B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
US20240090223A1 (en) Novel 3D NAND Memory Device And Method of Forming The Same
CN104134667B (zh) 包含sram的集成电路及其形成方法
US9147747B2 (en) Semiconductor structure with hard mask disposed on the gate structure
TWI520275B (zh) 記憶裝置與其形成方法
US9252156B2 (en) Conductor structure and method
CN110024126A (zh) 三维存储器件及其形成方法
CN110100307A (zh) 三维存储器件及其制作方法
US7667246B2 (en) Field programmable gate array (FPGA) multi-parallel structure
TW201727360A (zh) 形成圖案的方法
CN109494192A (zh) 半导体元件以及其制作方法
US11257673B2 (en) Dual spacer metal patterning
CN105446070B (zh) 光掩膜版、半导体器件的制作方法、半导体器件及存储芯片
US10529710B2 (en) Semiconductor device with local interconnect structure and manufacturing method thereof
CN103779232B (zh) 一种薄膜晶体管的制作方法
JP2008047863A (ja) 不揮発性メモリのウェルピックアップ構造を製造する方法
CN109509721B (zh) 半导体元件及其制作方法
US20150364479A1 (en) Semiconductor device
CN109037341A (zh) 具有拉长触点的mos晶体管结构
US20150364337A1 (en) Patterning of a hard mask material
CN207503974U (zh) 基于间距倍增形成的集成电路图案
KR101860250B1 (ko) 반도체 기판들에서 콘택트들을 생성하기 위한 방법
KR101159169B1 (ko) 상변화 메모리 소자 제조 방법
CN103474389B (zh) 金属互连结构的制作方法
TWI660234B (zh) 形成包括實質上與其他結構對齊之線性結構之半導體裝置結構之方法
KR20220000397A (ko) 3d 로직 및 메모리에 대한 자기 정렬 접촉부들

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant