KR100503519B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100503519B1
KR100503519B1 KR10-2003-0004358A KR20030004358A KR100503519B1 KR 100503519 B1 KR100503519 B1 KR 100503519B1 KR 20030004358 A KR20030004358 A KR 20030004358A KR 100503519 B1 KR100503519 B1 KR 100503519B1
Authority
KR
South Korea
Prior art keywords
contact
layer
forming
insulating film
interlayer insulating
Prior art date
Application number
KR10-2003-0004358A
Other languages
English (en)
Other versions
KR20040067315A (ko
Inventor
박병준
김지영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0004358A priority Critical patent/KR100503519B1/ko
Priority to US10/688,017 priority patent/US7052983B2/en
Priority to TW092128835A priority patent/TWI278964B/zh
Priority to CNB2003101186156A priority patent/CN100561728C/zh
Priority to JP2004010785A priority patent/JP4456880B2/ja
Priority to DE102004003315A priority patent/DE102004003315B4/de
Publication of KR20040067315A publication Critical patent/KR20040067315A/ko
Application granted granted Critical
Publication of KR100503519B1 publication Critical patent/KR100503519B1/ko
Priority to US11/279,080 priority patent/US7342275B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

반도체 장치 및 그 제조방법이 개시되어 있다. 반도체 기판 상에 소정 간격으로 이격되고, 제1 도전층 및 상기 제1 도전층 상에 적층된 절연 마스크층을 포함하는 복수개의 배선들을 형성한다. 각 배선의 측벽에 절연막 스페이서들을 형성한다. 상기 절연막 스페이서의 외주면에 접하면서 상기 배선과 인접한 배선 사이의 공간을 매립하도록 제2 도전층으로 이루어진 복수개의 자기정렬 콘택 패드들을 형성한다. 상기 콘택 패드들이 형성된 기판의 전면에 층간 절연막을 형성하고, 상기 층간 절연막을 부분적으로 식각하여 콘택 패드를 노출하는 콘택홀을 형성한다. 상기 콘택홀을 통해 노출된 콘택 패드의 표면 상에, 상기 배선의 절연 마스크층을 커버하도록 선택적 에피택시얼 실리콘층을 형성한다. 따라서, 하부 배선과 상기 콘택홀의 내부에 형성되어질 상부 배선과의 전기적 단락을 방지할 수 있다.

Description

반도체 장치 및 그 제조방법{Semiconductor device and Method of manufacturing the same}
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 다이내믹 랜덤 억세스 메모리(이하, DRAM이라 한다) 장치 및 그 제조방법에 관한 것이다.
반도체 장치의 제조 기술들이 발달되고 메모리 장치에 대한 응용이 확대됨에 따라, 고 용량을 갖는 메모리 장치들이 개발되어 왔다. 특히, 하나의 캐패시터와 하나의 트랜지스터로 메모리 셀이 구성되는 DRAM 장치는 그 집적도가 현저히 향상되어 왔다.
반도체 장치의 집적도가 증가함에 따라, 소자와 소자 또는 층과 층을 고전도성 박막으로 연결시키는 콘택홀의 크기는 감소하는 반면, 층간 절연막의 두께는 증가하고 있다. 따라서, 콘택홀의 어스펙트비(즉, 홀의 직경에 대한 홀의 길이의 비)가 증가하여 사진식각(photolithography process) 공정에서 콘택홀의 정렬 마진이 감소함으로써, 기존의 콘택 형성방법으로는 미세 크기의 콘택홀을 형성하는 것이 어렵게 되었다.
이에 따라, DRAM 장치에서는 콘택홀의 어스펙트비를 감소시키기 위해 랜딩 패드(landing pad)를 사용하고 있으며, 0.1㎛ 이하의 패턴 크기에서는 자기정렬 콘택(self-aligned contact) 구조를 이용하여 정렬 마진의 감소에 따른 단락 발생의 문제를 해결하고 있다.
도 1a 및 도 1b는 종래 방법에 의한 자기정렬 콘택 패드를 갖는 DRAM 장치의 제조방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 트렌치 소자분리와 같은 통상의 소자 분리 공정으로 반도체 기판(10)을 활성 영역과 소자분리 영역(12)으로 구분한다. 이어서, 열적 산화법(thermal oxidation)으로 상기 활성 영역의 표면에 얇은 게이트 산화막(도시하지 않음)을 성장시킨 후, 그 위에 워드라인으로 제공되는 MOS 트랜지스터의 게이트 전극(18)을 형성한다. 바람직하게는, 상기 게이트 전극(18)은 고농도의 불순물로 도핑된 폴리실리콘층(14)과 텅스텐 실리사이드층(16)이 적층된 폴리사이드 구조로 형성된다.
상기 게이트 전극(18)은 그 상부에 실리콘 질화물로 이루어진 게이트 마스크층(20)이 형성되고, 그 측벽에 실리콘 질화물로 이루어진 게이트 스페이서(22)가 형성된다. 이어서, 상기 게이트 전극(18) 및 게이트 스페이서(22)를 이온주입 마스크로 이용하는 통상의 이온주입 공정에 의해 상기 게이트 스페이서(22) 양측의 기판 표면에 MOS 트랜지스터의 소오스/드레인 영역(도시하지 않음)을 형성한다.
상기 MOS 트랜지스터들을 포함한 기판(10)의 전면에 제1 층간 절연막(24)을 증착한 후, 상기 활성 영역을 노출하는 개구부를 갖는 바(bar) 형태의 마스크 패턴을 이용하여 인접한 게이트 전극(18)들 사이의 소오스/드레인 영역의 표면이 노출될 때까지 상기 제1 층간 절연막(24)을 식각한다.
그런 다음, 상기 개구부를 매립하도록 제1 층간 절연막(24) 상에 고농도의 불순물로 도핑된 폴리실리콘으로 이루어진 제1 도전층을 증착하고, 상기 제1 도전층을 게이트 마스크층(20)의 상부 표면이 노출될 때까지 화학 기계적 연마(chemical mechanical polishing; CMP) 공정으로 평탄화한다. 그러면, 상기 게이트 전극(18)에 자기정렬되고 상기 소오스/드레인 영역과 접촉되는 제1 및 제2 콘택 패드(26a, 26b)가 형성된다.
상기 제1 층간 절연막(24) 및 콘택 패드들(26a, 26b) 상에 실리콘 산화물로 이루어진 제2 층간 절연막(28)을 증착한 후, CMP 또는 에치백 공정으로 상기 제2 층간 절연막(28)을 평탄화시킨다. 이어서, 사진식각 공정에 의해 상기 제2 층간 절연막(28)을 부분적으로 식각하여 상기 드레인 영역과 접촉하는 제2 콘택 패드(26b)를 노출하는 비트라인 콘택홀(30)을 형성한다. 상기 비트라인 콘택홀(30)을 매립하도록 상기 제2 층간 절연막(28) 상에 제2 도전층 및 실리콘 질화막을 차례로 증착한 후, 사진식각 공정으로 상기 실리콘 질화막 및 제2 도전층을 패터닝함으로써, 그 상면에 비트라인 마스크(34)를 구비하는 비트라인(32)을 형성한다.
상기 결과물의 전면에 실리콘 산화물로 이루어진 제3 층간 절연막(36)을 증착한 후, CMP 또는 에치백 공정으로 상기 제3 층간 절연막(36)을 평탄화시킨다. 이어서, 사진식각 공정으로 상기 제3 층간 절연막(36) 및 제2 층간 절연막(28)을 부분적으로 식각하여 상기 소오스 영역과 접촉하는 제1 콘택 패드(26a)를 노출하는 스토리지 노드 콘택홀(38)을 형성한다. 이때, 상기 스토리지 노드 콘택홀(38)은 게이트 방향과 동일한 방향으로 인접하는 제1 콘택 패드(26a)들을 병합(merge)하여 노출하는 라인 형태로 형성한다.
도 1b를 참조하면, 상기 스토리지 노드 콘택홀(38) 및 제3 층간 절연막(36) 상에 실리콘 질화막을 증착하고 이를 이방성 식각하여 상기 스토리지 노드 콘택홀(38)의 내 측벽 상에 콘택 스페이서(40)를 형성한다.
이어서, 상기 스토리지 노드 콘택홀(38)을 매립하도록 제3 층간 절연막(36) 상에 도핑된 폴리실리콘으로 이루어진 제3 도전층을 증착하고, CMP 공정으로 상기 제3 층간 절연막(36)의 표면이 노출될 때까지 상기 제3 도전층을 평탄화하여 노드 분리된 스토리지 노드 콘택 플러그(도시하지 않음)를 형성한다.
상술한 종래 방법에 의하면, 콘택 패드(26a, 26b)를 형성하기 위한 자기정렬 콘택 식각 공정, 콘택 패드(26a, 26b)를 노드 분리하기 위한 CMP 공정 및 콘택 스페이서(40)를 형성하기 위한 식각 공정시 그 하부의 실리콘 질화물로 이루어진 게이트 마스크층(20)에 리세스(recess)가 발생하여 상기 게이트 마스크층(20)이 그 하부의 게이트 전극(18)을 충분히 보호하지 못하게 된다. 이러한 문제를 해결하기 위해서는 상기 게이트 마스크층(20)의 두께를 증가시켜야 하지만, 이 경우 포토레지스트막과 실리콘 질화막과의 낮은 식각 선택비로 인하여 게이트 낫칭(notching)이 발생하는 문제가 있다.
따라서, 게이트 마스크층(20)의 두께를 증가시키는데 한계가 있기 때문에, 자기정렬 콘택 식각 공정 및 그 후속 공정들을 진행하면서 게이트 마스크층(20)의 두께가 지속적으로 감소하게 되어 상기 게이트 전극(18)의 에지부를 노출시키게 된다. 그 결과, 비트라인(32)과 게이트 전극(18)이 전기적으로 단락되거나(도 1a의 C 참조) 스토리지 노드 콘택 플러그와 게이트 전극(18)이 전기적으로 단락되는(도 1b의 D 참조) 문제가 발생하게 된다.
따라서, 본 발명의 제1의 목적은 하부 배선과 상부 배선 간의 전기적 단락을 방지할 수 있는 반도체 장치를 제공하는데 있다.
본 발명의 제2의 목적은 하부 배선과 상부 배선 간의 전기적 단락을 방지할 수 있는 반도체 장치의 제조방법을 제공하는데 있다.
본 발명의 제3의 목적은 스토리지 노드 콘택과 게이트 전극 또는 비트라인 콘택과 게이트 전극 간의 전기적 단락을 방지할 수 있는 DRAM 장치의 제조방법을 제공하는데 있다.
상기한 제1의 목적을 달성하기 위하여 본 발명은, 반도체 기판; 상기 기판 상에 서로 소정 간격으로 이격되어 형성되고, 제1 도전층 및 상기 제1 도전층 상에 적층된 절연 마스크층을 포함하는 복수개의 배선들; 각 배선의 측벽에 형성된 절연막 스페이서들; 상기 절연막 스페이서의 외주면에 접하면서 배선과 인접한 배선 사이의 공간을 매립하여 형성되고, 제2 도전층으로 이루어진 복수개의 자기정렬 콘택 패드들; 상기 콘택 패드들, 배선들 및 기판 상에 형성되고, 상기 콘택 패드들을 노출하는 콘택홀들을 갖는 층간 절연막; 상기 콘택홀들을 통해 노출된 콘택 패드들의 표면들 상에, 상기 콘택홀들을 통해 노출된 상기 배선들의 절연 마스크층들을 커버하도록 형성된 복수개의 선택적 에피택시얼 실리콘층들; 상기 콘택홀들의 내 측벽들 상에서 상기 선택적 에피택시얼 실리콘층들까지 연장하여 형성된 복수개의 콘택 스페이서들; 및 상기 콘택 스페이서들이 형성된 상기 콘택홀들을 매립하도록 상기 에피택시얼 실리콘층들 상에 형성된 복수개의 콘택 플러그들을 구비하는 것을 특징으로 하는 반도체 장치를 제공한다.
바람직하게는, 상기 절연 마스크층 및 절연막 스페이서는 실리콘 질화물 계열의 물질로 형성된다.
상기한 제2의 목적을 달성하기 위하여 본 발명은, 반도체 기판 상에 서로 소정 간격으로 이격되고, 제1 도전층 및 상기 제1 도전층 상에 적층된 절연 마스크층을 포함하는 복수개의 배선들을 형성하는 단계; 각 배선의 측벽에 절연막 스페이서들을 형성하는 단계; 상기 절연막 스페이서의 외주면에 접하면서 상기 배선과 인접한 배선 사이의 공간을 매립하도록 제2 도전층으로 이루어진 복수개의 자기정렬 콘택 패드들을 형성하는 단계; 상기 콘택 패드들이 형성된 기판의 전면에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 부분적으로 식각하여 상기 콘택 패드들을 노출하는 콘택홀들을 형성하는 단계; 상기 콘택홀들을 통해 노출된 상기 콘택 패드들의 표면들 상에, 상기 콘택홀들을 통해 노출된 상기 배선들의 절연 마스크층들을 커버하도록 복수개의 선택적 에피택시얼 실리콘층들을 형성하는 단계; 상기 선택적 에피택시얼 실리콘층들을 에치 스토퍼로 이용하여 상기 콘택홀들의 내 측벽들 상에 복수개의 콘택 스페이서들을 형성하는 단계; 및 상기 콘택 스페이서들이 형성된 상기 콘택홀들을 매립하도록 상기 에피택시얼 실리콘층 상에 복수개의 콘택 플러그들을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
또한, 본 발명의 상기한 제2의 목적은, 반도체 기판 상에 서로 소정 간격으로 이격되고, 제1 도전층 및 상기 제1 도전층 상에 적층된 절연 마스크층을 포함하는 복수개의 배선들을 형성하는 단계; 각 배선의 측벽에 절연막 스페이서들을 형성하는 단계; 적어도 두 개의 다른 콘택 영역들을 포함하는 개구부를 갖는 바 형태의 마스크 패턴을 이용하여, 배선과 인접한 배선 사이의 기판 표면과 접촉하는 적어도 두 개의 다른 자기정렬 콘택 패드들을 형성하는 단계; 상기 적어도 두 개의 다른 콘택 패드들이 형성된 기판의 전면에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 부분적으로 식각하여 상기 적어도 두 개의 다른 콘택 패드들 중 하나의 콘택 패드를 노출하는 콘택홀을 형성하는 단계; 상기 콘택홀을 통해 노출된 콘택 패드의 표면 상에, 상기 콘택홀을 통해 노출된 상기 배선들의 절연 마스크층들을 커버하도록 선택적 에피택시얼 실리콘층을 형성하는 단계; 상기 선택적 에피택시얼 실리콘층을 에치 스토퍼로 이용하여 상기 콘택홀의 내 측벽 상에 콘택 스페이서를 형성하는 단계; 및 상기 선택적 에피택시얼 실리콘층이 형성된 상기 콘택홀을 매립하도록 상기 선택적 에피택시얼 실리콘층 상에 콘택 플러그를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법에 의해 달성될 수 있다.
바람직하게는, 상기 적어도 두 개의 다른 콘택 패드들을 형성하는 단계는, 상기 절연막 스페이서들, 배선들 및 기판 상에 제1 층간 절연막을 형성하는 단계; 적어도 두 개의 다른 콘택 영역들을 포함하는 개구부를 갖는 바 형태의 마스크 패턴을 이용하여 배선과 인접한 배선 사이의 기판 표면이 노출될 때까지 상기 제1 층간 절연막을 식각하는 단계; 상기 개구부를 매립하도록 상기 제1 층간 절연막 상에 제2 도전층을 형성하는 단계; 및 상기 배선의 절연 마스크층의 상부 표면이 노출될 때까지 상기 제2 도전층 및 제1 층간 절연막을 평탄화하는 단계를 포함한다.
바람직하게는, 상기 적어도 두 개의 다른 콘택 패드들 중 하나의 콘택 패드를 노출하는 콘택홀은 상기 배선과 동일한 방향으로 인접한 콘택 패드들을 병합하여 노출하는 라인 형태로 형성한다.
상기한 제3의 목적을 달성하기 위하여 본 발명은, 복수개의 활성 영역을 갖는 반도체 기판 상에, 하나의 활성 영역을 지나는 인접한 게이트 라인들의 사이에 스토리지 노드 콘택 영역과 비트라인 콘택 영역이 각각 형성되도록 그 상면 및 측벽에 게이트 마스크층 및 게이트 스페이서를 구비하는 복수개의 게이트 라인을 형성하는 단계; 상기 활성 영역을 노출하는 개구부를 갖는 바 형태의 자기정렬 콘택 마스크 패턴을 이용하여 상기 스토리지 노드 콘택 영역과 접촉하는 제1 콘택 패드들 및 상기 비트라인 콘택 영역과 접촉하는 제2 콘택 패드들을 형성하는 단계; 상기 제1 및 제2 콘택 패드들이 형성된 기판의 전면에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 부분적으로 식각하여 상기 게이트 라인과 동일한 방향으로 인접하는 제1 콘택 패드들을 병합하여 노출하는 라인 형태의 스토리지 노드 콘택홀들을 형성하는 단계; 상기 스토리지 노드 콘택홀들을 통해 노출된 제1 콘택 패드들의 표면들 상에, 상기 스토리지 노드 콘택홀들을 통해 노출된 상기 게이트 마스크층들을 커버하도록 선택적 에피택시얼 실리콘층들을 형성하는 단계; 상기 선택적 에피택시얼 실리콘층들을 에치 스토퍼로 이용하여 스토리지 노드 콘택홀들의 내 측벽들 상에 콘택 스페이서들을 형성하는 단계; 및 상기 콘택 스페이서들이 형성된 상기 스토리지 노드 콘택홀들을 매립하도록 상기 스토리지 노드 콘택홀들에 의해 노출된 상기 선택적 에피택시얼 실리콘층들 상에 스토리지 노드 콘택 플러그들을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
본 발명에 의하면, 자기정렬 콘택 패드를 노출시키는 콘택홀을 형성한 후, 상기 콘택홀을 통해 노출된 콘택 패드의 표면에 그 하부의 배선을 둘러싸고 있는 절연 마스크층을 커버하도록 선택적 에피택시얼 실리콘층을 성장시킨다. 따라서, 상기 선택적 에피택시얼 실리콘층은 후속의 식각 공정시 상기 절연 마스크층을 보호하는 역할을 하므로, 하부 배선과 상기 콘택홀의 내부에 형성되어질 상부 배선과의 전기적 단락을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
실시예 1
도 2a 내지 도 2e는 본 발명의 제1 실시예에 의한 반도체 장치의 제조방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 반도체 기판(50) 상에 서로 소정 간격으로 이격되는 복수개의 배선(55)을 형성한다. 각각의 배선(55)은 제1 도전층(52) 및 실리콘 질화물 계열의 물질로 이루어진 절연 마스크층(54)을 포함한다. 상기 제1 도전층(52)은 도핑된 폴리실리콘 또는 금속으로 형성하거나, 도핑된 폴리실리콘으로 이루어진 제1 층 및 금속 실리사이드로 이루어진 제2 층의 복합 층으로 형성한다.
상기 배선(55)들이 형성된 기판(50) 상에 실리콘 질화물 계열의 절연막을 증착하고 상기 절연막을 이방성 식각하여 각 배선(55)의 측벽에 절연막 스페이서(56)들을 형성한다.
상기 절연막 스페이서(56), 배선(55) 및 기판(50) 상에 실리콘 산화물 계열의 물질로 이루어진 제1 층간 절연막(58)을 형성한다. 이어서, 콘택 영역을 노출하는 개구부(60)를 갖는 마스크 패턴, 예컨대 포토레지스트 패턴을 이용하여 실리콘 질화막에 대해 높은 식각 선택비를 갖는 식각 가스로 상기 제1 층간 절연막(58)을 이방성 식각함으로써 배선(55)과 인접한 배선(55) 사이의 기판 표면을 노출시킨다. 바람직하게는, 적어도 두 개의 다른 콘택 영역들을 포함하는 개구부(60)를 갖는 바 형태의 마스크 패턴을 이용하여 배선(55)과 인접한 배선(55) 사이의 기판 표면이 노출될 때까지 상기 제1 층간 절연막(58)을 식각한다.
도 2b를 참조하면, 상기 개구부(60)를 매립하도록 상기 제1 층간 절연막(58) 상에 제2 도전층(61)을 형성한다. 바람직하게는, 상기 제2 도전층(61)은 고농도의 불순물로 도핑된 폴리실리콘으로 이루어진다.
도 2c를 참조하면, 상기 배선(55)의 절연 마스크층(54)의 표면이 노출될 때까지 상기 제2 도전층(61) 및 제1 층간 절연막(58)을 화학 기계적 연마(CMP) 공정, 에치백 공정 또는 CMP와 에치백을 조합한 공정 중의 어느 하나로 평탄화한다. 그러면, 상기 절연막 스페이서(62)의 외주면에 접하면서 배선(55)과 인접한 배선(55) 사이의 공간을 매립하는 자기정렬 콘택 패드(62)들이 형성된다. 바람직하게는, 상기 적어도 두 개의 다른 콘택 영역들과 접촉하는 적어도 두 개의 다른 자기정렬 콘택 패드(62)들이 형성된다.
도 2d를 참조하면, 상기 콘택 패드(62), 배선(55) 및 제1 층간 절연막(58) 상에 실리콘 산화물 계열의 물질로 이루어진 제2 층간 절연막(64)을 형성한다. 이어서, 사진식각 공정으로 상기 제2 층간 절연막(64)을 부분적으로 식각하여 상기 콘택 패드(62), 바람직하게는 상기 적어도 두 개의 다른 콘택 패드들 중 하나의 콘택 패드를 노출하는 콘택홀(66)을 형성한다. 이때, 상기 콘택홀(66)은 하나의 콘택 패드(62)에 상응하는 원형으로 형성하거나, 상기 배선(55)과 동일한 방향으로 인접한 콘택 패드(62)들을 병합하여 노출하는 라인 형태로 형성한다.
도 2e를 참조하면, 상기 콘택홀(66)을 통해 노출된 콘택 패드(62)의 표면 상에 상기 배선(55)의 절연 마스크층(54)을 커버할 수 있을 정도의 두께로 선택적 에피택시얼 실리콘층(68)을 성장시킨다.
이어서, 도시하지는 않았으나, 상기 제2 층간 절연막(66) 및 콘택홀(66) 상에 연속적으로 상기 제2 층간 절연막(66)에 대해 식각 선택비를 갖는 물질, 바람직하게는 실리콘 질화막을 증착하고, 상기 선택적 에피택시얼 실리콘층(68)을 에치 스토퍼(etch stopper)로 이용하여 상기 실리콘 질화막을 이방성 식각함으로써 상기 콘택홀(66)의 내 측벽 상에 실리콘 질화막으로 이루어진 콘택 스페이서를 형성한다. 이때, 상기 선택적 에피택시얼 실리콘층(68)은 상기 식각 공정으로부터 하부 배선(55)을 감싸고 있는 절연 마스크층(54)을 보호하는 역할을 한다.
그런 다음, 상기 콘택홀(66)을 매립하도록 상기 제2 층간 절연막(66) 상에 제3 도전층, 예컨대 도핑된 폴리실리콘층을 증착하고, CMP 공정, 에치백 공정 또는 CMP와 에치백을 조합한 공정 중의 어느 하나로 상기 제2 층간 절연막(66)의 상부 표면이 노출될 때까지 상기 제3 도전층을 평탄화한다. 그러면, 상기 콘택홀(66)의 내부에 후속 공정에서 형성되어질 상부 배선과 상기 노출된 콘택 패드(62)를 전기적으로 접속시키는 콘택 플러그가 형성된다. 또는, 상기 콘택홀(66)을 매립하도록 상기 제2 층간 절연막(66) 상에 도핑된 폴리실리콘이나 금속으로 이루어진 제3 도전층을 증착하고, 사진식각 공정으로 상기 제3 도전층을 패터닝함으로써 상기 콘택홀(66)을 통해 상기 노출된 콘택 패드(62)와 전기적으로 접속하는 상부 배선을 형성할 수도 있다.
상술한 바와 같이 본 발명의 제1 실시예에 의하면, 자기정렬 콘택 패드(62)를 노출하는 콘택홀(66)을 형성한 후, 노출된 콘택 패드(62)의 표면 상에 하부 배선(55)을 감싸고 있는 절연 마스크층(54)을 커버하도록 선택적 에피택시얼 실리콘층(68)을 형성한다. 따라서, 콘택 스페이서를 형성하기 위한 후속의 식각 공정시 상기 선택적 에피택시얼 실리콘층(68)에 의해 상기 절연 마스크층(54)의 리세스가 발생하지 않으므로, 하부 배선(55)과 상기 콘택홀(66) 내에 형성되는 콘택 플러그 또는 상부 배선 간에 전기적 단락이 발생하는 것을 방지할 수 있다.
실시예 2
도 3a 내지 도 11b는 본 발명의 제2 실시예에 의한 반도체 장치의 제조방법을 설명하기 위한 평면도 및 단면도들이다.
도 3a는 활성 영역(101)이 형성된 기판의 평면도이고, 도 3b 및 도 3c는 각각 도 3a의 AA'선 및 BB'선에 따른 단면도이다. 통상의 셸로우 트렌치 소자분리(shallow trench isolation: STI) 공정을 통해 반도체 기판(100)을 활성 영역(101)과 소자분리 영역(102)으로 구분한다.
바람직하게는, 상기 활성 영역(101)은 T자의 거울상(mirror image) 형태로 형성한다. 그러나, 상기 활성 영역(101)을 일자형이나 T자형으로 형성할 수 있음은 물론이다. 상기 활성 영역(101)에는 후속 공정에서 적어도 두 개의 서로 다른 콘택 영역들이 형성된다.
도 4a는 게이트 라인(108)이 형성된 기판의 평면도이고, 도 4b 및 도 4c는 각각 도 4a의 AA'선 및 BB'선에 따른 단면도이다. 열적 산화법으로 상기 기판(100)의 활성 영역(101)의 표면에 얇은 게이트 산화막(도시하지 않음)을 성장시킨 후, 그 위에 게이트용 제1 도전층 및 게이트 마스크층(110)을 차례로 증착한다. 바람직하게는, 상기 제1 도전층은 도핑된 폴리실리콘층(104) 및 상기 폴리실리콘층(104) 상에 적층된 금속 실리사이드층(106)을 포함한다. 상기 게이트 마스크층(110)은 후속 공정에서 형성되어질 층간 절연막에 대해 식각 선택비를 갖는 물질, 바람직하게는 실리콘 질화물 계열의 물질로 형성된다.
이어서, 사진식각 공정으로 상기 게이트 마스크층(110) 및 제1 도전층을 패터닝하여 게이트 라인(108)을 형성한다. 구체적으로, 상기 게이트 마스크층(110) 상에 사진 공정으로 제1 포토레지스트 패턴(도시하지 않음)을 형성한 후, 상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여 상기 게이트 마스크층(110)을 건식 식각한다. 에싱 및 스트립 공정으로 상기 제1 포토레지스트 패턴을 제거한 후, 패터닝된 게이트 마스크층(110)을 이용하여 상기 제1 도전층을 건식 식각하여 도핑된 폴리실리콘층(104) 및 금속 실리사이드층(106)이 적층된 복수개의 게이트 라인(108)을 형성한다. 상기 활성 영역(101) 위의 게이트 라인(108)은 MOS 트랜지스터의 게이트 전극으로 제공된다.
상기 게이트 라인(108)들이 형성된 기판(100)의 전면에 후속 공정에서 형성되어질 층간 절연막에 대해 식각 선택비를 갖는 물질, 바람직하게는 실리콘 질화물 계열의 절연막을 증착하고, 상기 절연막을 이방성 식각하여 각각의 게이트 라인(108)의 측벽에 게이트 스페이서(112)를 형성한다. 따라서, 상기 게이트 라인(108)은 그 상면 및 측벽이 절연막, 즉 게이트 마스크층(110) 및 게이트 스페이서(112)로 둘러싸이므로 인접한 게이트 라인(108)과 전기적으로 격리된다.
그런 다음, 통상의 이온주입 공정을 통해 상기 게이트 스페이서(112) 양측의 활성 영역(101)의 표면에 MOS 트랜지스터의 소오스/드레인 영역(도시하지 않음)을 형성한다. 여기서, 상기 게이트 스페이서(112)를 형성하기 전에, LDD 이온주입을 실시하여 게이트 라인(108) 양측의 활성 영역(101)의 표면에 저농도의 소오스/드레인 영역을 형성함으로써, LDD 구조의 소오스/드레인을 구현할 수도 있다.
상기 소오스/드레인 영역 중의 하나는 캐패시터의 스토리지 전극이 접속되어질 스토리지 노드 콘택 영역이며, 다른 하나는 비트라인이 접속되어질 비트라인 콘택 영역이다. 본 실시예에서는 소오스 영역이 스토리지 노드 콘택 영역이고 드레인 영역이 비트라인 콘택 영역이 된다. 하나의 활성 영역(101)을 지나는 인접한 게이트 라인(108)들의 사이에 각각 스토리지 노드 콘택 영역 및 비트라인 콘택 영역이 형성되므로, 하나의 활성 영역(101)에 두 개의 스토리지 노드 콘택 영역 및 비트라인 콘택 영역이 형성된다.
도 5a는 자기정렬 콘택 마스크 패턴이 형성된 기판의 평면도이고, 도 5b 및 도 5c는 각각 도 5a의 AA'선 및 BB'선에 따른 단면도이다. MOS 트랜지스터들을 포함한 기판(100)의 전면에 실리콘 산화물 계열의 물질로 이루어진 제1 층간 절연막(114)을 형성한다. 상기 제1 층간 절연막(114)을 증착한 후, 후속 사진 공정의 마진을 확보하기 위하여 CMP 공정 또는 에치백 공정으로 상기 제1 층간 절연막(114)의 표면을 평탄화할 수 있다.
이어서, 상기 활성 영역(101)을 노출하는 개구부(115)를 갖는 바 형태의 자기정렬 콘택 마스크 패턴, 예컨대 제2 포토레지스트 패턴(P.R)을 이용하여 게이트 라인(108)과 인접한 게이트 라인(108) 사이의 스토리지 노드 콘택 영역 및 비트라인 콘택 영역의 표면이 노출될 때까지 제1 층간 절연막(114)을 이방성 식각한다.
도 6a는 제1 및 제2 콘택 패드(116a, 116b)들이 형성된 기판의 평면도이고, 도 6b 및 도 6c는 각각 도 6a의 AA'선 및 BB'선에 따른 단면도이다. 상기 개구부(115)들을 매립하도록 상기 제1 층간 절연막(114) 상에 제2 도전층, 예컨대 고농도의 불순물로 도핑된 폴리실리콘층을 증착하고, 상기 게이트 마스크층(110)의 상부 표면이 노출될 때까지 상기 제2 도전층 및 제1 층간 절연막(114)을 평탄화한다. 그러면, 각각의 개구부(115) 상에 노드 분리된 적어도 두 개의 다른 콘택 패드들, 예컨대 상기 스토리지 노드 콘택 영역과 접촉하는 제1 콘택 패드(116a) 및 상기 비트라인 콘택 영역과 접촉하는 제2 콘택 패드(116b)가 형성된다.
바람직하게는, 상기 제2 도전층의 평탄화는 CMP 공정, 에치백 공정 또는 CMP와 에치백을 조합한 공정 중의 어느 하나로 수행한다.
도 7a는 비트라인 콘택홀(122)이 형성된 기판의 평면도이고, 도 7b 및 도 7c는 각각 도 7a의 AA'선 및 BB'선에 따른 단면도이다. 상술한 바와 같이 제1 및 제2 콘택 패드(116a, 116b)들을 형성한 후, 결과물의 전면에 BPSG, USG, HDP 산화물 또는 CVD 산화물과 같은 실리콘 산화물 계의 물질을 증착하여 제2 층간 절연막(118)을 형성한다. 상기 제2 층간 절연막(118)은 상기 콘택 패드(116a, 116b)와 그 위에 형성되어질 비트라인을 전기적으로 격리시키는 역할을 한다.
상기 제2 층간 절연막(118)을 증착한 후, 후속 사진 공정의 마진을 확보하기 위하여 CMP 공정 또는 에치백 공정으로 상기 제2 층간 절연막(118)의 표면을 평탄화할 수 있다.
이어서, 사진식각 공정에 의해 상기 제2 층간 절연막(118)을 부분적으로 식각하여 상기 비트라인 콘택 영역과 접촉하는 제2 콘택 패드(116b)를 노출하는 비트라인 콘택홀(120)을 형성한다. 그런 다음, 각 비트라인 콘택홀(120)을 통해 노출된 제2 콘택 패드(116b)의 표면 상에, 상기 게이트 마스크층(110)을 커버할 수 있을 정도의 두께, 예컨대 약 500Å의 두께로 선택적 에피택시얼 제1 실리콘층(122)을 형성한다. 상기 선택적 에피택시얼 제1 실리콘층(122)은 후속의 식각 공정시 그 하부의 게이트 마스크층(110)을 보호하는 역할을 한다.
도 8a는 비트라인(124)이 형성된 기판의 평면도이고, 도 8b 및 도 8c는 각각 도 8a의 AA'선 및 BB'선에 따른 단면도이다. 상술한 바와 같이 노출된 제1 콘택 패드(116b)의 표면에 선택적 에피택시얼 제1 실리콘층(122)을 형성한 후, 비트라인 콘택홀(120)을 매립하도록 제2 층간 절연막(118) 상에 비트라인용 제3 도전층 및 비트라인 마스크층(126)을 차례로 증착한다. 바람직하게는, 상기 제3 도전층은 제1 금속 및/또는 상기 제1 금속의 화합물, 예를 들어 티타늄/티타늄 나이트라이드(Ti/TiN)로 이루어진 제1 층 및 제2 금속, 예를 들어 텅스텐(W)으로 이루어진 제2 층의 복합 층으로 형성할 수 있다. 상기 비트라인 마스크층은 후속의 콘택 식각 공정시 그 하부의 비트라인을 보호하는 역할을 하며, 바람직하게는 실리콘 질화물 계열의 물질로 형성된다.
상술한 단계에 의하면, 이중 층으로 이루어진 제3 도전층이 직접 비트라인 콘택홀(120)에 접촉되어 형성된다. 이와는 달리, 상기 비트라인 콘택홀(120)의 내부에 비트라인 콘택 플러그를 형성한 후, 상기 비트라인 콘택 플러그에 직접 접촉되도록 제3 도전층을 형성할 수도 있다. 즉, 상기 비트라인 콘택홀(120) 및 제2 층간 절연막(118) 상에 티타늄/티타늄 나이트라이드(Ti/TiN)로 이루어진 장벽 금속층 및 텅스텐으로 이루어진 제3 금속층을 증착한 후, 에치백 또는 CMP 공정으로 상기 제2 층간 절연막(118)의 상부 표면이 노출될 때까지 제3 금속층을 제거한다. 그러면, 상기 비트라인 콘택홀(120)의 내부에 상기 장벽 금속층과 제3 금속층으로 이루어진 비트라인 콘택 플러그가 형성된다. 이와 같이 비트라인 콘택 플러그가 형성되면, 상기 비트라인 콘택 플러그 및 제2 층간 절연막(118) 상에 제4 금속, 예컨대 텅스텐으로 이루어진 제3 도전층 및 비트라인 마스크층(126)을 차례로 증착한다. 따라서, 비트라인 콘택 플러그를 형성할 경우에는 비트라인 도전층이 단일 층으로 형성된다.
이어서, 상기 비트라인 마스크층(126) 상에 사진 공정으로 제3 포토레지스트 패턴(도시하지 않음)을 형성한 후, 상기 제3 포토레지스트 패턴을 식각 마스크로 이용하여 상기 비트라인 마스크층(126)을 건식 식각한다. 에싱 및 스트립 공정으로 상기 제3 포토레지스트 패턴을 제거한 후, 패터닝된 비트라인 마스크층(126)을 식각 마스크로 이용하여 상기 제3 도전층을 건식 식각하여 비트라인 콘택홀(120)을 통해 제1 콘택 패드(116b)와 전기적으로 접속되는 복수개의 비트라인(124)을 형성한다. 상기 비트라인(124)은 게이트 라인(108)과 직교하는 방향으로 신장된다.
여기서, 상기 제3 포토레지스트 패턴을 형성하기 전에, 상기 비트라인 마스크층(126) 상에 사진식각 공정을 원활하게 수행하기 위하여 반사 방지층을 형성할 수도 있다. 이러한 반사 방지층은 통상적으로 실리콘 옥시나이트라이드(SiON)의 단일 층이나, 고온 산화막과 SiON막으로 구성된 복수개의 층으로 형성할 수 있다. 상기 반사 방지층은 후속하는 사진식각 공정시 하부 기판으로부터 빛이 반사되는 것을 방지하는 역할을 한다.
상술한 바와 같이 비트라인(124)들을 형성한 후, 결과물의 전면에 실리콘 질화막을 증착하고 이를 이방성 식각하여 각각의 비트라인(124)의 측벽에 비트라인 스페이서(128)를 형성한다. 바람직하게는, 상기 비트라인 스페이서(128)는 100∼200Å 정도의 두께로 형성한다.
도 9a는 스토리지 노드 콘택홀(132)이 형성된 기판의 평면도이고, 도 9b 및 도 9c는 각각 도 9a의 AA'선 및 BB'선에 따른 단면도이다. 상술한 바와 같이 비트라인 마스크층(126) 및 비트라인 스페이서(128)로 둘러싸인 비트라인(124)을 형성한 후, 결과물의 전면에 BPSG, USG, HDP 산화물 또는 CVD 산화물과 같은 실리콘 산화물 계의 물질을 증착하여 제3 층간 절연막(130)을 형성한다. 상기 제3 층간 절연막(130)은 상기 비트라인(124)과 후속 공정에서 형성되어질 스토리지 노드 콘택 플러그를 전기적으로 격리하는 역할을 한다.
상기 제3 층간 절연막(130)을 증착한 후, 후속 사진 공정의 마진을 확보하기 위하여 CMP 또는 에치백 공정으로 상기 제3 층간 절연막(130)의 표면을 평탄화한다. 그런 다음, 사진식각 공정으로 상기 제3 층간 절연막(130) 및 제2 층간 절연막(118)을 부분적으로 식각하여 상기 스토리지 노드 콘택 영역과 접촉하는 제1 콘택 패드(116a)를 노출하는 스토리지 노드 콘택홀(132)을 형성한다. 여기서, 참조부호 118a는 제2 층간 절연막 잔류물을 나타낸다.
구체적으로, 사진 공정에 의해 상기 제3 층간 절연막(130) 상에 게이트 라인(108)과 동일한 방향으로 신장되는 라인 형태의 제4 포토레지스트 패턴(도시하지 않음)을 형성한다. 이어서, 상기 제4 포토레지스트 패턴을 식각 마스크로 이용하여 실리콘 질화막, 즉 비트라인 마스크층(126) 및 비트라인 스페이서(128)에 대해 높은 식각 선택비를 갖는 식각 가스로 상기 제3 층간 절연막(130) 및 제2 층간 절연막(118)을 이방성 식각한다. 그러면, 비트라인(124)과 비트라인(124) 사이에 위치한 제1 콘택 패드(116a)를 노출하는 라인 형태의 스토리지 노드 콘택홀(132)이 형성된다. 즉, 상기 스토리지 노드 콘택홀(132)은 게이트 라인(108)과 동일한 방향으로 인접하는 제1 콘택 패드(116a)들을 병합하여 노출하는 라인 형태로 형성된다.
도 10a 및 도 10b는 각각 도 9a의 AA'선 및 BB'선에 따른 단면도로서, 선택적 에피택시얼 제2 실리콘층(134) 및 콘택 스페이서(136)를 형성하는 단계를 도시한다. 상술한 바와 같이 라인 형태의 스토리지 노드 콘택홀(132)을 형성한 후, 에싱 및 스트립 공정으로 제4 포토레지스트 패턴을 제거한다.
이어서, 노출된 제1 콘택 패드(116a)의 표면 상에 상기 게이트 마스크층(110)을 커버할 수 있을 정도의 두께, 예컨대 약 500Å의 두께로 선택적 에피택시얼 제2 실리콘층(134)을 형성한다.
상기 결과물의 전면에 상기 제3 층간 절연막(130)에 대해 식각 선택비를 갖는 물질, 예컨대 실리콘 질화물 계열의 절연막을 증착하고, 상기 선택적 에피택시얼 제2 실리콘층(134)을 에치 스토퍼로 이용하여 상기 절연막을 이방성 식각함으로써 각각의 스토리지 노드 콘택홀(132)의 내 측벽 상에 콘택 스페이서(136)들을 형성한다. 이때, 상기 콘택 스페이서(136)는 비트라인 스페이서(128) 및 제2 층간 절연막 잔류물(118a)의 측벽 상에도 형성된다. 상기 콘택 스페이서(136)는 비트라인(124)과 상기 스토리지 노드 콘택홀(132)의 내부에 형성되어질 스토리지 노드 콘택 플러그 간의 전기적 단락을 방지하는 역할을 한다.
상술한 콘택 스페이서(136)를 형성하기 위한 식각 공정시, 상기 제1 콘택 패드(116a) 상에 형성된 선택적 에피택시얼 제2 실리콘층(134)은 게이트 라인(108)을 감싸고 있는 게이트 마스크층(110)을 보호하는 역할을 한다.
도 11a 및 도 11b는 각각 도 9a의 AA'선 및 BB'선에 따른 단면도로서, 스토리지 노드 콘택 플러그(138)를 형성하는 단계를 도시한다. 상술한 바와 같이 콘택 스페이서(136)들을 형성한 후, 상기 스토리지 노드 콘택홀(132)을 매립하도록 제3 층간 절연막(130) 상에 제4 도전층, 예컨대 도핑된 폴리실리콘층을 증착한다. 그런 다음, 상기 제3 층간 절연막(130)의 상부 표면이 노출될 때까지 CMP 또는 에치백 공정으로 상기 제4 도전층을 평탄화하여 각각의 스토리지 노드 콘택홀(132)의 내부에 노드 분리된 스토리지 노드 콘택 플러그(138)를 형성한다.
이어서, 통상의 캐패시터 형성공정으로 상기 스토리지 노드 콘택 플러그(138) 상에 스토리지 전극, 유전체막 및 플레이트 전극으로 구성된 캐패시터(도시하지 않음)를 형성한다.
상술한 바와 같이 본 발명의 제2 실시예에 의하면, 비트라인(124)과 스토리지 노드 콘택 플러그(138) 간의 전기적 단락을 방지하는 콘택 스페이서(136)를 형성하기 위한 식각 공정시 콘택 패드(116a, 116b)들의 표면에 형성된 선택적 에피택시얼 실리콘층(122, 134)이 게이트 라인(108)을 감싸고 있는 게이트 마스크층(110)이 식각되는 것을 방지하는 역할을 한다. 따라서, 게이트 라인(108)과 비트라인(124), 그리고 게이트 라인(108)과 스토리지 노드 콘택 플러그(138) 간의 전기적 단락을 방지할 수 있다.
상술한 바와 같이 본 발명에 의하면, 자기정렬 콘택 패드를 노출시키는 콘택홀을 형성한 후, 상기 콘택홀을 통해 노출된 콘택 패드의 표면에 그 하부의 배선을 둘러싸고 있는 절연 마스크층을 커버하도록 선택적 에피택시얼 실리콘층을 성장시킨다. 따라서, 상기 선택적 에피택시얼 실리콘층은 후속의 식각 공정시 상기 절연 마스크층을 보호하는 역할을 하므로, 하부 배선과 상기 콘택홀의 내부에 형성되어질 상부 배선과의 전기적 단락을 방지할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a 및 도 1b는 종래 방법에 의한 DRAM 장치의 제조방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2e는 본 발명의 제1 실시예에 의한 반도체 장치의 제조방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 11b는 본 발명의 제2 실시예에 의한 반도체 장치의 제조방법을 설명하기 위한 평면도 및 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
50, 100 : 반도체 기판 55 : 배선
54 : 절연 마스크층 56 : 절연막 스페이서
60, 115 : 개구부 66, 120, 132 : 콘택홀
62, 116a, 116b : 콘택 패드 64, 114, 118, 130 : 층간 절연막
68, 122, 134 : 선택적 에피택시얼 실리콘층
101: 활성 영역 102 : 소자분리 영역
108 : 게이트 라인 110 : 게이트 마스크층
112 : 게이트 스페이서 124 : 비트라인
126 : 비트라인 마스크 128 : 비트라인 스페이서
136 : 콘택 스페이서 138 : 스토리지 노드 콘택 플러그

Claims (28)

  1. 반도체 기판;
    상기 기판 상에 서로 소정 간격으로 이격되어 형성되고, 제1 도전층 및 상기 제1 도전층 상에 적층된 절연 마스크층을 포함하는 복수개의 배선들;
    각 배선의 측벽에 형성된 절연막 스페이서들;
    상기 절연막 스페이서의 외주면에 접하면서 배선과 인접한 배선 사이의 공간을 매립하여 형성되고, 제2 도전층으로 이루어진 복수개의 자기정렬 콘택 패드들;
    상기 콘택 패드들, 배선들 및 기판 상에 형성되고, 상기 콘택 패드들을 노출하는 콘택홀들을 갖는 층간 절연막;
    상기 콘택홀들을 통해 노출된 콘택 패드들의 표면들 상에, 상기 콘택홀들을 통해 노출된 상기 배선들의 절연 마스크층들을 커버하도록 형성된 복수개의 선택적 에피택시얼 실리콘층들;
    상기 콘택홀들의 내 측벽들 상에서 상기 선택적 에피택시얼 실리콘층들까지 연장하여 형성된 복수개의 콘택 스페이서들; 및
    상기 콘택 스페이서들이 형성된 상기 콘택홀들을 매립하도록 상기 에피택시얼 실리콘층들 상에 형성된 복수개의 콘택 플러그들을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 절연 마스크층 및 절연막 스페이서는 상기 층간 절연막에 대해 식각 선택비를 갖는 물질로 형성된 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 상기 절연 마스크층 및 절연막 스페이서는 실리콘 질화물 계열의 물질로 이루어진 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 제2 도전층은 도핑된 폴리실리콘층인 것을 특징으로 하는 반도체 장치.
  5. 삭제
  6. 제1항에 있어서, 상기 콘택 스페이서는 상기 층간 절연막에 대해 식각 선택비를 갖는 물질로 형성된 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 콘택 스페이서는 실리콘 질화물 계열의 물질로 이루어진 것을 특징으로 하는 반도체 장치.
  8. 반도체 기판 상에 서로 소정 간격으로 이격되고, 제1 도전층 및 상기 제1 도전층 상에 적층된 절연 마스크층을 포함하는 복수개의 배선들을 형성하는 단계;
    각 배선의 측벽에 절연막 스페이서들을 형성하는 단계;
    상기 절연막 스페이서의 외주면에 접하면서 상기 배선과 인접한 배선 사이의 공간을 매립하도록 제2 도전층으로 이루어진 복수개의 자기정렬 콘택 패드들을 형성하는 단계;
    상기 콘택 패드들이 형성된 기판의 전면에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 부분적으로 식각하여 상기 콘택 패드들을 노출하는 콘택홀들을 형성하는 단계;
    상기 콘택홀들을 통해 노출된 상기 콘택 패드들의 표면들 상에, 상기 콘택홀들을 통해 노출된 상기 배선들의 절연 마스크층들을 커버하도록 복수개의 선택적 에피택시얼 실리콘층들을 형성하는 단계;
    상기 선택적 에피택시얼 실리콘층들을 에치 스토퍼로 이용하여 상기 콘택홀들의 내 측벽들 상에 복수개의 콘택 스페이서들을 형성하는 단계; 및
    상기 콘택 스페이서들이 형성된 상기 콘택홀들을 매립하도록 상기 에피택시얼 실리콘층 상에 복수개의 콘택 플러그들을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제8항에 있어서, 상기 절연 마스크층 및 절연막 스페이서는 상기 층간 절연막에 대해 식각 선택비를 갖는 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제9항에 있어서, 상기 절연 마스크층 및 절연막 스페이서는 실리콘 질화물 계열의 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제8항에 있어서, 상기 제2 도전층은 도핑된 폴리실리콘층인 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 반도체 기판 상에 서로 소정 간격으로 이격되고, 제1 도전층 및 상기 제1 도전층 상에 적층된 절연 마스크층을 포함하는 복수개의 배선들을 형성하는 단계;
    각 배선의 측벽에 절연막 스페이서들을 형성하는 단계;
    적어도 두 개의 다른 콘택 영역들을 포함하는 개구부를 갖는 바 형태의 마스크 패턴을 이용하여, 배선과 인접한 배선 사이의 기판 표면과 접촉하는 적어도 두 개의 다른 자기정렬 콘택 패드들을 형성하는 단계;
    상기 적어도 두 개의 다른 콘택 패드들이 형성된 기판의 전면에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 부분적으로 식각하여 상기 적어도 두 개의 다른 콘택 패드들 중 하나의 콘택 패드를 노출하는 콘택홀을 형성하는 단계;
    상기 콘택홀을 통해 노출된 콘택 패드의 표면 상에, 상기 콘택홀을 통해 노출된 상기 배선들의 절연 마스크층들을 커버하도록 선택적 에피택시얼 실리콘층을 형성하는 단계;
    상기 선택적 에피택시얼 실리콘층을 에치 스토퍼로 이용하여 상기 콘택홀의 내 측벽 상에 콘택 스페이서를 형성하는 단계; 및
    상기 선택적 에피택시얼 실리콘층이 형성된 상기 콘택홀을 매립하도록 상기 선택적 에피택시얼 실리콘층 상에 콘택 플러그를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 제12항에 있어서, 상기 절연 마스크층 및 절연막 스페이서는 상기 층간 절연막에 대해 식각 선택비를 갖는 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 제13항에 있어서, 상기 절연 마스크층 및 절연막 스페이서는 실리콘 질화물 계열의 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  15. 제12항에 있어서, 상기 적어도 두 개의 다른 콘택 패드들을 형성하는 단계는,
    상기 절연막 스페이서들, 배선들 및 기판 상에 제1 층간 절연막을 형성하는 단계;
    적어도 두 개의 다른 콘택 영역들을 포함하는 개구부를 갖는 바 형태의 마스크 패턴을 이용하여 배선과 인접한 배선 사이의 기판 표면이 노출될 때까지 상기 제1 층간 절연막을 식각하는 단계;
    상기 개구부를 매립하도록 상기 제1 층간 절연막 상에 제2 도전층을 형성하는 단계; 및
    상기 배선의 절연 마스크층의 상부 표면이 노출될 때까지 상기 제2 도전층 및 제1 층간 절연막을 평탄화하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  16. 제15항에 있어서, 상기 평탄화 단계는 화학 기계적 연마(CMP) 공정, 에치백 공정 또는 CMP와 에치백을 조합한 공정 중의 어느 하나로 수행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  17. 제12항에 있어서, 상기 적어도 두 개의 다른 콘택 패드들 중 하나의 콘택 패드를 노출하는 콘택홀은 상기 배선과 동일한 방향으로 인접하는 콘택 패드들을 병합하여 노출하도록 라인 형태로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  18. 삭제
  19. 제12항에 있어서, 상기 콘택 스페이서는 상기 층간 절연막에 대해 식각 선택비를 갖는 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  20. 제19항에 있어서, 상기 콘택 스페이서는 실리콘 질화물 계열의 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  21. 복수개의 활성 영역을 갖는 반도체 기판 상에, 하나의 활성 영역을 지나는 인접한 게이트 라인들의 사이에 스토리지 노드 콘택 영역과 비트라인 콘택 영역이 각각 형성되도록 그 상면 및 측벽에 게이트 마스크층 및 게이트 스페이서를 구비하는 복수개의 게이트 라인을 형성하는 단계;
    상기 활성 영역을 노출하는 개구부를 갖는 바 형태의 자기정렬 콘택 마스크 패턴을 이용하여 상기 스토리지 노드 콘택 영역과 접촉하는 제1 콘택 패드들 및 상기 비트라인 콘택 영역과 접촉하는 제2 콘택 패드들을 형성하는 단계;
    상기 제1 및 제2 콘택 패드들이 형성된 기판의 전면에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 부분적으로 식각하여 상기 게이트 라인과 동일한 방향으로 인접하는 제1 콘택 패드들을 병합하여 노출하는 라인 형태의 스토리지 노드 콘택홀들을 형성하는 단계;
    상기 스토리지 노드 콘택홀들을 통해 노출된 제1 콘택 패드들의 표면들 상에, 상기 스토리지 노드 콘택홀들을 통해 노출된 상기 게이트 마스크층들을 커버하도록 선택적 에피택시얼 실리콘층들을 형성하는 단계;
    상기 선택적 에피택시얼 실리콘층들을 에치 스토퍼로 이용하여 스토리지 노드 콘택홀들의 내 측벽들 상에 콘택 스페이서들을 형성하는 단계; 및
    상기 콘택 스페이서들이 형성된 상기 스토리지 노드 콘택홀들을 매립하도록 상기 스토리지 노드 콘택홀들에 의해 노출된 상기 선택적 에피택시얼 실리콘층들 상에 스토리지 노드 콘택 플러그들을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
  22. 제21항에 있어서, 상기 게이트 마스크층 및 게이트 스페이서는 실리콘 질화물 계열의 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  23. 제21항에 있어서, 상기 제1 및 제2 콘택 패드를 형성하는 단계는,
    상기 게이트 라인들 및 기판 상에 제1 층간 절연막을 형성하는 단계;
    상기 활성 영역을 노출하는 개구부를 갖는 바 형태의 자기정렬 콘택 마스크 패턴을 이용하여 게이트 라인과 인접한 게이트 라인 사이의 상기 스토리지 노드 콘택 영역 및 비트라인 콘택 영역의 표면이 노출될 때까지 상기 제1 층간 절연막을 식각하는 단계;
    상기 개구부를 매립하도록 상기 제1 층간 절연막 상에 제1 도전층을 형성하는 단계; 및
    상기 게이트 마스크층의 상부 표면이 노출될 때까지 상기 제1 도전층 및 제1 층간 절연막을 평탄화하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  24. 제23항에 있어서, 상기 평탄화 단계는 화학 기계적 연마(CMP) 공정, 에치백 공정 또는 CMP와 에치백을 조합한 공정 중의 어느 하나로 수행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  25. 삭제
  26. 제21항에 있어서, 상기 콘택 스페이서는 실리콘 질화물 계열의 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  27. 제21항에 있어서, 상기 스토리지 노드 콘택 플러그들을 형성하는 단계는,
    상기 라인 형태의 스토리지 노드 콘택홀들을 매립하도록 상기 층간 절연막 상에 제2 도전층을 형성하는 단계; 및
    상기 층간 절연막의 상부 표면이 노출될 때까지 상기 제2 도전층을 평탄화하여 상기 스토리지 노드 콘택 플러그를 노드 분리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  28. 제21항에 있어서, 상기 층간 절연막을 형성하는 단계 전에,
    상기 제1 및 제2 콘택 패드가 형성된 기판의 전면에 제2 층간 절연막을 형성하는 단계;
    상기 제2 층간 절연막을 부분적으로 식각하여 상기 비트라인 콘택 영역과 접촉하는 제2 콘택 패드를 노출하는 비트라인 콘택홀들을 형성하는 단계;
    각 비트라인 콘택홀을 통해 노출된 제2 콘택 패드의 표면 상에, 상기 게이트 마스크층을 커버하도록 선택적 에피택시얼 성장법으로 제1 실리콘층을 형성하는 단계; 및
    상기 비트라인 콘택홀을 매립하도록 상기 제1 층간 절연막 상에, 상기 비트라인 콘택홀을 통해 상기 제2 콘택 패드와 전기적으로 접속하는 비트라인을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR10-2003-0004358A 2003-01-22 2003-01-22 반도체 장치 및 그 제조방법 KR100503519B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR10-2003-0004358A KR100503519B1 (ko) 2003-01-22 2003-01-22 반도체 장치 및 그 제조방법
US10/688,017 US7052983B2 (en) 2003-01-22 2003-10-16 Method of manufacturing a semiconductor device having selective epitaxial silicon layer on contact pads
TW092128835A TWI278964B (en) 2003-01-22 2003-10-17 Semiconductor device and method of manufacturing the same
CNB2003101186156A CN100561728C (zh) 2003-01-22 2003-11-27 半导体器件及其制造方法
JP2004010785A JP4456880B2 (ja) 2003-01-22 2004-01-19 半導体装置及びその製造方法
DE102004003315A DE102004003315B4 (de) 2003-01-22 2004-01-22 Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
US11/279,080 US7342275B2 (en) 2003-01-22 2006-04-07 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0004358A KR100503519B1 (ko) 2003-01-22 2003-01-22 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040067315A KR20040067315A (ko) 2004-07-30
KR100503519B1 true KR100503519B1 (ko) 2005-07-22

Family

ID=36969971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0004358A KR100503519B1 (ko) 2003-01-22 2003-01-22 반도체 장치 및 그 제조방법

Country Status (6)

Country Link
US (2) US7052983B2 (ko)
JP (1) JP4456880B2 (ko)
KR (1) KR100503519B1 (ko)
CN (1) CN100561728C (ko)
DE (1) DE102004003315B4 (ko)
TW (1) TWI278964B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101076781B1 (ko) 2009-07-29 2011-10-26 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503519B1 (ko) * 2003-01-22 2005-07-22 삼성전자주식회사 반도체 장치 및 그 제조방법
KR100602092B1 (ko) * 2004-07-26 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100654124B1 (ko) * 2004-11-18 2006-12-08 주식회사 하이닉스반도체 벙커 디펙트를 억제할 수 있는 반도체 소자 제조 방법
KR100668833B1 (ko) * 2004-12-17 2007-01-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR100637690B1 (ko) * 2005-04-25 2006-10-24 주식회사 하이닉스반도체 고상에피택시 방식을 이용한 반도체소자 및 그의 제조 방법
JP4215787B2 (ja) * 2005-09-15 2009-01-28 エルピーダメモリ株式会社 半導体集積回路装置およびその製造方法
KR100683402B1 (ko) * 2005-11-15 2007-02-15 동부일렉트로닉스 주식회사 반도체 소자의 컨택 홀 형성 방법 및 그 구조
KR100781858B1 (ko) * 2006-01-06 2007-12-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101161795B1 (ko) 2006-02-10 2012-07-03 에스케이하이닉스 주식회사 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100695487B1 (ko) * 2006-03-20 2007-03-16 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
ES2538726T3 (es) 2006-03-29 2015-06-23 Dignity Health Sistema de estimulación del nervio vago
KR100827509B1 (ko) * 2006-05-17 2008-05-06 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7709367B2 (en) * 2006-06-30 2010-05-04 Hynix Semiconductor Inc. Method for fabricating storage node contact in semiconductor device
JP2008047720A (ja) * 2006-08-17 2008-02-28 Elpida Memory Inc 半導体装置の製造方法
KR100781547B1 (ko) 2006-10-20 2007-12-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100843941B1 (ko) * 2006-12-26 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7521358B2 (en) * 2006-12-26 2009-04-21 Lam Research Corporation Process integration scheme to lower overall dielectric constant in BEoL interconnect structures
JP2010080756A (ja) * 2008-09-26 2010-04-08 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
KR20100101750A (ko) * 2009-03-10 2010-09-20 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2010219139A (ja) 2009-03-13 2010-09-30 Elpida Memory Inc 半導体装置及びその製造方法
US8436404B2 (en) 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
KR20120007708A (ko) * 2010-07-15 2012-01-25 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
KR20120061609A (ko) * 2010-12-03 2012-06-13 삼성전자주식회사 집적회로 칩 및 이의 제조방법
KR101851727B1 (ko) * 2011-12-16 2018-06-12 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
CN103928390B (zh) * 2013-01-10 2016-10-05 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
JP6199670B2 (ja) * 2013-09-17 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN106876319B (zh) 2015-12-10 2018-03-27 华邦电子股份有限公司 存储元件的制造方法
TWI576993B (zh) * 2015-12-10 2017-04-01 華邦電子股份有限公司 記憶元件的製造方法
US10014255B2 (en) * 2016-03-14 2018-07-03 International Business Machines Corporation Contacts having a geometry to reduce resistance
KR102495093B1 (ko) 2016-11-14 2023-02-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102307127B1 (ko) * 2017-06-14 2021-10-05 삼성전자주식회사 반도체 소자
KR102435522B1 (ko) 2018-03-27 2022-08-23 삼성전자주식회사 집적회로 장치 및 그 제조 방법
US10943829B2 (en) * 2018-10-23 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Slot contacts and method forming same
KR20220060086A (ko) 2020-11-03 2022-05-11 삼성전자주식회사 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0135690B1 (ko) * 1994-07-20 1998-04-24 김주용 반도체소자의 콘택 제조방법
KR19990084959A (ko) * 1998-05-12 1999-12-06 윤종용 도전 패드 형성 방법
KR20020017448A (ko) * 2000-08-30 2002-03-07 윤종용 선택적 에피택셜 성장법을 이용한 반도체 소자의 자기정렬된 컨택 패드 형성방법
KR20020058285A (ko) * 2000-12-29 2002-07-12 박종섭 플러그 형성 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2964960B2 (ja) * 1996-09-27 1999-10-18 日本電気株式会社 半導体装置およびその製造方法
JP2877108B2 (ja) * 1996-12-04 1999-03-31 日本電気株式会社 半導体装置およびその製造方法
TW411574B (en) * 1999-06-09 2000-11-11 Taiwan Semiconductor Mfg Self-aligned etching process
KR100331848B1 (ko) * 1999-07-20 2002-04-09 박종섭 반도체 소자의 콘택 패드 형성 방법
KR100527577B1 (ko) * 1999-12-24 2005-11-09 주식회사 하이닉스반도체 반도체소자의 제조방법
US6468853B1 (en) * 2000-08-18 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
KR100493411B1 (ko) * 2001-06-12 2005-06-07 주식회사 하이닉스반도체 반도체 소자의 셀 플러그 형성방법
US6723655B2 (en) * 2001-06-29 2004-04-20 Hynix Semiconductor Inc. Methods for fabricating a semiconductor device
TW517339B (en) * 2001-07-25 2003-01-11 Promos Technologies Inc Method of preventing short circuit between contact window and metal line
KR100455724B1 (ko) * 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100455725B1 (ko) * 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100503519B1 (ko) * 2003-01-22 2005-07-22 삼성전자주식회사 반도체 장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0135690B1 (ko) * 1994-07-20 1998-04-24 김주용 반도체소자의 콘택 제조방법
KR19990084959A (ko) * 1998-05-12 1999-12-06 윤종용 도전 패드 형성 방법
KR20020017448A (ko) * 2000-08-30 2002-03-07 윤종용 선택적 에피택셜 성장법을 이용한 반도체 소자의 자기정렬된 컨택 패드 형성방법
KR20020058285A (ko) * 2000-12-29 2002-07-12 박종섭 플러그 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101076781B1 (ko) 2009-07-29 2011-10-26 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법

Also Published As

Publication number Publication date
TW200414428A (en) 2004-08-01
KR20040067315A (ko) 2004-07-30
US20060202340A1 (en) 2006-09-14
DE102004003315A1 (de) 2004-08-12
TWI278964B (en) 2007-04-11
US20040149992A1 (en) 2004-08-05
US7342275B2 (en) 2008-03-11
JP4456880B2 (ja) 2010-04-28
CN1518100A (zh) 2004-08-04
DE102004003315B4 (de) 2006-10-19
JP2004228580A (ja) 2004-08-12
CN100561728C (zh) 2009-11-18
US7052983B2 (en) 2006-05-30

Similar Documents

Publication Publication Date Title
KR100503519B1 (ko) 반도체 장치 및 그 제조방법
KR100476690B1 (ko) 반도체 장치 및 그 제조방법
US5936272A (en) DRAM transistor cells with a self-aligned storage electrode contact
US6720269B2 (en) Semiconductor device having a self-aligned contact structure and methods of forming the same
US7678692B2 (en) Fabrication method for a damascene bit line contact plug
US7851354B2 (en) Semiconductor memory device having local etch stopper and method of manufacturing the same
JP2004260166A (ja) 半導体装置及びその製造方法
JPH1027889A (ja) 半導体装置及びその製造方法
US11251188B2 (en) Semiconductor memory device and a method of fabricating the same
KR20040000018A (ko) 다마신 배선을 이용한 반도체 소자의 제조방법
US20220384449A1 (en) Semiconductor memory device and method of fabricating the same
KR101168606B1 (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
JP2004080029A (ja) ダマシン配線を利用した半導体素子の製造方法
US6404020B1 (en) Method of forming contact pads in a semiconductor device and a semiconductor device formed using the method
KR100791343B1 (ko) 반도체 소자 및 그 제조 방법
US7109080B2 (en) Method of forming capacitor over bitline contact
KR100356776B1 (ko) 반도체소자의 자기정렬 콘택 구조체를 형성하는 방법
KR100366620B1 (ko) 자기정합 콘택을 갖는 반도체 메모리장치 및 그 제조방법
JP2914303B2 (ja) 半導体装置の製造方法
KR20050066164A (ko) 반도체 장치 및 그 제조방법
KR100349345B1 (ko) 반도체 장치의 비트라인 및 그 제조방법
JPH11330238A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee