KR100636670B1 - 랜딩 플러그 콘택 마스크 및 이를 이용한 플러그 제조 방법 - Google Patents
랜딩 플러그 콘택 마스크 및 이를 이용한 플러그 제조 방법 Download PDFInfo
- Publication number
- KR100636670B1 KR100636670B1 KR1020040107371A KR20040107371A KR100636670B1 KR 100636670 B1 KR100636670 B1 KR 100636670B1 KR 1020040107371 A KR1020040107371 A KR 1020040107371A KR 20040107371 A KR20040107371 A KR 20040107371A KR 100636670 B1 KR100636670 B1 KR 100636670B1
- Authority
- KR
- South Korea
- Prior art keywords
- landing plug
- contact
- storage node
- plug contact
- bit line
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000003860 storage Methods 0.000 claims abstract description 67
- 239000011229 interlayer Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 13
- 238000004140 cleaning Methods 0.000 claims description 3
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 랜딩 플러그 콘택 마스크 및 이를 이용한 플러그 제조 방법에 관한 것으로, 그 방법은 임의의 반도체 소자가 형성된 반도체 기판 상부 전면에 층간 절연막을 형성하는 단계와, 층간 절연막에 랜딩 플러그를 형성하는 방법에 있어서, 임의의 반도체 소자가 형성된 반도체 기판 상부 전면에 층간 절연막을 형성하는 단계와, 비트 라인 및 스토리지노드 콘택용 랜딩 플러그 콘택 영역을 정의하는 패턴이 초생달 형태를 갖는 마스크를 이용하여 상기 반도체 기판의 활성 영역이 오픈되는 랜딩 플러그 콘택을 형성하는 단계 및 상기 랜딩 플러그 콘택에 도전막을 갭필하고 그 표면을 평탄화하여 상기 비트 라인 및 상기 스토리지노드 콘택용 랜딩 플러그를 형성하는 단계를 포함한다. 그러므로 본 발명은 랜딩 플러그 콘택 제조 공정시 초생달 형태의 랜딩 플러그 콘택 마스크를 사용함으로써 비트 라인 및 스토리지노드 콘택과 수직으로 연결되기 위한 랜딩 플러그 콘택홀 영역을 보다 넓게 오픈되도록 형성할 수 있다.
랜딩 플러그 콘택홀, 비트 라인, 스토리지노드 콘택, 초생달
Description
도 1은 종래 기술에 따른 랜딩 플러그 콘택을 위한 마스크 영역을 나타낸 평면도이다.
도 2는 종래 기술에 따른 랜딩 플러그 콘택을 갖는 층간 절연막에 랜딩 플러그와 비트 라인 및 스토리지노드 콘택 등을 형성했을 때의 수직 단면도이다.
도 3은 본 발명의 일 실시예에 따른 랜딩 플러그 콘택을 위한 마스크 영역을 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 랜딩 플러그 콘택을 갖는 층간 절연막에 랜딩 플러그와 비트 라인 및 스토리지노드 콘택 등을 형성했을 때의 수직 단면도이다.
도 5는 본 발명의 일 실시예에 따른 랜딩 플러그 콘택 마스크를 나타낸 도면이다.
-- 도면의 주요 부분에 대한 부호의 설명 --
100 : 활성 영역 102 : 비활성 영역
106 : 랜딩 플러그 콘택 마스크 108, 116, 118 : 층간 절연막
110 : 랜딩 플러그 콘택 112 : 랜딩 플러그
114 : 비트 라인 120 : 스토리지노드 콘택
122 : 스토리지노드 식각 정지막 124 : 절연막
126 : 스토리지노드 전극
본 발명은 반도체 소자의 플러그 제조 방법에 관한 것으로서, 특히 비트 라인 또는 스토리지노드 콘택과 반도체 기판의 활성 영역을 수직으로 연결하기 위한 랜딩 플러그 콘택의 마스크 및 이를 이용한 플러그 제조 방법에 관한 것이다.
반도체 소자의 디자인 룰이 작아지고 고집적화됨에 따라 메모리 셀 크기가 점점 축소되고 있다.
반도체 소자의 고집적화를 위해서는 리소그라피(lithography), 셀 구조, 배선과 관련된 새로운 물질 및 절연막과 관련된 물성한계 연구 등이 필요할 뿐만 아니라 비트 라인, 스토리지노드 콘택 선폭(CD : Critical Dimension)이 점점 작아지게 된다.
도 1은 종래 기술에 의한 랜딩 플러그 콘택을 위한 마스크 영역을 나타낸 평면도이다.
도 1을 참조하면, 반도체 기판에는 소자의 활성 영역(active region)(10)이 있으며 소자의 비활성 영역(nonactive region)(12)이 있다. 그리고 라인 형태의 다수개의 게이트 전극(14)이 형성되어 있으며 게이트 전극(14) 사이의 활성 영역(e, f)은 비트 라인 또는 스토리지노드 콘택과 접촉되는 부분이 된다. 이때 도면 부호 16은 비트 라인 또는 스토리지노드 콘택용 활성 영역(e, f) 부분을 오픈하기 위한 I형태의 랜딩 플러그 콘택 마스크 영역이 도시되어 있다.
도 2는 종래 기술에 의한 랜딩 플러그 콘택을 갖는 층간 절연막에 랜딩 플러그 콘택, 비트 라인 및 스토리지노드 콘택 등을 형성했을 때의 수직 단면도이다. 도 3을 참조하면, 층간 절연막의 랜딩 플러그 콘택에 비트 라인 또는 스토리지노드 콘택 등을 형성하는 종래 기술에 대해 설명한다.
우선 반도체 기판의 활성 영역(10)에 STI(Shallow Trench Isolation) 등의 소자 분리막으로 이루어진 비활성 영역(12)이 형성되어 있으며 반도체 기판에 게이트 전극(14)을 포함한 셀 트랜지스터가 형성되어 있으며 그 위 전체를 층간 절연막(18)(예를 들어 USG, BPSG 등)이 커버하고 있다.
이와 같은 하부 구조물을 갖는 층간 절연막(18)에 I형태의 랜딩 플러그 콘택홀 마스크를 이용한 식각 공정을 진행하여 층간 절연막(18)을 식각함으로써 게이트 전극(도시하지 않음) 사이의 임의의 활성 영역(10)이 오픈되는 콘택홀을 형성한다.
층간 절연막(18)의 콘택홀에 도전막으로서 도프트 폴리실리콘을 갭필하고 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정 등으로 그 표면을 평탄화하여 스토리지노드 콘택과 수직으로 연결되는 랜딩 플러그(24)를 형성된다.
다음으로, 비트라인 콘택을 형성하기 위한 층간 절연막(28)을 증착하고, 층 간 절연막(28) 내에 비트라인과 기판을 연결하기 위한 콘택(도시하지 않음)을 형성한다.
계속해서, 층간 절연막(28) 상부에 다층 구조의 비트 라인(26), 예를 들어 장벽 금속막(26a), 비트라인 금속막(26b), 하드마스크(26c)를 적층하고 이를 패터닝한 후에 그 위 전면에 스토리지 노드 콘택을 형성하기 위한 층간 절연막(30)(예를 들어, BPSG, HDP 산화막 등)을 형성한다.
층간 절연막(30)을 식각하여 하부의 랜딩 플러그(24)를 오픈하는 콘택홀을 형성하고, 콘택홀에 도프트 폴리실리콘 등의 도전막을 갭필하고 그 표면을 화학적기계적연마 공정으로 평탄화하여 스토리지노드 콘택(32)을 형성한 후에, 그 위에 스토리지노드 식각 정지막(34) 및 희생 절연막(36)(예를 들어, 실리콘질화막, 실리콘산화막 등)을 형성한다.
스토리지노드 식각 정지막(34) 및 희생 절연막(36)을 식각하여 스토리지노드 저장영역을 형성하고, 저장영역에 도프트 폴리실리콘 등의 도전막을 증착하고, 저장영역의 상부면을 화학적기계적연마 공정, 또는 전면 식각 공정을 이용하여 분리하면 스토리지노드 전극(38)이 형성된다.
그런데, 이와 같이 제조된 종래 반도체 소자는 비트 라인 또는 스토리지노드 콘택과 수직으로 연결되기 위해 활성 영역과 접하는 랜딩 플러그(24)가 식각 슬로프로 인하여 층간 절연막(18)쪽 상부 콘택 선폭(CD)이 큰 반면에, 기판 방향쪽 하부 콘택 선폭(CD)이 작기 때문에 활성 영역(10)과 접하는 하부 콘택 선폭이 충분하지 않다. 이로 인해 비활성 영역(12) 사이의 활성 영역 간격을 A라고 하면, 랜딩 플러그(24)가 활성 영역이 접하는 부분(C)과 그렇지 않은 부분(B)이 발생하게 된다.
종래에는 I형태의 랜딩 플러그 콘택홀 마스크를 이용한 콘택홀 식각 공정시 비트 라인 및 스토리지노드 콘택을 위한 콘택홀 부분을 일렬로 하여 식각하기 때문에 전체 면적 중에서 약 60%만 활성 영역이 오픈되고 나머지 40% 정도가 오픈되지 않게 되는 문제점이 있었다. 이때 오픈되지 않는 부분은 주로 비트 라인 콘택홀 부분이다.
따라서 비트 라인 및 스토리지노드 콘택용 랜딩 플러그 콘택홀이 제대로 식각되지 않으면 콘택을 형성하는데 불량이 발생하게 되어 결국, 셀 트랜지스터의 문턱 전압 마진을 확보하기 어렵고 누설 전류가 발생하게 된다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 초생달 형태의 랜딩 플러그 콘택 마스크를 사용함으로써 비트 라인 및 스토리지노드 콘택과 수직으로 연결되기 위한 랜딩 플러그 콘택 영역을 보다 넓게 오픈되도록 형성할 수 있는 랜딩 플러그 콘택 마스크를 제공하는데 있다.
본 발명의 다른 목적은 초생달 형태의 랜딩 플러그 콘택 마스크를 이용한 식각 공정을 진행함으로써 비트 라인 및 스토리지노드 콘택과 수직으로 연결되기 위한 랜딩 플러그 콘택 식각시 비트 라인 및 스토리지노드 부분의 활성 영역을 보다 넓게 오픈되도록 식각할 수 있는 반도체 소자의 플러그 제조 방법을 제공하는데 있 다.
상기 목적을 달성하기 위하여 본 발명은 비트 라인 및 스토리지노드 콘택과 활성 영역을 수직으로 연결하기 위한 랜딩 플러그 콘택을 정의하는 마스크에 있어서, 비트 라인 및 스토리지노드 콘택용 랜딩 플러그 콘택 영역을 정의하는 패턴이 초생달 형태를 갖으며 비트 라인용 콘택 영역이 스토리지노드 콘택 영역에 비해 보잉되는 구조를 갖는다.
상기 다른 목적을 달성하기 위하여 본 발명의 방법은 층간 절연막에 랜딩 플러그 콘택을 형성하는 방법에 있어서, 임의의 반도체 소자가 형성된 반도체 기판 상부 전면에 층간 절연막을 형성하는 단계와, 비트 라인 및 스토리지노드 콘택용 랜딩 플러그 콘택 영역을 정의하는 패턴이 초생달 형태를 갖는 마스크를 이용하여 상기 반도체 기판의 활성 영역이 오픈되는 랜딩 플러그 콘택을 형성하는 단계 및 상기 랜딩 플러그 콘택에 도전막을 갭필하고 그 표면을 평탄화하여 상기 비트 라인 및 상기 스토리지노드 콘택용 랜딩 플러그를 형성하는 단계를 포함한다.
여기서, 상기 초생달 형태의 마스크 패턴은 상기 비트 라인용 랜딩 플러그 콘택 영역이 상기 스토리지노드 콘택용 랜딩 플러그 콘택 영역에 비해 보잉되는 구조를 가지는 것이 바람직하다.
또한, 상기 랜딩 플러그 콘택을 형성한 후에, 층간 절연막에 세정 공정을 진행하여 상기 랜딩 플러그 콘택의 선폭을 증가시키는 단계를 더 포함하는 것이 바람 직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 3은 본 발명에 따른 랜딩 플러그 콘택홀을 위한 마스크 영역을 나타낸 평면도이다.
도 3에 도시된 바와 같이, 반도체 기판에 소자의 활성 영역(100)이 있으며 소자의 비활성 영역(102)이 있다. 그리고 반도체 기판에 라인 형태의 다수개의 게이트 전극(104)을 포함한 셀 트랜지스터가 형성되어 있으며 그 위 전체를 층간 절연막(도시하지 않음)이 커버하고 있다. 또 게이트 전극(104) 사이의 활성 영역(e, f)은 비트 라인 또는 스토리지노드 콘택과 접촉되는 부분이 된다.
본 발명은 비트 라인 또는 스토리지노드 콘택용 활성 영역(e, f) 부분을 오픈하기 위한 랜딩 플러그 콘택 마스크(106) 영역을 I형태 대신에 초생달(crescent) 형태(도 5 참조)로 하기 때문에 스토리지노드 콘택(f) 부분에 비해 비트 라인 콘택(e) 부분이 보잉(bowing)되는 마스크 영역에 의해 이들 사이의 간격이 종래보다 멀어지게 된다. 따라서 랜딩 플러그 콘택 영역의 수직 방향 식각 경사가 발생 하더라도 해당 비트 라인 및 스토리지노드 콘택용 랜딩 플러그 콘택을 보다 넓게 오픈되도록 형성할 수 있다.
도 4는 본 발명에 따른 랜딩 플러그 콘택을 갖는 층간 절연막에 랜딩 플러그, 비트 라인 및 스토리지노드 콘택 등을 형성했을 때의 수직 단면도이다.
도 4를 참조하면, 본 발명에 따른 랜딩 플러그 콘택을 갖는 층간 절연막에 랜딩 플러그, 비트 라인 또는 스토리지노드 콘택 등을 형성하는 방법에 대해 설명한다.
활성 영역(100)과 STI 등의 소자 분리막으로 이루어진 비활성 영역(102)을 갖는 반도체 기판에 셀 트랜지스터가 형성되어 있으며 그 위 전체를 층간 절연막(108)(예를 들어, USG, BPSG, TEOS 등)이 30000Å 정도 커버하고 있다.
층간 절연막(108) 상부에 포토레지스트를 도포하고 도 3의 랜딩 플러그 콘택 마스크(106)를 이용한 사진 공정을 진행하여 초생달 형태를 갖는 비트 라인, 스토리지노드 콘택용 랜딩 플러그 영역을 정의하는 패턴을 형성한다.
그리고, 상기 패터닝한 영역에 식각 공정을 진행하여 층간 절연막(108)을 식각하고, 반도체 기판(100)의 비트 라인 또는 스토리지노드 콘택용 활성 영역(도 3의 e, f)이 오픈되는 랜딩 플러그 콘택을 형성한다. 이때 비트 라인 및 스토리지노드 콘택을 위한 각 랜딩 플러그 콘택은 서로 동일한 위치에 있지 않고 스토리지노드 콘택용 콘택홀 부분에 비해 비트 라인용 콘택홀 부분이 보잉되는 구조로 이들 사이의 간격이 멀어지게 된다. 그러므로 층간 절연막의 랜딩 플러그 콘택 식각시 랜딩 플러그 콘택의 하부면이 종래 기술에 따라 제조된 랜딩 플러그 콘택의 하 부면 보다 넓게 오픈된다.
한편 층간 절연막(108)에 랜딩 플러그 콘택을 형성한 후에 세정 공정을 실시하여 콘택 바닥 선폭을 증가시켜줄 수도 있다.
층간 절연막(108)의 랜딩 플러그 콘택에 도전막으로서 도프트 폴리실리콘을 갭필하고 화학적기계적연마 공정 등으로 그 표면을 평탄화하여 스토리지노드 콘택과 수직으로 연결되는 랜딩 플러그(112)를 형성한다.
다음으로, 비트라인 콘택을 형성하기 위한 층간 절연막(116)을 증착하고, 층간 절연막(116) 내에 비트라인과 기판을 연결하기 위한 콘택(도시하지 않음)을 형성한다.
계속해서, 다층 구조의 비트 라인(114), 예를 들어 장벽 금속막(114a), 비트라인 금속막(114b), 하드마스크(114c)를 적층하고 이를 패터닝한 후에 스토리지노드 콘택을 형성하기 위한 층간 절연막(118)(예를 들어, BPSG, HDP 산화막 등)을 형성한다.
층간 절연막(116, 118)을 식각하여 하부의 랜딩 플러그 콘택(112)이 오픈되는 콘택홀을 형성하고, 콘택홀에 도프트 폴리실리콘 등의 도전막을 갭필하고 그 표면을 화학적기계적연마 공정으로 평탄화하여 스토리지노드 콘택(120)을 형성한 후에, 그 위에 스토리지노드 식각 정지막(122) 및 희색 절연막(124)(예를 들어, 실리콘질화막, 실리콘산화막 등)을 형성한다.
스토리지노드 식각 정지막(122) 및 희생 절연막(124)을 식각하여 저장영역을 형성하고, 저장영역에 도프트 폴리실리콘 등의 도전막을 증착한 다음, 저장영역의 상부면을 화학적기계적연마 공정, 또는 전면 식각 공정을 이용하여 분리하면 tm토리지노드 전극(126)을 형성한다.
그러므로 본 발명은 비트 라인 또는 스토리지노드 콘택과 수직으로 연결되기 위해 활성 영역과 접하는 랜딩 플러그를 정의하는 마스크를 초생달 형태로 변형함으로써 비트 라인 및 스토리지노드 콘택용 랜딩 플러그가 서로 동일 선상에 위치하지 않고 서로 어긋나게 위치되어 식각 슬로프(slope)에 의해 이들 랜딩 플러그 콘택 선폭이 크게 식각된다.
따라서 본 발명은 활성 영역의 A에서 랜딩 플러그(112)가 접하는 부분(C)이 종래보다 넓어지는 반면에, 랜딩 플러그(112)가 활성 영역(A)과 접하지 않는 부분(B)은 종래보다 좁아지기 때문에 결국 랜딩 플러그의 선폭이 크게 증가되어 비트 라인 또는 스토리지노드 콘택 마진이 향상된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기한 바와 같이, 본 발명은 초생달 형태의 랜딩 플러그 콘택 마스크를 이용한 식각 공정을 진행함으로써 비트 라인 및 스토리지노드 콘택과 수직으로 연결 되기 위한 랜딩 플러그 콘택 식각시 비트 라인 및 스토리지노드 부분의 활성 영역을 보다 넓게 오픈되도록 식각할 수 있다.
따라서, 비트 라인 및 스토리지노드 콘택용 랜딩 플러그 콘택이 넓게 식각되어 종래 기술에 따른 활성영역에 비해 보다 넓은 영역을 확보함으로써 랜딩플러그의 저항을 감소시킨다.
또한, 랜딩 플러그의 저항이 감소되면, 트랜지스터의 특성이 개선되어 문턱 전압 마진이 확보되며, 그에 따라 리프레쉬 시간이 증가하고 소자의 동작 속도가 빨라지는 등의 이점이 있다.
Claims (4)
- 비트 라인 및 스토리지노드 콘택과 활성 영역을 수직으로 연결하기 위한 랜딩 플러그 콘택을 정의하는 마스크에 있어서,상기 비트 라인 및 상기 스토리지노드 콘택용 랜딩 플러그 콘택 영역을 정의하는 패턴이 초생달 형태를 갖으며 상기 비트 라인용 랜딩 플러그 콘택 영역이 상기 스토리지노드 콘택용 랜딩 플러그 콘택홀 영역에 비해 보잉되는 구조를 가지는 랜딩 플러그 콘택 마스크.
- 층간 절연막에 랜딩 플러그를 형성하는 방법에 있어서,임의의 반도체 소자가 형성된 반도체 기판 상부 전면에 층간 절연막을 형성하는 단계와,비트 라인 및 스토리지노드 콘택용 랜딩 플러그 콘택 영역을 정의하는 패턴이 초생달 형태를 갖는 마스크를 이용하여 상기 반도체 기판의 활성 영역이 오픈되는 랜딩 플러그 콘택을 형성하는 단계 및상기 랜딩 플러그 콘택에 도전막을 갭필하고 그 표면을 평탄화하여 상기 비트 라인 및 상기 스토리지노드 콘택용 랜딩 플러그를 형성하는 단계를 포함하되,상기 초생달 형태의 마스크 패턴은 상기 비트 라인용 랜딩 플러그 콘택 영역이 상기 스토리지노드 콘택용 랜딩 플러그 콘택 영역에 비해 보잉되는 구조인 랜딩 플러그 콘택 마스크를 이용한 플러그 제조 방법.
- 삭제
- 제2항에 있어서,상기 랜딩 플러그 콘택을 형성한 후에, 층간 절연막에 세정 공정을 진행하여 상기 랜딩 플러그 콘택의 선폭을 증가시키는 단계를 더 포함하는 랜딩 플러그 콘택 마스크를 이용한 플러그 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040107371A KR100636670B1 (ko) | 2004-12-16 | 2004-12-16 | 랜딩 플러그 콘택 마스크 및 이를 이용한 플러그 제조 방법 |
| JP2005169209A JP5100981B2 (ja) | 2004-12-16 | 2005-06-09 | ランディングプラグコンタクトホールのマスク及びこれを用いたプラグ形成方法 |
| US11/149,629 US7678534B2 (en) | 2004-12-16 | 2005-06-10 | Mask for forming landing plug contact hole and plug forming method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040107371A KR100636670B1 (ko) | 2004-12-16 | 2004-12-16 | 랜딩 플러그 콘택 마스크 및 이를 이용한 플러그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060068637A KR20060068637A (ko) | 2006-06-21 |
| KR100636670B1 true KR100636670B1 (ko) | 2006-10-23 |
Family
ID=36596490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040107371A KR100636670B1 (ko) | 2004-12-16 | 2004-12-16 | 랜딩 플러그 콘택 마스크 및 이를 이용한 플러그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7678534B2 (ko) |
| JP (1) | JP5100981B2 (ko) |
| KR (1) | KR100636670B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101160014B1 (ko) * | 2010-11-10 | 2012-06-25 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101752837B1 (ko) * | 2011-02-28 | 2017-07-03 | 삼성전자주식회사 | 반도체 기억 소자 및 반도체 기억 소자의 형성 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3149858B2 (ja) * | 1998-09-18 | 2001-03-26 | 日本電気株式会社 | 半導体記憶装置の局所パッドとその製造方法 |
| TW418501B (en) * | 1999-08-25 | 2001-01-11 | Winbond Electronics Corp | Memory device with vertical landing plug contact and its manufacturing method |
| KR20010095943A (ko) | 2000-04-14 | 2001-11-07 | 윤종용 | 반도체 장치 |
| KR100455724B1 (ko) | 2001-10-08 | 2004-11-12 | 주식회사 하이닉스반도체 | 반도체소자의 플러그 형성방법 |
| JP4162879B2 (ja) * | 2001-10-11 | 2008-10-08 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100449948B1 (ko) * | 2002-05-18 | 2004-09-30 | 주식회사 하이닉스반도체 | 콘택저항을 감소시킨 콘택플러그 형성방법 |
| KR100505656B1 (ko) | 2002-12-10 | 2005-08-04 | 삼성전자주식회사 | 스토리지 전극과의 접촉 면적을 보다 확보하기 위해서비트 라인 방향으로 확장된 콘택체를 포함하는 반도체소자 제조 방법 |
| KR100505667B1 (ko) * | 2003-01-16 | 2005-08-03 | 삼성전자주식회사 | 스토리지 전극과 접촉하기 위해 비트 라인 방향으로확장된 콘택체를 포함하는 반도체 소자 제조 방법 |
-
2004
- 2004-12-16 KR KR1020040107371A patent/KR100636670B1/ko not_active IP Right Cessation
-
2005
- 2005-06-09 JP JP2005169209A patent/JP5100981B2/ja not_active Expired - Fee Related
- 2005-06-10 US US11/149,629 patent/US7678534B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060134859A1 (en) | 2006-06-22 |
| JP5100981B2 (ja) | 2012-12-19 |
| JP2006173559A (ja) | 2006-06-29 |
| KR20060068637A (ko) | 2006-06-21 |
| US7678534B2 (en) | 2010-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101116359B1 (ko) | 매립게이트를 구비한 반도체장치 및 그 제조 방법 | |
| US7511328B2 (en) | Semiconductor device having raised cell landing pad and method of fabricating the same | |
| KR20110121360A (ko) | 패턴의 무너짐을 방지하는 반도체장치 제조 방법 | |
| KR20010054734A (ko) | 반도체 장치의 제조방법 | |
| KR101168606B1 (ko) | 반도체 장치의 배선 구조물 및 이의 형성 방법 | |
| KR100439034B1 (ko) | 누설전류를 방지할 수 있는 반도체 장치의 비트라인구조및 그의 형성방법 | |
| KR20140019705A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20080074529A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100636670B1 (ko) | 랜딩 플러그 콘택 마스크 및 이를 이용한 플러그 제조 방법 | |
| KR20090009391A (ko) | 반도체 소자의 제조 방법 | |
| KR100439038B1 (ko) | 스터드형태의 캡핑층을 구비한 반도체 장치의 비트라인 및그의 형성방법 | |
| KR20180006740A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20090061592A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100687862B1 (ko) | 랜딩 플러그 콘택 제조 방법 | |
| KR100798270B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100316059B1 (ko) | Mml반도체소자제조방법 | |
| KR100906641B1 (ko) | 랜딩플러그를 구비하는 반도체 소자의 제조 방법 | |
| US20100270603A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100844939B1 (ko) | 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법 | |
| KR100571627B1 (ko) | 반도체 소자 제조 방법 | |
| JP2010183098A (ja) | 不揮発性半導体記憶装置 | |
| KR20120003719A (ko) | 반도체 장치 제조방법 | |
| KR20070003339A (ko) | 반도체 소자의 비트라인 형성 방법 | |
| KR20080001161A (ko) | 반도체 소자 및 그 제조방법 | |
| KR20040063351A (ko) | 패드와 플러그 접촉면의 저항을 감소시키는 반도체 장치형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |