JP5100981B2 - ランディングプラグコンタクトホールのマスク及びこれを用いたプラグ形成方法 - Google Patents

ランディングプラグコンタクトホールのマスク及びこれを用いたプラグ形成方法 Download PDF

Info

Publication number
JP5100981B2
JP5100981B2 JP2005169209A JP2005169209A JP5100981B2 JP 5100981 B2 JP5100981 B2 JP 5100981B2 JP 2005169209 A JP2005169209 A JP 2005169209A JP 2005169209 A JP2005169209 A JP 2005169209A JP 5100981 B2 JP5100981 B2 JP 5100981B2
Authority
JP
Japan
Prior art keywords
mask
bit line
contact
contact hole
landing plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005169209A
Other languages
English (en)
Other versions
JP2006173559A (ja
Inventor
ドン チュル クー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2006173559A publication Critical patent/JP2006173559A/ja
Application granted granted Critical
Publication of JP5100981B2 publication Critical patent/JP5100981B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体素子のプラグ形成方法に関し、特に、半導体基板の活性領域をビットラインまたはストレージノードコンタクトに垂直に露出させるランディングプラグコンタクトホールを形成するのに使用されるマスク及びこれを用いたプラグ形成方法に関する。
近来、半導体素子は、高集積化及びデザインルールの縮小が進行してきており、これに伴ってメモリーセルの大きさも小さくなりつつある。このような半導体素子の高集積化のためには、リソグラフィ（ｌｉｔｈｏｇｒａｐｈｙ）、セル構造、配線と関連した新規の物質及び絶縁膜と関連した物性限界研究などが必要であり、さらに、ビットラインまたはストレージノードコンタクトの線幅（ＣＤ：Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）が次第に小さくならなければならない。
図１は、従来の技術によるランディングプラグコンタクトホール形成用のマスクパターンを示す平面図である。図１を参照すると、半導体基板は、素子の活性領域（ａｃｔｉｖｅ ｒｅｇｉｏｎ）１０及び素子の不活性領域（ｎｏｎａｃｔｉｖｅ ｒｅｇｉｏｎ）１２を含む。また、複数本のライン、すなわち複数本のゲート電極１４が一定の間隔で形成されており、ゲート電極１４間の活性領域１０はコンタクト領域ｅ、ｆを形成し、ビットラインまたはストレージノードコンタクトと連結されている。ここで、参照符号１６は、活性領域１０のコンタクト領域ｅ、ｆをビットラインまたはストレージノードコンタクトに露出させるためのランディングプラグコンタクトホールを形成するのに使用されるＩ形態の線形マスクを表す。
図２は、従来の技術によって層間絶縁膜に埋め立てられたランディングプラグ、ビットライン及びストレージノードコンタクトの配列を示す垂直断面図である。次に、層間絶縁膜のコンタクトホールに埋め立てられたランディングプラグ上にビットライン及びストレージノードコンタクトを形成する従来の方法について説明する。
まず、半導体基板の各素子の活性領域１０に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などによって素子分離膜がトレンチに埋め立てられて不活性領域１２が形成されている。この半導体基板上に、ゲート電極１４を含むセルトランジスタが形成されており、該セルトランジスタの形成された半導体基板の上部面全体を覆うように層間絶縁膜１８が蒸着されている。ここで、層間絶縁膜１８は、例えば、ＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＢＰＳＧ（ｂｏｒｏ ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜などから形成される。このような下部半導体基板に支持される第１層間絶縁膜１８に、Ｉ形態の線形マスク１６を用いて蝕刻工程を行うことによって、ゲート電極１４間で活性領域１０のコンタクト領域ｅ，ｆを露出させるコンタクトホールを形成する。この第１層間絶縁膜１８のコンタクトホールに導電膜としてドープポリシリコンをギャップフィルし、化学的機械的研磨(ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ)工程などでその表面を平坦化することによって、ビットラインまたはストレージノードコンタクトと垂直に連結されるランディングプラグ２４が形成される。
続いて、第１層間絶縁膜１８上に第２層間絶縁膜２８を蒸着し、該第２層間絶縁膜を部分的に蝕刻することによって、ビットラインと半導体基板とを接続するためのビットラインコンタクトホール(図示せず)を形成する。続いて、例えば、障壁金属膜２６ａ、ビットライン金属膜２６ｂ、ハードマスク２６ｃを順次に積層し、これをパターニングすることによって第２層間絶縁膜２８上部に多層構造のビットライン２６を形成する。その後ビットライン２６を覆うように、第２の層間絶縁膜２８の上部面全体にかけて第３層間絶縁膜３０を蒸着する。このとき、ストレージノードコンタクトを形成するための第３層間絶縁膜３０は、例えば、ＢＰＳＧ膜、ＨＤＰ（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ）酸化膜などで形成される。
第３層間絶縁膜３０を部分的に蝕刻し、その下部に位置するランディングプラグ２４に続くコンタクトホールを形成し、該コンタクトホールにドープポリシリコンなどの導電膜をギャップフィルし、その表面を化学的機械的研磨などで平坦化することによってストレージノードコンタクト３２を形成した後その上に、ストレージノード蝕刻停止膜３４及び犠牲絶縁膜３６を順次に形成する。ここで、犠牲絶縁膜３６は、例えば、シリコン窒化膜、シリコン酸化膜等で形成される。次いで、ストレージノード蝕刻停止膜３４及び犠牲絶縁膜３６を蝕刻してストレージノード貯蔵領域を形成し、該貯蔵領域にドープポリシリコンを埋め立てて導電膜を形成し、この導電膜を化学的機械的研磨またはその他の蝕刻工程を用いて平坦化することによって、ストレージノード電極３８を形成する。（例えば、特許文献１または特許文献２参照）
ところで、上記のように製造された従来の半導体素子は、ビットラインまたはストレージノードコンタクトと各活性領域とを垂直に接続する各ランディングプラグ２４が、蝕刻スロープによって、第２層間絶縁膜２８側に触れる上部面において広いコンタクト線幅(ＣＤ)を有する反面、半導体基板の活性領域と触れる下部面においては不十分な狭いコンタクト線幅(ＣＤ)を有することになる。このため、図２から明らかなように、隣接する不活性領域１２間の活性領域１０が幅Ａを有する場合、ランディングプラグ２４は、活性領域１０と幅Ｃにかけて接触し、残りの幅Ｂは接触しなくなる。
なお、従来ではＩ形態の線形マスクを用いてランディングプラグコンタクトホールを蝕刻する際、ビットラインと関連するコンタクトホールがストレージノードコンタクトと関連するコンタクトホールと一列に整列されるため、コンタクトホールの全体面積のうち約６０％のみ活性領域に露出され、残り４０％の面積は露出されない。ここで、露出されない部分は主としてビットラインのためのコンタクトホールとなる。したがって、ビットラインまたはストレージノードコンタクトと関連するランディングプラグコンタクトホールが正確に蝕刻されず、半導体基板の不活性領域に露出されると、半導体基板の不活性領域とビットラインまたはストレージノードコンタクトとの間には必ず不良コンタクトが発生し、この結果、所望するセルトランジスタのしきい電圧マージンの確保が不可能になり、電流漏れが生じることにつながる。
米国特許第６，１８７，６２７号明細書 米国特許第６，４７２，３０３号明細書
本発明の目的は、上記問題点に鑑みて、ランディングプラグで埋め立てられ、ビットラインまたはストレージノードコンタクトと垂直に連結されるコンタクトホールの線幅を増加させられる、ランディングプラグコンタクトホール形成用の三日月形マスクを提供することにある。
本発明の他の目的は、ランディングプラグで埋め立てられるコンタクトホールを三日月形マスクを用いて蝕刻することによって、ランディングプラグを介してビットラインまたはストレージノードコンタクトと垂直に接続される半導体基板の活性領域をより広く露出させられる半導体素子のプラグ形成方法を提供することにある。
本発明のランディングプラグコンタクトホールのマスクは、半導体基板の活性領域をビットラインまたはストレージノードコンタクトに垂直に露出させるランディングプラグコンタクトホールを形成するのに使用されるマスクであって、前記マスクは、四角形状のビットラインコンタクト用マスク部分と、前記ビットラインコンタクト用マスク部分の両側に配置され、四角形状でその角部と前記ビットラインコンタクト用マスク部分の角部とが接続されるストレージコンタクト用マスク部分と、を含み、前記ストレージコンタクト用マスク部分の端辺とビットラインコンタクト用マスク部分の各端辺とがゲート電極の延びる方向に一定距離の段差をつけて配置された千鳥型形状のマスク部分を複数備え、該千鳥型形状のマスク部分が活性領域の配列ピッチに対応させて規則的に配列されていること、を特徴とする。
本発明のランディングプラグコンタクトホールのマスクを用いたプラグ形成方法は、層間絶縁膜にランディングプラグを形成する方法であって、任意の半導体素子が形成された半導体基板上部の全面に層間絶縁膜を形成する段階と、前記半導体基板の活性領域をビットラインまたはストレージノードコンタクトに露出させるよう、四角形状のビットラインコンタクト用マスク部分と、前記ビットラインコンタクト用マスク部分の両側に配置され、四角形状でその角部と前記ビットラインコンタクト用マスク部分の角部とが接続されるストレージコンタクト用マスク部分と、を含み、前記ストレージコンタクト用マスク部分の端辺とビットラインコンタクト用マスク部分の各端辺とがゲート電極の延びる方向に一定距離の段差をつけて配置された千鳥型形状のマスク部分を複数備え、該千鳥型形状のマスク部分が活性領域の配列ピッチに対応させて規則的に配列されているマスクを用いて前記層間絶縁膜にコンタクトホールを形成する段階と、前記ランディングプラグコンタクトホールに導電膜をギャップフィルし、その表面を平坦化することによって、前記活性領域と前記ビットラインまたは前記ストレージノードコンタクトとを垂直に連結させるコンタクトホールを埋め立てるランディングプラグを形成する段階と、を備えることを特徴とする。また、前記ランディングプラグコンタクトホールを形成した後に、層間絶縁膜に洗浄工程を施して前記各ランディングプラグコンタクトホールの線幅を増加させる段階をさらに備えることが好ましい。
本発明によれば、ランディングプラグで埋め立てられてビットラインまたはストレージノードコンタクトと垂直的に連結される各コンタクトホールを形成すべく三日月形のマスクを使用するため、半導体基板活性領域に触れるコンタクトホールの下端において線幅が増加し、ビットラインまたはストレージノードコンタクトと連結される活性領域をより広く露出させることが可能になる。このように増加した線幅を有するランディングプラグコンタクトホールを形成することによって、ビットラインまたはストレージノードコンタクトに連結されるランディングプラグが、従来の技術に比べて、より広い活性領域を確保するようになり、ランディングプラグの抵抗を減少させる効果が得られる。なお、ランディングプラグの抵抗が減少すると、トランジスタの特性が改善されるため、トランジスタの望むしきい電圧マージンの確保、優れたリフレッシュ効果、半導体素子の動作速度の向上といった効果が得られる。
以下、本発明の実施の形態について、本発明の属する技術分野で通常の知識をもつ者が容易に実施しうるよう、添付図面を参照しつつ詳細に説明する。図面中、複数の層及び領域を明確に表すため厚さを拡大して示し、同じ構成要素には同一の参照符号を付けるものとする。
図３は、本発明の一実施の形態によるランディングプラグコンタクトホール形成用のマスクパターンを示す平面図である。図３に示すように、まず、素子の活性領域１００及び素子の不活性領域１０２を含む半導体基板が用意される。また、該半導体基板には、複数のライン、すなわち複数のゲート電極１０４を含むセルトランジスタが形成されており、この上部面全体を層間絶縁膜(図示せず)が覆っている。また、ゲート電極１０４間の活性領域１００には、コンタクト領域ｅ、ｆが形成され、ビットラインまたはストレージノードコンタクトと接続するようになる。本実施形態において、活性領域のコンタクト領域ｅ、ｆをビットラインまたはストレージノードコンタクトに露出させるためのランディングプラグコンタクトホールを形成するのに用いられるマスク１０６が、従来のＩ形態の線形マスクとは違い、湾曲された三日月(crescent)形(図５参照)を有する。このような湾曲された三日月形から、ビットラインと接続されるコンタクトホールが、ストレージノードコンタクトと接続される両側のコンタクトホールと所定距離だけ離れることになる。これにより、コンタクトホールが垂直方向に傾斜するように蝕刻されても、各コンタクトホールが所望する線幅としてより広く蝕刻されるようにする。図４は、本発明の一実施の形態によって各層間絶縁膜に埋め立てられたランディングプラグ、ビットライン及びストレージノードコンタクトの配列を示す垂直断面図である。
次に、本発明によって層間絶縁膜のコンタクトホールに埋め立てられたランディングプラグ上にビットライン及びストレージノードコンタクトを形成する方法について説明する。まず、半導体基板の各素子の活性領域１００に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などによって素子分離膜がトレンチに埋め立てられて不活性領域１０２が形成されている。この半導体基板上に、セルトランジスタが形成されており、該セルトランジスタの形成された半導体基板の全面を覆うように第１層間絶縁膜１０８が蒸着されている。ここで、第１層間絶縁膜１０８は、例えば、ＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＢＰＳＧ（ｂｏｒｏ ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＴＥＯＳ（ｔｅｔｒａ−ｅｔｈｏｘｙ−ｓｉｌａｎｅ）膜などから形成され、３０００Å程度の厚さを有する。その後、第１層間絶縁膜１０８の上面にフォトレジストを塗布し、図３に示す湾曲された三日月形のマスク１０６を用いて写真工程を行うことによって、ビットラインまたはストレージノードコンタクトに接続される各三日月形のランディングプラグ領域を定義するマスクパターンを形成する。このパターンに基づいて、第１層間絶縁膜１０８を蝕刻し、活性領域１００のコンタクト領域(図３のｅ及びｆ)をビットラインまたはストレージノードコンタクトに露出させるランディングプラグコンタクトホールを形成する。この場合、コンタクトホールが一例に整列される従来の技術と違い、各ランディングプラグコンタクトホールは、ビットラインと接続されるコンタクトホールが、ストレージノードコンタクトと連結される両側のコンタクトホールと所定距離だけ離れ、これによって、湾曲された構造が形成されることになる。その結果、層間絶縁膜において蝕刻されるランディングプラグコンタクトホールは、その下端が従来の技術のランディングプラグコンタクトホールの下端よりも広くなり、線幅が増加する。好ましくは、ランディングプラグコンタクトホールの蝕刻完了後に、このランディングプラグコンタクトホールの下端における線幅を増加させるべく、第１層間絶縁膜１０８に洗浄工程を施しても良い。
続いて、第１層間絶縁膜１０８のランディングプラグコンタクトホールに導電膜としてドープポリシリコンをギャップフィルし、この表面を化学的機械的研磨(ＣＭＰ)工程などで平坦化し、ビットラインまたはストレージノードコンタクトと垂直に連結されるランディングプラグ１１２を形成する。続いて、第１層間絶縁膜１０８上に第２層間絶縁膜１１６を蒸着し、該第２層間絶縁膜１１６を部分的に蝕刻することによって、ビットラインと半導体基板とを連結するためのビットラインコンタクトホール(図示せず)を形成する。その後、例えば、障壁金属膜１１４ａ、ビットライン金属膜１１４ｂ、ハードマスク１１４ｃを順次に積層し、これをパターニングすることによって第２層間絶縁膜１１６上部に多層構造のビットライン１１４を形成する。次いで、ビットライン１１４を覆うように、第２の層間絶縁膜１１６の上部面全体にかけて第３層間絶縁膜１１８が蒸着される。このとき、ストレージノードコンタクトを形成するための第３層間絶縁膜１１８は、例えば、ＢＰＳＧ膜、ＨＤＰ酸化膜等で形成される。第２及び第３層間絶縁膜１１６，１１８を部分的に蝕刻し、その下部に位置するランディングプラグ１１２を露出させるコンタクトホールを形成し、第２及び第３層間絶縁膜１１６，１１８のコンタクトホールにドープポリシリコンなどの導電膜をギャップフィルし、その表面を化学的機械的研磨(ＣＭＰ)などで平坦化してストレージノードコンタクト１２０を形成した後その上に、ストレージノード蝕刻停止膜１２２及び犠牲絶縁膜１２４を順次に形成する。ここで、犠牲絶縁膜１２４は、例えば、シリコン窒化膜、シリコン酸化膜等で形成される。次いで、ストレージノード蝕刻停止膜１２２及び犠牲絶縁膜１２４を蝕刻してストレージノード貯蔵領域を形成し、該貯蔵領域にドープポリシリコンを埋め立てて導電膜を形成し、この導電膜を化学的機械的研磨またはその他の蝕刻工程を用いて平坦化することによって、ストレージノード電極１２６を形成する。
したがって、本発明によれば、ランディングプラグで埋め立てられるコンタクトホールを形成するために三日月形のマスクを使用することによって、ビットラインと連結されるランディングプラグが、ストレージノードコンタクトと連結される他のランディングプラグと同一線上に位置せず、所定距離だけ離れることになる。したがって、ランディングプラグコンタクトホールが垂直方向に傾斜するように蝕核されても、各ランディングプラグは所望する十分な線幅を有することが可能になる。
したがって、図４に示すように、隣接する不活性領域間の各活性領域が幅Ａを有する場合、ランディングプラグ１１２は、活性領域と幅Ｃにかけて接触し、残りの幅Ｂは接しなくなる。その結果として、活性領域と触れるランディングプラグの下部面において線幅が増加するため、活性領域とビットラインまたはストレージノードコンタクトとの間において良好な接触性が得られる。
以上のように、具体的な実施の形態を例に上げて本発明を詳細に説明してきたが、本発明の権利範囲はこれに限定されるものではなく、請求範囲で定義している本発明の基本概念に基づいた当業者による各種の変形及び改良形態もまた、本発明の権利範囲に属することは言うまでもない。
従来の技術によるランディングプラグコンタクトホール形成用のマスクパターンを示す平面図である。 従来の技術によって各層間絶縁膜に埋め立てられたランディングプラグ、ビットライン及びストレージノードコンタクトの配列を示す垂直断面図である。 本発明の一実施の形態によるランディングプラグコンタクトホール形成用のマスクパターンを示す平面図である。 本発明の一実施の形態によって各層間絶縁膜に埋め立てられたランディングプラグ、ビットライン及びストレージノードコンタクトの配列を示す垂直断面図である。 本発明の一実施の形態によるランディングプラグコンタクトホールのマスクを示す図である。
符号の説明
１００ 活性領域、１０２ 不活性領域、１０６ ランディングプラグコンタクトホールのマスク、１０８，１１６，１１８ 層間絶縁膜、１１０ ランディングプラグコンタクトホール、１１２ ランディングプラグ、１１４ ビットライン、１２０ ストレージノードコンタクト、１２２ ストレージノード蝕刻停止膜、１２４ 絶縁膜、１２６ ストレージノード電極。

Claims (3)

  1. 半導体基板の活性領域をビットラインまたはストレージノードコンタクトに垂直に露出させるランディングプラグコンタクトホールを形成するのに使用されるマスクであって、
    前記マスクは、
    四角形状のビットラインコンタクト用マスク部分と、前記ビットラインコンタクト用マスク部分の両側に配置され、四角形状でその角部と前記ビットラインコンタクト用マスク部分の角部とが接続されるストレージコンタクト用マスク部分と、を含み、前記ストレージコンタクト用マスク部分の端辺とビットラインコンタクト用マスク部分の各端辺とがゲート電極の延びる方向に一定距離の段差をつけて配置された千鳥型形状のマスク部分を複数備え、該千鳥型形状のマスク部分が活性領域の配列ピッチに対応させて規則的に配列されていること、
    を特徴とするランディングプラグコンタクトホールのマスク。
  2. 層間絶縁膜にランディングプラグを形成する方法であって、
    任意の半導体素子が形成された半導体基板上部の全面に層間絶縁膜を形成する段階と、
    前記半導体基板の活性領域をビットラインまたはストレージノードコンタクトに露出させるよう、四角形状のビットラインコンタクト用マスク部分と、前記ビットラインコンタクト用マスク部分の両側に配置され、四角形状でその角部と前記ビットラインコンタクト用マスク部分の角部とが接続されるストレージコンタクト用マスク部分と、を含み、前記ストレージコンタクト用マスク部分の端辺とビットラインコンタクト用マスク部分の各端辺とがゲート電極の延びる方向に一定距離の段差をつけて配置された千鳥型形状のマスク部分を複数備え、該千鳥型形状のマスク部分が活性領域の配列ピッチに対応させて規則的に配列されているマスクを用いて前記層間絶縁膜にコンタクトホールを形成する段階と、
    前記ランディングプラグコンタクトホールに導電膜をギャップフィルし、その表面を平坦化することによって、前記活性領域と前記ビットラインまたは前記ストレージノードコンタクトとを垂直に連結させるコンタクトホールを埋め立てるランディングプラグを形成する段階と、
    を備えるランディングプラグコンタクトホールのマスクを用いたプラグ形成方法。
  3. 前記ランディングプラグコンタクトホールを形成した後に、層間絶縁膜に洗浄工程を施して前記各ランディングプラグコンタクトホールの線幅を増加させる段階をさらに備えることを特徴とする請求項２に記載のランディングプラグコンタクトホールのマスクを用いたプラグ形成方法。
JP2005169209A 2004-12-16 2005-06-09 ランディングプラグコンタクトホールのマスク及びこれを用いたプラグ形成方法 Expired - Fee Related JP5100981B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040107371A KR100636670B1 (ko) 2004-12-16 2004-12-16 랜딩 플러그 콘택 마스크 및 이를 이용한 플러그 제조 방법
KR10-2004-0107371 2004-12-16

Publications (2)

Publication Number Publication Date
JP2006173559A JP2006173559A (ja) 2006-06-29
JP5100981B2 true JP5100981B2 (ja) 2012-12-19

Family

ID=36596490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005169209A Expired - Fee Related JP5100981B2 (ja) 2004-12-16 2005-06-09 ランディングプラグコンタクトホールのマスク及びこれを用いたプラグ形成方法

Country Status (3)

Country Link
US (1) US7678534B2 (ja)
JP (1) JP5100981B2 (ja)
KR (1) KR100636670B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101160014B1 (ko) * 2010-11-10 2012-06-25 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101752837B1 (ko) * 2011-02-28 2017-07-03 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149858B2 (ja) * 1998-09-18 2001-03-26 日本電気株式会社 半導体記憶装置の局所パッドとその製造方法
TW418501B (en) * 1999-08-25 2001-01-11 Winbond Electronics Corp Memory device with vertical landing plug contact and its manufacturing method
KR20010095943A (ko) 2000-04-14 2001-11-07 윤종용 반도체 장치
KR100455724B1 (ko) 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
JP4162879B2 (ja) * 2001-10-11 2008-10-08 富士通株式会社 半導体装置の製造方法
KR100449948B1 (ko) * 2002-05-18 2004-09-30 주식회사 하이닉스반도체 콘택저항을 감소시킨 콘택플러그 형성방법
KR100505656B1 (ko) 2002-12-10 2005-08-04 삼성전자주식회사 스토리지 전극과의 접촉 면적을 보다 확보하기 위해서비트 라인 방향으로 확장된 콘택체를 포함하는 반도체소자 제조 방법
KR100505667B1 (ko) * 2003-01-16 2005-08-03 삼성전자주식회사 스토리지 전극과 접촉하기 위해 비트 라인 방향으로확장된 콘택체를 포함하는 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR100636670B1 (ko) 2006-10-23
US7678534B2 (en) 2010-03-16
US20060134859A1 (en) 2006-06-22
KR20060068637A (ko) 2006-06-21
JP2006173559A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
JP5047529B2 (ja) 微細コンタクトを備える半導体素子及びその製造方法
US20080246075A1 (en) Semiconductor device and method of manufacturing the same
KR101096186B1 (ko) 패턴의 무너짐을 방지하는 반도체장치 제조 방법
KR100587635B1 (ko) 반도체소자의 제조 방법
KR20110032844A (ko) 매몰 워드 라인을 구비한 반도체 소자
JP4964407B2 (ja) 半導体装置及びその製造方法
JP4901898B2 (ja) 半導体装置の製造方法
JP2005079576A (ja) 半導体装置及びこれの製造方法
KR100583964B1 (ko) 도드라진 셀 랜딩패드를 갖는 반도체소자 및 그 제조방법
KR100827509B1 (ko) 반도체 소자의 형성 방법
JP2008047630A (ja) 半導体装置およびその製造方法
JP5107499B2 (ja) 半導体装置
JP5100981B2 (ja) ランディングプラグコンタクトホールのマスク及びこれを用いたプラグ形成方法
JP2007281200A (ja) 半導体装置の製造方法
US7179744B2 (en) Method for fabricating semiconductor device
KR101110557B1 (ko) 반도체 소자 및 그의 형성 방법
KR100825814B1 (ko) 콘택 배리어를 구비한 반도체 소자 및 그 제조 방법
KR100798270B1 (ko) 반도체 소자 및 그 제조 방법
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법
KR20070038225A (ko) 반도체 장치의 제조 방법
KR100745063B1 (ko) 반도체장치의 랜딩 플러그 제조 방법
JP2006114550A (ja) 半導体装置およびその製造方法
KR100844939B1 (ko) 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법
KR20080060385A (ko) 반도체 소자 제조방법
KR100687862B1 (ko) 랜딩 플러그 콘택 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees