JP5047529B2 - 微細コンタクトを備える半導体素子及びその製造方法 - Google Patents

微細コンタクトを備える半導体素子及びその製造方法 Download PDF

Info

Publication number
JP5047529B2
JP5047529B2 JP2006104573A JP2006104573A JP5047529B2 JP 5047529 B2 JP5047529 B2 JP 5047529B2 JP 2006104573 A JP2006104573 A JP 2006104573A JP 2006104573 A JP2006104573 A JP 2006104573A JP 5047529 B2 JP5047529 B2 JP 5047529B2
Authority
JP
Japan
Prior art keywords
contact
interlayer insulating
insulating film
semiconductor device
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006104573A
Other languages
English (en)
Other versions
JP2006303488A5 (ja
JP2006303488A (ja
Inventor
芝英 李
鉉材 姜
相均 禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006303488A publication Critical patent/JP2006303488A/ja
Publication of JP2006303488A5 publication Critical patent/JP2006303488A5/ja
Application granted granted Critical
Publication of JP5047529B2 publication Critical patent/JP5047529B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、半導体素子及びその製造方法に係り、特に、微細コンタクトを備える半導体素子及びその製造方法に関する。
半導体素子の高集積化につれて、コンタクト間の間隔も次第に小さくなっている。従来には半導体基板上に置かれた物質の一部を除去して導電物質を充填するコンタクトを形成するためにフォトリソグラフィ工程が利用されてきた。しかし、最近では、従来のフォトリソグラフィ技術の解像度を超える微細なコンタクトが要求されている。これによって、特許文献１のようにスペーサを利用して微細コンタクトを形成する方法が提案されていた。
前記特許文献１によれば、微細コンタクトは、半導体基板上に形成されたパターン(またはスペーサ）の両側壁に第１厚さのスペーサを形成する。その後、第１厚さのスペーサの間の前記パターンを除去し、前記第１厚さのスペーサの両側壁に第２厚さの他のスペーサを形成する。前記工程を繰り返して行えば、形成されるコンタクトのピッチは、次第に小さくなりうる。
ところが、前記特許文献１に提示された微細コンタクトの形成方法は、ライン形態のパターンには適用できるが、コンタクト形態のパターンには適用し難い。また、前記方法は、パターンの両側壁にスペーサを形成する過程で半導体基板を損傷させるおそれがある。さらに、前記方法は、多様な形態のコンタクト構造、例えばメモリ素子のキャパシタの下部電極コンタクトとビットラインコンタクトとが同時にある構造を具現できない。
米国特許第６，０６３，６８８号明細書
本発明が解決しようとする技術的課題は、フォトリソグラフィの解像度を超えるサイズのコンタクトを多様な形態で製作できる微細コンタクトを備える半導体素子を提供することである。
本発明が解決しようとする他の技術的課題は、フォトリソグラフィの解像度を超えるサイズのコンタクトを多様な形態で製作できる半導体素子の微細コンタクト製造方法を提供することである。
前記技術的課題を達成するための本発明による微細コンタクトを備える半導体素子の一例は、導電領域を内在する基板と、前記基板上に形成された少なくとも１層以上の層間絶縁膜とを備える。前記層間絶縁膜を貫通して前記導電領域と連結され、前記層間絶縁膜の最上層に前記層間絶縁膜とエッチング選択比が異なる第１スペーサにより取り囲まれた第１コンタクトと、前記導電領域と連結され、前記第１コンタクトと共に第１方向に配列されつつ前記第１スペーサの間に埋め込まれる第２コンタクトとを備える。
前記第１スペーサと前記第１コンタクトとを備える第１コンタクトホールの前記第１方向の幅は、前記第２コンタクトの幅の３倍でありうる。前記第１コンタクトホール内の前記第１コンタクトの幅は、前記第１スペーサの厚さによって決定されうる。前記第１コンタクトホール間のピッチは、前記第１コンタクトと第２コンタクトとの間の間隔に対して２倍でありうる。
前記技術的課題を達成するための本発明による微細コンタクトを備える半導体素子の他の例は、導電性領域を内在する半導体基板と、前記半導体基板上に形成され、相異なるサイズの第１ゲートラインの一部と第２ゲートラインとを覆う第１層間絶縁膜とを備える。前記第１ゲートライン間の前記第１層間絶縁膜を貫通して前記導電領域と連結され、前記第１層間絶縁膜に前記層間絶縁膜とエッチング選択比が異なる第２スペーサにより取り囲まれた第４コンタクトと、前記第１ゲートライン間の第１層間絶縁膜を貫通して前記導電領域と連結され、前記第１コンタクトと共に第１方向に配列されつつ前記第２スペーサの間に埋め込まれる第５コンタクトと、を備える。
前記第２スペーサと前記第４コンタクトとを備える第５コンタクトホールの前記第１方向の幅は、前記第５コンタクトの幅の３倍でありうる。前記第５コンタクトホール内の前記第４コンタクトの幅は、前記第２スペーサの厚さによって決定されうる。前記第５コンタクトホール間のピッチは、前記第４コンタクトと第５コンタクトとの間の間隔に対して２倍でありうる。
前記他の技術的課題を達成するための本発明による半導体素子の微細コンタクト製造方法の一例は、まず、導電領域が形成された基板を準備する。その後、前記基板上に少なくとも１層以上の層間絶縁膜を形成する。前記導電領域が露出されるように、前記層間絶縁膜内に第１コンタクトホールを形成する。前記第１コンタクトホールの内部の側壁を覆う第１スペーサにより取り囲まれた第２コンタクトホールを形成する。前記第１スペーサ間の前記層間絶縁膜を除去して第３コンタクトホールを形成する。前記第２コンタクトホールと前記第３コンタクトホールとに導電物質を充填して、第１コンタクト及び第２コンタクトを形成する。
前記他の技術的課題を達成するための本発明による半導体素子の微細コンタクト製造方法の他の例は、まず、導電領域が形成された半導体基板を準備する。その後、前記半導体基板上に形成された相異なるサイズの第１ゲートライン及び第２ゲートラインを覆う第１層間絶縁膜を形成する。前記第１ゲートライン間の前記第１層間絶縁膜の上部の一部をリセス（凹部を形成）させて、第５コンタクトホールを形成する。前記第５コンタクトホールの内部の側壁を覆う第２スペーサにより取り囲まれた第６コンタクトホールを形成する。前記第２スペーサが形成された前記第６コンタクトホールを下部に垂直に拡張して、前記半導体基板を露出させる第７コンタクトホールを形成すると同時に、前記第２スペーサ間の前記第１層間絶縁膜を除去して、第８コンタクトホールを形成する。前記第７コンタクトホールと前記第８コンタクトホールとに導電物質を充填して、第４コンタクト及び第５コンタクトを形成する。
前記他の技術的課題を達成するための本発明による半導体素子の微細コンタクト製造方法のさらに他の例は、まず、導電領域が形成された半導体基板を準備する。前記半導体基板上に形成された相異なるサイズの第１ゲートライン及び第２ゲートラインを覆う第１層間絶縁膜、第２エッチング停止膜及び第２層間絶縁膜を順次に形成する。前記第１ゲートライン間の前記第１層間絶縁膜の上部の一部がリセスされるように前記第２層間絶縁膜、第２エッチング停止膜及び第１層間絶縁膜の一部を除去して第５コンタクトホールを形成する。前記第５コンタクトホールの内部の側壁を覆う第２スペーサにより取り囲まれた第６コンタクトホールを形成する。前記第２スペーサが形成された前記第６コンタクトホールを下部に垂直に拡張して前記半導体基板を露出させる第７コンタクトホールを形成すると同時に、前記第２スペーサ間の前記第２層間絶縁膜、第２エッチング停止膜及び第１層間絶縁膜の一部を除去して第８コンタクトホールを形成する。前記第７コンタクトホールと前記第８コンタクトホールとに導電物質を充填して、第４コンタクトと第５コンタクトを形成する。
本発明に係る半導体素子の微細コンタクトとその製造方法によれば、層間絶縁膜内に形成されたホール形態のコンタクトホールの両側壁を覆うスペーサを利用してコンタクトのピッチを１/２に減らせる。
また、第２方向の層間絶縁膜に第３コンタクトを形成することによって、多様な配列を有するコンタクトを形成できる。
また、周辺領域を第１スペーサまたは第２スペーサで保護することにより、セル領域と周辺領域とに同時にコンタクトを形成できる。
以下、添付した図面を参照しながら、本発明の望ましい実施例を詳細に説明する。次に説明する実施例は、多様な形態で変形され、本発明の範囲が後述する実施例に限定されるものではない。本発明の実施例は、当業者に本発明をより完全に説明するために提供されるものである。
［実施例］
第１実施例
図１Ａないし図６Ａは、本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図であり、図１Ｂないし図６Ｂは、図２ＡのＡ−Ａ線の断面図である。
図１Ａ及び図１Ｂを参照すれば、導電領域(図示せず）が形成された基板１００、例えば、シリコン基板上に第１エッチング停止膜１０２及び層間絶縁膜１０４を順次に形成する。第１エッチング停止膜１０２は、層間絶縁膜１０４に比べてエッチング選択比が十分に大きい物質で蒸着できる。層間絶縁膜１０４は、低誘電定数を有する物質、例えば、シリコン酸化膜からなりうる。
図２Ａ及び図２Ｂを参照すれば、層間絶縁膜１０４の最上層上に第１コンタクトホール１０６を画定する第１フォトレジストパターン１１０を形成する。その後、第１フォトレジストパターン１１０をエッチングマスクとして層間絶縁膜１０４の一部をエッチングして基板１００を露出させる第１コンタクトホール１０６を形成する。第１コンタクトホール１０６は、層間絶縁膜１０４を貫通する形態であるので、第１コンタクトホール１０６間の層間絶縁膜１０４は、崩れずに安定して形成できる。また、第１コンタクトホール１０６の直径は、図６Ａで説明される第２コンタクト１２４の幅より３倍ほど大きいので、通常のリソグラフィ技術により形成されうる。この時、第１コンタクトホール１０６のピッチは、Ｐ１である。ピッチは、繰り返される同一パターン間の最小距離である。
図３Ａ及び図３Ｂを参照すれば、第１コンタクトホール１０６の底面と両側壁とを覆う第１スペーサ物質層をブランケット方式により蒸着する。次いで、第１スペーサ物質層を全面エッチングして第１コンタクトホール１０６の底の基板１００を露出させる第１スペーサ１１２からなる第２コンタクトホール１１４を形成する。
この時、層間絶縁膜１０４が酸化膜であれば、第１スペーサ１１２は窒化膜であることが望ましいが、場合によって層間絶縁膜１０４が窒化膜であれば、第１スペーサ１１２は酸化膜を使用できる。これは、層間絶縁膜１０４が第１スペーサ１１２と十分なエッチング選択比を有さねばならないためである。酸化膜は、例えば、熱酸化膜、ＣＶＤ酸化膜、ＨＤＰ(Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ)酸化膜及びＵＳＧ(Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ)などが使われ、窒化膜は、例えば、ＳｉＯＮ、ＳｉＮ、ＳｉＢＮ及びＢＮなどが使われうる。
一方、層間絶縁膜１０４と第１スペーサ１１２とのエッチング選択比は、適切に調節されることが望ましい。例えば、乾式エッチングである場合には、ＣＨＦ３／Ｏ２、ＣＨ２Ｆ２、ＣＨ３Ｆ及びＣ４Ｈ８を含むエッチングガスの量を調節して前記エッチング選択比を調節できる。湿式エッチングの場合には、窒化膜はリン酸溶液、酸化膜はフッ酸、硫酸、ＳＣ−１及びＬＡＬ溶液などのエッチング液を使用できる。
図４Ａ及び図４Ｂを参照すれば、層間絶縁膜１０４上に第１方向(ａ方向)に延長される第１スペーサ１１２と層間絶縁膜１０４の一部とを露出させるライン形態の第２フォトレジストパターン１１８を形成する。第２フォトレジストパターン１１８の間の間隔は、第１スペーサ１１２を外れない程度でありうる。また、前記間隔は、第２コンタクトホール１１４を完全に露出させる程度であることが望ましい。その後、第２フォトレジストパターン１１８をエッチングマスクとして第１スペーサ１１２間の層間絶縁膜１０４を除去して第３コンタクトホール１１６を形成する。
図５Ａ及び図５Ｂを参照すれば、第２コンタクトホール１１４と第３コンタクトホール１１６とを埋め込む導電性物質層１２０を層間絶縁膜１０４上に蒸着する。導電性物質層１２０は、ポリシリコン、タングステン、銅及びアルミニウムの中から選択された何れか一つでありうる。導電性物質層１２０は、ＣＶＤやＰＶＤのほかに原子層蒸着法のような方式で形成できる。
図６Ａ及び図６Ｂを参照すれば、第２コンタクトホール１１４と第３コンタクトホール１１６内の導電性物質層１２０が互いに分離されるように、ＣＭＰやエッチバックを利用して導電性物質層１２０を除去して第１コンタクト１２２と第２コンタクト１２４とを形成する。この時、第１コンタクト１２２と第２コンタクト１２４とは交互に反復的に形成される。第１コンタクトホール(図２の１０６）の幅は、第１方向の第２コンタクト１２４の幅の３倍である。これによって、第１スペーサ１１２の幅と第２コンタクト１２４の幅とを同一にすると、同じ幅を有する第１コンタクト１２２と第２コンタクト１２４とが第１方向(ａ方向)に延長されて配列できる。もし、第１スペーサ１１２の幅が第２コンタクト１２４の幅より大きければ、第１コンタクト１２２の幅は、第２コンタクト１２４の幅より小さい。一方、第１スペーサ１１２の幅が第２コンタクト１２４より小さければ、第１コンタクト１２２の幅は、第２コンタクト１２４の幅より大きい。すなわち、第１コンタクト１２２の幅は、第１スペーサ１１２の厚さによって決定されうる。
本発明の第１実施例によれば、第１スペーサ１１２間の層間絶縁膜１０４を除去した部分にコンタクトを形成すれば、コンタクトのピッチを半分に減らすことができる。具体的に、第１コンタクトホール１０６のピッチは、Ｐ１である。ところで、本発明の第１実施例のように第１スペーサを利用すれば、コンタクトのピッチをＰ１の半分であるＰ２に減らすことができる。
第２実施例
図７Ａ及び図８Ａは、本発明の第２実施例による微細コンタクトの形成方法を説明するための平面図であり、図７Ｂ及び図８Ｂは、図２ＡのＡ−Ａ線の断面図である。本実施例は、前記第１実施例において第３コンタクトホール１１６を形成する過程で露出された第２コンタクトホール１１４内の基板１００の損傷を防止することを目的とする。
図７Ａ及び図７Ｂを参照すれば、第２コンタクトホール１１４の形成後に第２コンタクトホール１１４の内部にＳＯＧ、ＨＳＱ(Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ)、フィールド酸化膜またはポリシラザン系無機ＳＯＧ膜(ＴＯＳＺ膜)の中から選択された何れか一つの絶縁膜１２６を充填する。絶縁膜１２６は、流動性が高くてギャップフィリングの良い特性を有するので、スピンコーティング法を利用して形成できる。
図８Ａ及び図８Ｂを参照すれば、第２コンタクトホール１１４の形成後に、第２コンタクトホール１１４の内部に、例えば、ＣＶＤにより形成されるＣＶＤ酸化膜１２８を充填する。ＣＶＤ酸化膜１２８は、ギャップフィリングが良くない特性があって、内部にシーム１３０が生じる場合がある。ＣＶＤ酸化膜１２８は、ＵＳＧ、ＰＥ―ＯｘｉｄｅまたはＰＥ−ＴＥＯＳの中から選択された何れか一つでありうる。
本発明の第２実施例によれば、第１実施例で説明した第３コンタクトホール１１６の形成過程で発生しうる半導体基板１００の損傷を防止できる。具体的に、第３コンタクトホール１１６を形成する過程で埋め込まれた第２コンタクトホール１１４内の膜質１２６、１２８も同時に除去されるので、半導体基板１００の損傷を防止することができる。
第３実施例
図９Ａは、本発明の第３実施例による微細コンタクトの形成方法を説明するための平面図であり、図９Ｂは、図２ＡのＡ−Ａ線の断面図である。本実施例では、第３コンタクトホール１１６を形成するために、第１実施例のライン形態の第２フォトレジストパターン１１８の代りにコンタクト形態の第３フォトレジストパターン１３２を形成することである。
図９Ａ及び図９Ｂを参照すれば、層間絶縁膜１０４上に第１方向に延長される第１スペーサ１１２の両側の層間絶縁膜１０４を露出させるコンタクト形態の第３フォトレジストパターン１３２を形成する。その後、第３フォトレジストパターン１３２をエッチングマスクとして基板１００が露出されるように、第１スペーサ１１２の両側の層間絶縁膜１０４を除去して第３コンタクトホール１１６を形成する。
本発明の第３実施例によれば、第１実施例で説明した第３コンタクトホール１１６の形成過程で発生しうる半導体基板１００の損傷を防止できる。具体的に、第３コンタクトホール１１６を形成する過程で、第２コンタクトホール１１４が第３フォトレジストパターン１３２で充填されるので、半導体基板１００の損傷を防止することができる。
第４実施例
図１０Ａ及び図１１Ａは、本発明の第４実施例による微細コンタクトの形成方法を説明するための平面図であり、図１０Ｂ及び図１１Ｂは、図１０ＡのＢ−Ｂ線の断面図であり、図１０Ｃ及び図１１Ｃは、図１０ＡのＣ−Ｃ線の断面図である。本実施例では、第１方向(ａ方向)と垂直な方向に延長される第２方向(ｂ方向）の層間絶縁膜１０４に所定のコンタクトを形成している。
図１０Ａないし図１１Ｃを参照すれば、第３コンタクト１３８は、まず第１方向(ａ方向)と垂直な第２方向(ｂ方向）の層間絶縁膜１０４の上面を露出させるコンタクト形態の第４フォトレジストパターン１３４を層間絶縁膜１０４上に形成する。その後、第４フォトレジストパターン１３４をエッチングマスクとして第１スペーサ１１２間の層間絶縁膜１０４を除去して第４コンタクトホール１３６を形成する。第４コンタクトホール１３６に導電物質を充填して第３コンタクト１３８を形成する。ここで、第４フォトレジストパターン１３４は、第２フォトレジストパターン１１８と同じ工程に適用されうる。
本発明の第４実施例によれば、第１方向(ａ方向)及び第２方向(ｂ方向)によって多様に配列するコンタクトを製造できる。例えば、キャパシタ下部電極コンタクトとビットラインコンタクトを同時に形成する場合に、前記コンタクトは、ａ方向にジグザグ形態に配列される。すなわち、ジグザグ形態に配列されたコンタクトでも本発明の第４実施例によると、容易に形成できる。
第５実施例
図１２Ａないし図２０Ａは、本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図であり、図１２Ｂないし図２０Ｂは、図１２ＡのＤ−Ｄ線の断面図であり、図１２Ｃないし図２０Ｃは、図１２ＡのＥ−Ｅ線の断面図である。本実施例は、スペーサを利用した微細コンタクトの製造方法を半導体素子に適用する例であって、フラッシュメモリを中心として説明する。
図１２Ａないし図１２Ｃを参照すれば、導電領域２０２、例えば、活性領域が形成された半導体基板２００を準備する。その後、半導体基板２００上に相異なるサイズの第１ゲートライン２０４と第２ゲートライン２０６とを形成する。例えば、フラッシュメモリにおいて、第１ゲートライン２０４は、セレクトゲートラインであり、第２ゲートライン２０６は、駆動ゲートラインでありうる。一般に、フラッシュメモリにおける第１ゲートライン２０４の幅は、第２ゲートライン２０６の幅より大きい。詳細に図示されていないが、第１ゲートライン２０４及び第２ゲートライン２０６は、通常のゲートライン、例えば、ゲート絶縁膜、フローティングゲート及びコントロールゲートが順次に積層され、側壁にはスペーサが形成される。
図１３Ａないし図１３Ｃを参照すれば、第１ゲートライン２０４と第２ゲートライン２０６とを覆う第１層間絶縁膜２０８を半導体基板２００上に形成する。第１層間絶縁膜２０８は、低誘電定数を有する物質、例えば、シリコン酸化膜からなりうる。第１層間絶縁膜２０８上に第２エッチング停止膜２１０と第２層間絶縁膜２１２とを形成する。
図１４Ａないし図１４Ｃを参照すれば、第２層間絶縁膜２１２上に第５コンタクトホール(図１５Ａの２１６)を定義する第５フォトレジストパターン２１４を形成する。ここで、第５コンタクトホール２１６は、第１ゲートライン２０４間にコンタクトを形成するためのものでありうる。
図１５Ａないし図１５Ｃを参照すれば、第５フォトレジストパターン２１４をエッチングマスクとして第２層間絶縁膜２１２、第２エッチング停止膜２１０及び第１層間絶縁膜２０８の一部を除去して、第５コンタクトホール２１６を形成する。この時、第５コンタクトホール２１６のピッチは、Ｐ３である。
図１６Ａないし図１６Ｃを参照すれば、第５コンタクトホール２１６を覆う第２スペーサ物質層(図示せず)をブランケット方式により蒸着する。その後、２スペーサ物質層を全面エッチングして第５コンタクトホール２１６の底の第１層間絶縁膜２０８を露出させる第２スペーサ２１８で取り囲まれた第６コンタクトホール２１９を形成する。
図１７Ａないし図１７Ｃを参照すれば、第６コンタクトホール２１９を絶縁膜で充填して第２層間絶縁膜２１２の上面を平坦化する。その後、第２スペーサ２１８間の第２層間絶縁膜２１２を露出させる第６フォトレジストパターン２２２を形成する。
図１８Ａないし図１８Ｃを参照すれば、第２スペーサ２１８が形成された第６コンタクトホール２１９を下部に垂直に拡張して、半導体基板２００を露出させる第７コンタクトホール２２４を形成する。同時に、第２スペーサ２１８の間の第１層間絶縁膜２０８を除去して第８コンタクトホール２２６を形成する。
図１９Ａないし図１９Ｃを参照すれば、第７コンタクトホール２２４と第８コンタクトホール２２６とを埋め込む導電性物質層２２８を第１層間絶縁膜２０８上に蒸着する。導電性物質層２２８は、ポリシリコン、タングステン、銅及びアルミニウムの中から選択された何れか一つでありうる。導電性物質層２２８は、ＣＶＤやＰＶＤのほかに原子層蒸着法のような方式で形成できる。
図２０Ａないし図２０Ｃを参照すれば、第７コンタクトホール２２４と第８コンタクトホール２２６内の導電性物質層２２８が互いに分離されるようにＣＭＰやエッチバックを利用して導電性物質層２２８を除去して第４コンタクト２３０と第５コンタクト２３２とを形成する。この時、第４コンタクト２３０と第５コンタクト２３２とは、交互に反復的に形成される。第５コンタクトホール(図１５の２１６）の幅は、第１方向の第４コンタクト２３０の幅の３倍でありうる。第４コンタクト２３０の幅は、第２スペーサ２１８の厚さによって決定されうる。
本発明の第５実施例によれば、第２スペーサ２１８の間の第１層間絶縁膜２０８を除去した部分にコンタクトを形成すれば、コンタクトのピッチを半分に減らすことができる。具体的に、第５コンタクトホール２１６のピッチは、Ｐ３である。ところで、本発明の第５実施例のように第２スペーサ２１８を利用すれば、コンタクトのピッチをＰ３の半分であるＰ４に減らすことができる。
場合によって、第２エッチング停止膜２１０と第２層間絶縁膜２１２とを形成せずに第１層間絶縁膜２０８の上部を一部エッチングして形成されたコンタクトホールに第２スペーサ２１８を形成できる。
本発明の第５実施例によれば、第４コンタクト２３０と第５コンタクト２３２とを形成する過程で第２スペーサ２１８と第２エッチング停止膜２１０とが除去されるので、第２スペーサ２１８及び第２エッチング停止膜２１０の誘電率に影響されない。また、第２エッチング停止膜２１０を利用して、所望の部分にコンタクトを形成できる。
本発明の第１実施例ないし第５実施例による微細コンタクトの形成方法は、微細コンタクトを形成するために従来に使われた化学的アタック工程やフォトレジストフローなどを別途に行う必要がない。また、セル領域の外側に形成されるダミーコンタクトを拡張する従来方式に比べて、本実施例では、セル領域全体にわたって同じサイズのコンタクトを使用できる。さらに、セル領域にコンタクトを形成する過程で周辺領域のコンタクトが形成される部分は、前記第１または第２スペーサにより保護されうるので、セル領域と周辺領域とに同時にコンタクトを形成できる。
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は、前記実施例に限定されず、本発明の技術的思想の範囲内で当業者によって多様な変形が可能であろう。
本発明は、電子部品及び半導体メモリ素子の製造産業に利用可能であり、特に、ＤＲＡＭ、不揮発性メモリ素子及びこれを利用した電子部品の製造産業に有用である。
本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図である。 図１Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。 本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図である。 図２ＡのＡ−Ａ線の断面図である。 本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図である。 図３Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。 本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図である。 図４Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。 本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図である。 図５Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。 本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図である。 図６Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。 本発明の第２実施例による微細コンタクトの形成方法を説明するための平面図である。 図７Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。 本発明の第２実施例による微細コンタクトの形成方法を説明するための平面図である。 図８Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。 本発明の第３実施例による微細コンタクトの形成方法を説明するための平面図である。 図９Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。 本発明の第４実施例による微細コンタクトの形成方法を説明するための平面図である。 図１０ＡのＢ−Ｂ線の断面図である。 図１０ＡのＣ−Ｃ線の断面図である。 本発明の第４実施例による微細コンタクトの形成方法を説明するための平面図である。 図１１Ａにおける、図１０ＡのＢ−Ｂ線の位置での断面図である。 図１１Ａにおける、図１０ＡのＣ−Ｃ線の位置での断面図である。 本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。 図１２ＡのＤ−Ｄ線の断面図である。 図１２ＡのＥ−Ｅ線の断面図である。 本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。 図１３Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。 図１３Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。 本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。 図１４Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。 図１４Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。 本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。 図１５Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。 図１５Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。 本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。 図１６Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。 図１６Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。 本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。 図１７Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。 図１７Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。 本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。 図１８Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。 図１８Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。 本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。 図１９Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。 図１９Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。 本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。 図２０Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。 図２０Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。
符号の説明
１００、２００ 基板
１０２ 第１エッチング停止膜
１０４ 層間絶縁膜
１０６ 第１コンタクトホール
１１０ 第１ＰＲパターン
１１２ 第１スペーサ
１１４ 第２コンタクトホール
１１６ 第３コンタクトホール
１１８ 第２フォトレジストパターン
１２０ 導電性物質層
１２２ 第１コンタクト
１２４ 第２コンタクト
１２６、１２８ 膜質
１３２ 第３ＰＲパターン
１３４ 第４ＰＲパターン
１３６ 第４コンタクトホール
１３８ 第３コンタクト
２０２ 導電領域
２０４ 第１ゲートライン
２０６ 第２ゲートライン
２０８ 第１層間絶縁膜
２１０ 第２エッチング停止膜
２１２ 第２層間絶縁膜
２１４ 第５ＰＲパターン
２１６ 第５コンタクトホール
２１８ 第２スペーサ
２１９ 第６コンタクトホール
２２２ 第６ＰＲパターン
２２４ 第７コンタクトホール
２２６ 第８コンタクトホール
２３０ 第４コンタクト
２３２ 第５コンタクト

Claims (15)

  1. 導電領域を内在する基板と、
    前記基板上に形成された少なくとも１層以上の層間絶縁膜と、
    前記層間絶縁膜を貫通して前記導電領域と連結され、前記層間絶縁膜の最上層に前記層間絶縁膜とエッチング選択比が異なる第１スペーサにより取り囲まれた第１コンタクトと、
    前記導電領域と連結され、前記第１コンタクトと共に第１方向に配列されつつ前記第１スペーサの間に埋め込まれる第２コンタクトと、を備える微細コンタクトを備える半導体素子。
  2. 前記層間絶縁膜は、低誘電定数を有する物質であることを特徴とする請求項１に記載の微細コンタクトを備える半導体素子。
  3. 前記第１スペーサと前記第１コンタクトとを備える第１コンタクトホールの前記第１方向の幅は、前記第２コンタクトの幅の３倍であることを特徴とする請求項１又は２に記載の微細コンタクトを備える半導体素子。
  4. 前記第１コンタクトホール内の前記第１コンタクトの幅は、前記第１スペーサの厚さによって決定されることを特徴とする請求項３に記載の微細コンタクトを備える半導体素子。
  5. 前記第１コンタクトホール間のピッチは、前記第１コンタクトと第２コンタクトとの間の間隔に対して２倍であることを特徴とする請求項３又は４に記載の微細コンタクトを備える半導体素子。
  6. 前記層間絶縁膜は酸化膜であり、前記第１スペーサは窒化膜であることを特徴とする請求項１〜５のいずれか一項に記載の微細コンタクトを備える半導体素子。
  7. 前記層間絶縁膜は窒化膜であり、前記第１スペーサは酸化膜であることを特徴とする請求項１〜５のいずれか一項に記載の微細コンタクトを備える半導体素子。
  8. 前記基板と前記層間絶縁膜との間に第１エッチング停止膜をさらに備えることを特徴とする請求項１〜７のいずれか一項に記載の微細コンタクトを備える半導体素子。
  9. 前記第１コンタクトと前記第２コンタクトとは、交互に反復的に形成されることを特徴とする請求項１〜８のいずれか一項に記載の微細コンタクトを備える半導体素子。
  10. 前記第１方向と垂直な第２方向に形成された前記第１スペーサ間の前記層間絶縁膜を貫通して前記基板と電気的に連結された第３コンタクトをさらに備えることを特徴とする請求項１〜９のいずれか一項に記載の微細コンタクトを備える半導体素子。
  11. 導電領域を内在する半導体基板と、
    前記半導体基板上に形成され、相異なるサイズの第１ゲートラインの一部と第２ゲートラインとを覆う第１層間絶縁膜と、
    前記第１ゲートライン間の前記第１層間絶縁膜を貫通して前記導電領域と連結され、前記第１層間絶縁膜に前記層間絶縁膜とエッチング選択比が異なる第２スペーサにより取り囲まれた第４コンタクトと、
    前記第１ゲートライン間の前記第１層間絶縁膜を貫通して前記導電領域と連結され、前記第４コンタクトと共に第１方向に配列されつつ前記第２スペーサの間に埋め込まれる第５コンタクトと、を備えることを特徴とする微細コンタクトを備える半導体素子。
  12. 前記層間絶縁膜は、低誘電定数を有する物質であることを特徴とする請求項１１に記載の微細コンタクトを備える半導体素子。
  13. 前記第２スペーサと前記第４コンタクトとを備える第５コンタクトホールの前記第１方向の幅は、前記第５コンタクトの幅の３倍であることを特徴とする請求項１１又は１２に記載の微細コンタクトを備える半導体素子。
  14. 前記第５コンタクトホール内の前記第４コンタクトの幅は、前記第２スペーサの厚さによって決定されることを特徴とする請求項１３に記載の微細コンタクトを備える半導体素子。
  15. 前記第５コンタクトホール間のピッチは、前記第４コンタクトと第５コンタクトとの間の間隔に対して２倍であることを特徴とする請求項１３又は１４に記載の微細コンタクトを備える半導体素子。
JP2006104573A 2005-04-19 2006-04-05 微細コンタクトを備える半導体素子及びその製造方法 Active JP5047529B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050032296A KR100640639B1 (ko) 2005-04-19 2005-04-19 미세콘택을 포함하는 반도체소자 및 그 제조방법
KR10-2005-0032296 2005-04-19

Publications (3)

Publication Number Publication Date
JP2006303488A JP2006303488A (ja) 2006-11-02
JP2006303488A5 JP2006303488A5 (ja) 2009-05-21
JP5047529B2 true JP5047529B2 (ja) 2012-10-10

Family

ID=37107698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006104573A Active JP5047529B2 (ja) 2005-04-19 2006-04-05 微細コンタクトを備える半導体素子及びその製造方法

Country Status (3)

Country Link
US (2) US7855408B2 (ja)
JP (1) JP5047529B2 (ja)
KR (1) KR100640639B1 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7655387B2 (en) 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7253118B2 (en) 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7390746B2 (en) 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7413981B2 (en) * 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7776744B2 (en) 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) * 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
KR100789391B1 (ko) * 2006-10-20 2008-01-02 삼성전자주식회사 콘택 구조물 형성 방법
US8809932B2 (en) * 2007-03-26 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor memory device, method of fabricating the same, and devices employing the semiconductor memory device
KR100924611B1 (ko) * 2007-05-11 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100877107B1 (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
JP5193582B2 (ja) 2007-12-12 2013-05-08 株式会社東芝 半導体装置の製造方法
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
KR101379508B1 (ko) * 2008-03-28 2014-03-27 삼성전자주식회사 수직 채널 트랜지스터 및 이의 제조 방법
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
TWI366890B (en) * 2008-12-31 2012-06-21 Ind Tech Res Inst Method of manufacturing through-silicon-via and through-silicon-via structure
KR101166799B1 (ko) * 2009-12-29 2012-07-26 에스케이하이닉스 주식회사 홀 패턴 제조 방법
KR20120117127A (ko) * 2011-04-14 2012-10-24 삼성전자주식회사 소자 분리막 구조물 및 그 형성 방법
KR101903477B1 (ko) 2012-01-11 2018-10-02 삼성전자주식회사 반도체 장치의 제조 방법
KR20130124861A (ko) 2012-05-07 2013-11-15 삼성전자주식회사 패턴 형성 방법
US9054156B2 (en) 2012-07-30 2015-06-09 International Business Machines Corporation Non-lithographic hole pattern formation
US8999852B2 (en) 2012-12-12 2015-04-07 Micron Technology, Inc. Substrate mask patterns, methods of forming a structure on a substrate, methods of forming a square lattice pattern from an oblique lattice pattern, and methods of forming a pattern on a substrate
US8889558B2 (en) 2012-12-12 2014-11-18 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8889559B2 (en) 2012-12-12 2014-11-18 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8937018B2 (en) * 2013-03-06 2015-01-20 Micron Technology, Inc. Methods of forming a pattern on a substrate
CN104733310B (zh) * 2013-12-18 2017-11-03 中芯国际集成电路制造(北京)有限公司 鳍式场效应管的形成方法
US9184058B2 (en) * 2013-12-23 2015-11-10 Micron Technology, Inc. Methods of forming patterns by using a brush layer and masks
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9397038B1 (en) 2015-02-27 2016-07-19 Invensas Corporation Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates
US9558956B2 (en) * 2015-07-01 2017-01-31 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
TWI661466B (zh) * 2016-04-14 2019-06-01 日商東京威力科創股份有限公司 使用具有多種材料之一層的基板圖案化方法
US9934970B1 (en) * 2017-01-11 2018-04-03 International Business Machines Corporation Self aligned pattern formation post spacer etchback in tight pitch configurations
CN106847821B (zh) 2017-03-07 2018-09-14 长江存储科技有限责任公司 半导体结构及其形成方法
KR102369509B1 (ko) * 2018-01-08 2022-03-02 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669153A (ja) * 1991-12-30 1994-03-11 Nec Corp 微細コンタクト孔の形成方法
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
US5432739A (en) * 1994-06-17 1995-07-11 Philips Electronics North America Corporation Non-volatile sidewall memory cell method of fabricating same
KR0161438B1 (ko) * 1995-09-19 1999-02-01 김광호 미세 크기의 접촉창을 가지는 반도체 메모리 장치 및 그 제조 방법
US6967369B1 (en) * 1995-09-20 2005-11-22 Micron Technology, Inc. Semiconductor memory circuitry
JP2739855B2 (ja) * 1995-12-14 1998-04-15 日本電気株式会社 半導体装置およびその製造方法
KR100223832B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체 소자 및 그 제조방법
JP3168999B2 (ja) * 1998-12-11 2001-05-21 日本電気株式会社 半導体装置の製造方法
KR100356798B1 (ko) * 1999-12-27 2002-10-18 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100350056B1 (ko) * 2000-03-09 2002-08-24 삼성전자 주식회사 다마신 게이트 공정에서 자기정렬콘택패드 형성 방법
KR100378183B1 (ko) * 2000-09-18 2003-03-29 삼성전자주식회사 반도체 메모리 장치 및 그의 제조 방법
KR100396137B1 (ko) 2001-06-13 2003-08-27 재단법인서울대학교산학협력재단 극미세 다중 패턴의 형성방법
KR20030001084A (ko) 2001-06-28 2003-01-06 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
KR100800131B1 (ko) * 2001-06-29 2008-02-01 주식회사 하이닉스반도체 반도체소자의 제조방법
US6638441B2 (en) 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
US6689658B2 (en) * 2002-01-28 2004-02-10 Silicon Based Technology Corp. Methods of fabricating a stack-gate flash memory array
KR100539272B1 (ko) * 2003-02-24 2005-12-27 삼성전자주식회사 반도체 장치 및 그 제조방법
US20060186733A1 (en) 2003-07-11 2006-08-24 Continal Teves Ag & Co. Ohg Electrohydraulic brake system for motor vehicles
US6815704B1 (en) * 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6853024B1 (en) * 2003-10-03 2005-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned MIM capacitor process for embedded DRAM
US7244673B2 (en) * 2003-11-12 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integration film scheme for copper / low-k interconnect
KR100526059B1 (ko) * 2004-02-19 2005-11-08 삼성전자주식회사 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법

Also Published As

Publication number Publication date
US7855408B2 (en) 2010-12-21
US8242018B2 (en) 2012-08-14
KR100640639B1 (ko) 2006-10-31
US20060231900A1 (en) 2006-10-19
US20110076846A1 (en) 2011-03-31
JP2006303488A (ja) 2006-11-02
KR20060110096A (ko) 2006-10-24

Similar Documents

Publication Publication Date Title
JP5047529B2 (ja) 微細コンタクトを備える半導体素子及びその製造方法
US8247291B2 (en) Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same
KR102607555B1 (ko) 반도체 소자
JP4976977B2 (ja) 半導体装置の製造方法
JP5062969B2 (ja) 半導体素子のランディングプラグコンタクト形成方法
JP2005026659A (ja) フラッシュ素子のビットライン形成方法
KR101096186B1 (ko) 패턴의 무너짐을 방지하는 반도체장치 제조 방법
CN105321874A (zh) 自对准双重图案化
JP2007096321A (ja) 化学機械的研磨を利用した自己整列コンタクトパッドの形成方法
JP2010153458A (ja) 半導体装置の製造方法および半導体装置
JP2000277708A (ja) 半導体装置及びこれを形成する方法
JP2005167188A (ja) 半導体素子の製造方法
JP4860189B2 (ja) 半導体メモリ素子の金属配線形成方法
JP2008311623A (ja) 半導体素子及びその製造方法
US20040166667A1 (en) Method for manufacturing a semiconductor device
TWI308786B (en) Method for fabricating semiconductor device
JP4943008B2 (ja) 半導体素子の形成方法
JP2008047630A (ja) 半導体装置およびその製造方法
JP2004072109A (ja) 導電性ライン下部に延長された絶縁スペーサーを備えた集積回路及びその製造方法
JP2003023109A (ja) 集積回路メモリ素子及びその製造方法
JP2008091368A (ja) 半導体装置及びその製造方法
JP5107499B2 (ja) 半導体装置
JP2006245198A (ja) 半導体装置の製造方法
KR20060029006A (ko) 반도체 소자 제조 방법
JP2003249572A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5047529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250