KR100526059B1 - 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법 - Google Patents
반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법 Download PDFInfo
- Publication number
- KR100526059B1 KR100526059B1 KR10-2004-0011082A KR20040011082A KR100526059B1 KR 100526059 B1 KR100526059 B1 KR 100526059B1 KR 20040011082 A KR20040011082 A KR 20040011082A KR 100526059 B1 KR100526059 B1 KR 100526059B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- forming
- conductive
- contact hole
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000011800 void material Substances 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000002955 isolation Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (12)
- 반도체 소자의 제조 방법에 있어서, 일정한 간격으로 전도성 배선들을 형성하고 절연막을 덮은 다음, 상기 전도성 배선 사이를 통과하여 상기 배선 하부에 있는 전도성 영역과 연결되도록 컨택을 형성하는 방법으로, 상기 전도성 배선이 드러나지 않도록 상기 절연막을 선택적으로 제거하여 상기 전도성 영역을 부분적으로 노출시키는 컨택 홀을 형성하고, 상기 전도성 배선이 드러나도록 등방성 식각 공정을 진행하여 상기 컨택 홀을 확장하는 것을 포함하는 반도체 소자의 제조 방법.
- 제1 항에 있어서, 상기 컨택 홀의 확장 후에 절연물을 덮고 에치-백 공정을 진행하여 상기 전도성 배선의 측면에 컨택 스페이서를 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 소정의 전도성 영역을 형성하는 단계와, 상기 전도성 영역을 덮도록 제1 절연막을 형성하는 단계와, 상기 제1 절연막 위에 일정한 간격으로 전도성 배선들을 형성하는 단계와, 상기 전도성 배선들을 덮도록 제2 절연막을 형성하는 단계와, 상기 전도성 배선이 드러나지 않도록 상기 제1 절연막과 상기 제2 절연막을 선택적으로 제거하여 상기 전도성 영역을 부분적으로 노출시키는 컨택 홀을 형성하는 단계와, 상기 전도성 배선이 드러나도록 등방성 식각 공정을 진행하여 상기 컨택 홀을 확장하는 단계, 및 상기 컨택 홀에 전도성 물질을 채워 상기 전도성 영역과 연결되도록 컨택을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제3 항에 있어서, 상기 컨택 홀의 확장 단계 후에 절연물을 덮고 에치-백 공정을 진행하여 상기 전도성 배선의 측면에 컨택 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제3 항에 있어서, 상기 제1 절연막은 상기 제2 절연막보다 습식 식각 속도가 더 빠른 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제3 항에 있어서, 상기 전도성 배선은 텅스텐막과 그 위에 적층된 질화막을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 반도체 기판 위에 복수개의 워드 라인들을 형성하는 단계와;상기 워드 라인들 사이에 제1 컨택 패드와 제2 컨택 패드를 형성하는 단계와;상기 워드 라인들과 컨택 패드들을 덮도록 제1 층간 절연막을 형성하는 단계와;상기 제1 층간 절연막을 선택적으로 제거하여 상기 제1 컨택 패드와 연결되는 제1 컨택을 형성하는 단계와;상기 제1 컨택과 연결되며 상기 워드 라인들과 교차되도록 복수개의 비트 라인들을 형성하는 단계와;상기 비트 라인들을 덮도록 제2 층간 절연막을 형성하는 단계와;상기 비트 라인들이 드러나지 않도록 상기 제1 절연막과 상기 제2 절연막을 선택적으로 식각하여 상기 제2 컨택 패드를 부분적으로 노출시키는 컨택 홀을 형성하는 단계와;상기 비트 라인이 드러나도록 습식 식각 공정을 진행하여 상기 컨택 홀을 확장하는 단계; 및상기 컨택 홀에 전도성 물질을 채워 상기 제2 컨택 패드와 연결되는 제2 컨택을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제7 항에 있어서, 상기 컨택 홀의 확장 단계 후에 절연물을 덮고 에치-백 공정을 진행하여 상기 비트 라인의 측면에 컨택 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제7 항에 있어서, 상기 제1 절연막은 상기 제2 절연막보다 습식 식각 속도가 더 빠른 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제7 항에 있어서, 상기 비트 라인은 텅스텐 또는 티타늄으로 이루어지는 전도막과, 실리콘 질화물로 이루어지고 상기 전도막 위에 형성되는 마스크막을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제10 항에 있어서, 상기 마스크막은 약 2500Å의 두께로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제7 항에 있어서, 상기 제1 컨택은 비트 라인 컨택이고 상기 제2 컨택은 스토리지 노드 컨택인 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0011082A KR100526059B1 (ko) | 2004-02-19 | 2004-02-19 | 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법 |
US10/938,154 US6967150B2 (en) | 2004-02-19 | 2004-09-10 | Method of forming self-aligned contact in fabricating semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0011082A KR100526059B1 (ko) | 2004-02-19 | 2004-02-19 | 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050082592A KR20050082592A (ko) | 2005-08-24 |
KR100526059B1 true KR100526059B1 (ko) | 2005-11-08 |
Family
ID=34858753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2004-0011082A KR100526059B1 (ko) | 2004-02-19 | 2004-02-19 | 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6967150B2 (ko) |
KR (1) | KR100526059B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100543471B1 (ko) * | 2003-12-30 | 2006-01-20 | 삼성전자주식회사 | 노어형 플래시 메모리 셀의 콘택 구조 형성방법 |
KR100549014B1 (ko) * | 2004-07-21 | 2006-02-02 | 삼성전자주식회사 | 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들 |
KR100577542B1 (ko) * | 2005-03-11 | 2006-05-10 | 삼성전자주식회사 | 매몰콘택 플러그를 갖는 반도체소자의 제조방법 |
KR100640639B1 (ko) * | 2005-04-19 | 2006-10-31 | 삼성전자주식회사 | 미세콘택을 포함하는 반도체소자 및 그 제조방법 |
US20070013012A1 (en) * | 2005-07-13 | 2007-01-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Etch-stop layer structure |
US7863663B2 (en) * | 2006-04-07 | 2011-01-04 | Micron Technology, Inc. | Hybrid electrical contact |
US7709367B2 (en) * | 2006-06-30 | 2010-05-04 | Hynix Semiconductor Inc. | Method for fabricating storage node contact in semiconductor device |
KR100755673B1 (ko) * | 2006-08-04 | 2007-09-05 | 삼성전자주식회사 | 반도체 소자 제조 방법 및 이에 따라 제조된 반도체 소자 |
KR101368803B1 (ko) * | 2007-10-02 | 2014-02-28 | 삼성전자주식회사 | 반도체 기억 장치 및 그 형성 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5858865A (en) * | 1995-12-07 | 1999-01-12 | Micron Technology, Inc. | Method of forming contact plugs |
US6214727B1 (en) * | 1997-02-11 | 2001-04-10 | Micron Technology, Inc. | Conductive electrical contacts, capacitors, DRAMs, and integrated circuitry, and methods of forming conductive electrical contacts, capacitors, DRAMs, and integrated circuitry |
US5989965A (en) * | 1998-02-13 | 1999-11-23 | Sharp Laboratories Of America, Inc. | Nitride overhang structures for the silicidation of transistor electrodes with shallow junction |
KR100268443B1 (ko) * | 1998-08-29 | 2000-10-16 | 윤종용 | 반도체 장치의 자기 정렬 콘택 형성 방법 |
KR100281692B1 (ko) * | 1998-10-17 | 2001-03-02 | 윤종용 | 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법 |
JP2001102550A (ja) | 1999-09-02 | 2001-04-13 | Samsung Electronics Co Ltd | 自己整合コンタクトを有する半導体メモリ装置及びその製造方法 |
US6242331B1 (en) * | 1999-12-20 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Method to reduce device contact resistance using a hydrogen peroxide treatment |
KR100363328B1 (ko) * | 2001-01-11 | 2002-12-05 | 삼성전자 주식회사 | 콘택 패드를 갖는 반도체 소자의 제조방법 |
KR100416607B1 (ko) | 2001-10-19 | 2004-02-05 | 삼성전자주식회사 | 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법 |
JP2003249572A (ja) | 2001-12-19 | 2003-09-05 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
-
2004
- 2004-02-19 KR KR10-2004-0011082A patent/KR100526059B1/ko active IP Right Grant
- 2004-09-10 US US10/938,154 patent/US6967150B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20050082592A (ko) | 2005-08-24 |
US20050186733A1 (en) | 2005-08-25 |
US6967150B2 (en) | 2005-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109326596B (zh) | 具有电容连接垫的半导体结构与电容连接垫的制作方法 | |
KR100385954B1 (ko) | 국부 식각 저지 물질층을 갖는 비트라인 스터드 상의 비트라인 랜딩 패드와 비경계 컨택을 갖는 반도체 소자 및 그제조방법 | |
CN110364485B (zh) | 存储器及其制备方法、半导体器件 | |
KR100385960B1 (ko) | 자기 정렬된 금속 콘택 플러그를 구비하는 반도체 소자 및그 제조 방법 | |
JPH10223762A (ja) | 半導体装置及びその製造方法 | |
KR100425457B1 (ko) | 자기 정렬 콘택 패드를 구비하는 반도체 소자 및 그 제조방법 | |
JP3114931B2 (ja) | 導電体プラグを備えた半導体装置およびその製造方法 | |
GB2336033A (en) | Method of fabricating a DRAM cell capacitor | |
KR100526059B1 (ko) | 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법 | |
KR100386109B1 (ko) | 2단 메탈콘택구조를 가진 반도체 메모리 장치 및 그제조방법 | |
KR100408414B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP2000022099A (ja) | Dramセルキャパシタ及びその製造方法 | |
KR100230735B1 (ko) | 반도체 소자의 제조방법 | |
KR100725086B1 (ko) | 다층 배선 형성 공정에서의 패드층 형성방법 | |
KR19980065728A (ko) | 반도체소자의 접촉창 형성방법 | |
KR100612554B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
KR20030049479A (ko) | 다마신 기법으로 비트라인을 형성하는 반도체 소자의 제조방법 | |
KR100190304B1 (ko) | 반도체 메모리소자 제조방법 | |
KR100294696B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100349345B1 (ko) | 반도체 장치의 비트라인 및 그 제조방법 | |
KR100243290B1 (ko) | 배선층의 이동을 방지할 수 있는 구조의 반도체장치 | |
KR100369355B1 (ko) | 고집적 반도체소자의 제조방법 | |
KR20040080790A (ko) | 이중 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법 | |
KR20020051154A (ko) | 반도체 소자의 자기정렬 콘택 플러그 형성 방법 | |
KR19980029393A (ko) | 반도체 장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160930 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180927 Year of fee payment: 14 |