KR100725086B1 - 다층 배선 형성 공정에서의 패드층 형성방법 - Google Patents

다층 배선 형성 공정에서의 패드층 형성방법 Download PDF

Info

Publication number
KR100725086B1
KR100725086B1 KR1020000050027A KR20000050027A KR100725086B1 KR 100725086 B1 KR100725086 B1 KR 100725086B1 KR 1020000050027 A KR1020000050027 A KR 1020000050027A KR 20000050027 A KR20000050027 A KR 20000050027A KR 100725086 B1 KR100725086 B1 KR 100725086B1
Authority
KR
South Korea
Prior art keywords
layer
forming
pad layer
conductive
upper pad
Prior art date
Application number
KR1020000050027A
Other languages
English (en)
Other versions
KR20020016990A (ko
Inventor
홍석우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000050027A priority Critical patent/KR100725086B1/ko
Publication of KR20020016990A publication Critical patent/KR20020016990A/ko
Application granted granted Critical
Publication of KR100725086B1 publication Critical patent/KR100725086B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

다층 배선 형성 공정에서의 패드층 형성 방법에 관해 개시되어 있다. 본 발명은 기판 상에 제1 절연막을 형성하는 제1 단계와 상기 제1 절연막 상에 상기 기판에 연결되는 하부 패드층을 형성하는 제2 단계와 상기 제1 절연막 상에 상기 하부 패드층이 노출되도록 제2 절연막을 형성하는 제3 단계 및 상기 제2 절연막 상에 상기 하부 패드층의 노출된 부분과 접촉되는 상부 패드층을 형성하되, 상기 상부 패드층과 상기 제2 절연막 사이에 상기 하부 패드층과 접촉됨과 동시에 상기 제2 절연막 사이의 상부 패드층을 둘러싸는 도전성 스페이서를 형성하는 제4 단계를 포함하는 것을 특징으로 하는 다층 배선 형성공정에서의 패드층 형성 방법을 제공한다. 따라서 상부 패드층 형성 후의 칩 테스트 공정에서 테스트 부재의 하나인 프로브 팁이 상기 상부 패드층과 접촉되더라도 상부 패드층이 밀리거나 리프팅되는 것을 방지할 수 있고, 본딩불량에 의한 신뢰성 저하를 방지할 수 있다.

Description

다층 배선 형성 공정에서의 패드층 형성방법{Method for forming pad layer in process for forming multi layer line}
도 1 내지 도 5는 종래 기술에 의한 다층 배선 형성 공정에서의 패드층 형성방법을 단계별로 나타낸 단면도들이다.
도 6 내지 도 9는 본 발명의 실시예에 의한 다층 배선 형성 공정에서의 패드층 형성방법을 단계별로 나타낸 단면도들이다.
*도면의 주요 부분에 대한 부호설명*
40:기판 42, 48:제1 및 제2 층간 절연막
44, 46:제1 도전층 패턴 54, 58:제1 및 제2 장벽층
56, 60:제2 및 제3 도전층 62:캡핑 도전층
56a:도전성 플러그 56b:도전성 스페이서
본 발명은 반도체 장치의 제조 공정에서의 패드층 형성 방법에 관한 것으로 써, 자세하게는 다층 배선 형성 공정에서의 패드층 형성방법에 관한 것이다.
반도체 장치의 집적도가 높아지면서 배선 구조도 다층화되고 있다. 다층 배선 구조에서 상, 하 배선의 연결은 콘택 영역에서 이루어지는데, 콘택 마진을 확보하기 위해 콘택 영역에는 패드층을 사용하는 것이 일반적이다. 반도체 장치의 집적도가 높아지면서 패드층의 역할은 더욱 중요해지고 있다.
패드층의 접촉 면적은 가능한 넓게 하는 것이 바람직하다. 특히, 다층 배선의 최종 단계에서 형성되는 상부 패드층은 칩을 외부 장치에 연결시키는 통로가 되기 때문에 더욱 중요해진다.
도 1 내지 도 5를 참조하여 종래 기술에 의한 다층 배선 공정을 간략하게 설명한다.
도 1을 참조하면, 반도체 기판(10) 상에 제1 층간 절연막(12)이 형성되고, 그 위에 제1 도전층 패턴(14, 16)이 형성된다. 이중에서 제1 도전층 패턴(14)은 배선이고, 제1 도전층 패턴(16)은 제1 패드층이다.
도 2를 참조하면, 제1 층간 절연막(12) 상에 제1 도전층 패턴(14, 16)을 덮는 제2 층간 절연막(18)이 형성된다. 제2 층간 절연막(18)이 패터닝되고, 그 결과 제1 도전층 패턴(14)이 노출되는 제1 비어홀(20)과 제1 도전층 패턴(16)의 분할된 세 영역(22)이 노출되는 제2 비어홀(22)이 형성된다.
도 3을 참조하면, 제2 층간 절연막(18) 전면에 제1 도전층 패턴(14, 16)의 노출된 전면과 접촉되는 장벽층(24)이 형성된다. 장벽층(24) 전면에 제1 및 제2 비어홀(20, 22)을 채우는 제2 도전층(26)이 형성된다. 제2 도전층(26) 전면이 평탄화 되고, 상기 평탄화는 제2 층간 절연막(18)의 계면이 노출될 때까지 실시된다. 상기 평탄화 결과, 도 4에 도시된 바와 같이, 제1 비어홀(20)을 채우고 제1 도전층 패턴(14)과 접촉된 제1 도전성 플러그(26a) 및 제1 도전층 패턴(16)과 접촉된 제2 도전성 플러그(26b)가 형성된다. 또, 제1 및 제2 비어홀(20, 22)의 내벽을 감싸는 장벽층 패턴(24a)이 형성된다.
도 5를 참조하면, 제2 층간 절연막(18) 상에 제1 및 제2 도전성 플러그(26a, 26b)의 노출된 전면과 장벽층 패턴(24a)의 노출된 전면과 제1 및 제2 비어홀(20, 22) 둘레의 제2 층간 절연막(18)의 일부를 덮는 제2 도전층 패턴(34a, 34b)이 형성된다. 제2 도전층 패턴(34a, 34b)은 제2 장벽층 패턴(28a), 제3 도전층 패턴(30a) 및 캡핑층 패턴(32a)으로 형성된다. 제2 도전성 플러그(26b)와 접촉된 제2 도전층 패턴(34a)은 상부 패드층이고, 제1 도전성 플러그(26a)와 접촉된 제2 도전층 패턴(34b)은 배선이다.
종래 기술에 의한 다층 배선 형성 공정에서의 패드층 형성 방법은 도 5에 도시된 바와 같이, 상부 패드층으로 사용되는 제2 도전층 패턴(34a)이 제2 층간 절연막(18)과 제2 비어홀(22)을 채운 제2 도전성 플러그(26b)로 이루어진 평면 상에 형성되어 있다. 따라서, 상부 패드층을 형성한 후 실시되는 칩 테스트 공정에서 테스트 부재인 프로브 팁(probe tip)의 접촉에 의해 상기 상부 패드층이 밀리거나 들려지면서 하부 절연막이 노출되어 와이어 본딩시에 본딩 불량이 발생될 수 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 해소하기 위한 것으로서, 하부 패드충 상부에 상부 패드층을 적층시켜서 프로브 팁의 접촉에 따른 상부 패드층의 밀림이나 제2 층간 절연막이 노출되어 와이어 본딩시 본딩불량이 발생되는 것을 방지할 수 있는 방법을 제공함에 있다.
본 발명의 다른 목적은 상부 패드층의 일부를 하향 안정화시켜 상부 패드층 형성 후의 테스트 과정에서 프로브 팁의 접촉에 따른 상부 패드층의 상태 변화로 인해 와이어 본딩시 본딩 불량이 발생되는 것을 방지할 수 있는 다층 배선 형성공정에서 패드층 형성 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 제1 절연막을 형성하는 제1 단계와 상기 제1 절연막 상에 상기 기판에 연결되는 하부 패드층을 형성하는 제2 단계와 상기 제1 절연막 상에 상기 하부 패드층이 노출되도록 제2 절연막을 형성하는 제3 단계 및 상기 제2 절연막 상에 상기 하부 패드층의 노출된 부분과 접촉되는 상부 패드층을 형성하되, 상기 상부 패드층과 상기 제2 절연막 사이에 상기 하부 패드층과 접촉됨과 동시에 상기 제2 절연막 사이의 상부 패드층을 둘러싸는 도전성 스페이서를 형성하는 제4 단계를 포함하는 것을 특징으로 하는 다층 배선 형성공정에서의 패드층 형성 방법을 제공한다.
이 과정에서, 상기 제4 단계는 상기 제2 절연막 상에 상기 하부 패드층의 노출된 부분과 접촉되는 제1 장벽층을 형성하는 단계와 상기 제1 장벽층 상에 제2 도 전층을 형성하는 단계와 상기 제1 장벽층이 노출될 때까지 상기 제2 도전층의 전면을 평탄화하여 상기 제2 절연막의 상기 하부 패드층과 접촉되는 측벽에 상기 도전성 스페이서를 형성하는 단계와 상기 제1 장벽층 상에 상기 제1 장벽층을 사이에 두고 상기 하부 패드층을 덮고 상기 도전성 스페이서와 접촉되는 물질층을 형성하는 단계와 상기 물질층 상에 상기 상부 패드층이 형성될 영역을 덮는 감광막 패턴을 형성하는 단계와 상기 감광막 패턴을 식각 마스크로 사용하여 상기 물질층을 상기 제2 절연막이 노출될 때까지 식각하는 단계 및 상기 감광막 패턴을 제거하는 단계를 더 포함한다.
여기서, 상기 물질층은 상기 제1 장벽층 상에 순차적으로 형성된 제2 장벽층, 제3 도전층 및 캡핑층으로 이루어진 복합층이다.
본 발명에 의한 패드층 형성 방법에서는 상부 패드층과 하부 패드층 사이에 별도의 도전성 플러그가 게재하지 않는, 상기 상부 패드층이 도전성 플러그 역할을 겸하는 형태로 상기 상부 패드층을 형성한다. 곧, 상기 상부 패드층은 측면에 스페이서가 형성된 비어홀을 통해서 함몰된 형태로 절연막 아래에 형성된 하부 패드층과 직접 연결되어 있다. 따라서, 패드층 형성 후의 칩 테스트 공정에서 테스트 부재의 하나인 프로브 팁이 상기 상부 패드층과 접촉되더라도 상부 패드층이 밀리거나 손상되는 것이 방지된다.
이하, 본 발명의 실시예에 의한 다층 배선 형성 공정에서의 패드층 형성 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 6을 참조하면, 기판(40) 상에 제1 층간 절연막(42)을 형성한다. 기판(40)은 반도체 기판으로써, 도시하지는 않았지만 P형 또는 N형 웰(WELL)이 한정되어 있다. 제1 층간 절연막(42)과 기판(40) 사이에 게이트 라인이나 비트 라인 등과 같은 배선이 형성될 수 있다. 또, 제1 층간 절연막(42)은 복수개의 이종 절연막 또는 복수개의 동질 절연막으로 형성할 수도 있다. 제1 층간 절연막(42) 상에 이형이면서 서로 다른 기능을 갖는 복수개의 제1 도전층 패턴(44, 46)을 형성한다. 제1 도전층 패턴들(44, 46)은 텅스텐층으로 형성한다. 제1 도전층 패턴들(44, 46)중에서, 제1 도전층 패턴(44)은 일반적인 배선이고, 제1 도전층 패턴(46)은 하부 패드 도전층, 곧 하부 패드층으로 사용된다. 따라서, 제1 도전층 패턴(46)의 표면적이 제1 도전층 패턴(44)에 비해 훨씬 넓다. 제1 층간 절연막(42) 상에 제1 도전층 패턴들(44, 46)을 덮는 제2 층간 절연막(48)을 형성한다. 제2 층간 절연막(48)을 패터닝하여 제1 도전층 패턴(44, 46)을 노출시키는 제1 및 제2 비어홀(50, 52)을 형성한다. 제1 비어홀(50)은 제1 도전층 패턴(44) 노출을 위한 홀이고, 제2 비어홀(52)은 하부 패드 도전층으로 사용되는 제1 도전층 패턴(46) 노출을 위한 단일 홀이므로, 제2 비어홀(52)의 직경이 제1 비어홀(50)에 직경에 비해 훨씬 넓다. 제2 층간 절연막(48) 상에 제1 및 제2 비어홀(50, 52)을 통해 노출되는 제1 도전층 패턴(44, 46)의 노출된 부분과 접촉되는 제1 장벽층(54)을 형성한다. 제1 장벽층(54)은 제1 도전층 패턴(44, 46)과 후속 공정에서 제1 및 제2 비어홀(50, 52)을 채울 물질층의 반응에 따른 두 부재의 특성이 저하되는 것을 방지하고, 상기 물질층과 제2 층간 절연막(48)의 접촉에 따른 부작용을 방지하기 위한 것이다. 제1 장벽층(54)은 제1 및 제2 비어홀(50, 52)이 형성된 결과물의 표면을 따라 얇게 형성되므로, 제1 및 제2 비어홀(50, 52)을 포함하는 제2 층간 절연막(48)의 표면 형태는 제1 장벽층(54)이 형성된 후에도 그대로 남게된다. 제1 장벽층(54) 상에 제1 및 제2 비어홀(50, 52)을 채우는 제2 도전층(56)을 형성한다. 제2 도전층(56)은 텅스텐층(W)으로 형성할 수도 있으나, 스퍼터링(sputtering) 방법이나 적층 후 플로우시키는 방법을 이용한 알루미늄층(Al)으로 형성하는 것이 바람직하다.
도 7에 도시한 바와 같이, 제2 도전층(56)의 전면을 평탄화 하되, 제1 장벽층(54)이 노출될 때까지 평탄화한다. 이 결과, 제1 및 제2 비어홀(50, 52) 사이에서 제2 도전층(56)이 제거된다. 이와 함께 제1 비어홀(50)을 채우는 도전성 플러그(56a)가 형성되고, 제2 비어홀(52)의 측벽에 도전성 스페이서(56b)가 형성된다. 도전성 플러그(56a) 및 도전성 스페이서(56b)는 상기 평탄화에 따른 제2 도전층(56)의 잔재이다. 제2 비어홀(52)의 측벽에 도전성 스페이서(56b)가 형성되는 것은 평탄화의 속성과 함께 제2 비어홀(52)의 직경이 제1 비어홀(50)에 비해 훨씬 크기 때문이다. 상기 평탄화는 에치 백(etch back)을 이용한다.
도 8을 참조하면, 상기 평탄화 후에 드러난 제1 장벽층(54) 상에 도전성 플러그(56a) 및 도전성 스페이서(56b)의 노출되는 전면과 접촉되는 제2 장벽층(58)을 형성한다.
제2 장벽층(58)을 형성하는 이유도 제1 장벽층(54)을 형성하는 이유와 크게 다르지 않다. 따라서, 제2 장벽층(58) 형성 후에 형성될 물질층이 제2 도전층(56)과 동일한 물질층인 경우, 제2 장벽층(58)을 형성하는 과정은 생략해도 무방하다.
계속해서, 제2 장벽층(58) 상에 제3 도전층(60) 및 캡핑 도전층(62)을 순차적으로 형성한다. 캡핑 도전층(62)의 전면에 감광막(미도시)을 도포한 다음, 사진공정에 따라 패터닝하여 제1 비어홀(50)을 포함하는 배선 형성 영역을 덮는 감광막 패턴(64b) 및 제2 비어홀(52)을 포함하는 상부 패드 도전층, 곧 상부 패드층 형성 영역을 덮는 감광막 패턴(64a)을 형성한다. 감광막 패턴(64a, 64b)을 식각 마스크로 사용하여 감광막 패턴(64a, 64b) 사이로 노출되는 캡핑 도전층(62)을 식각하되, 그 아래에 순차적으로 형성된 제3 도전층(60), 제2 장벽층(58) 및 제1 장벽층(54)을 순차적으로 식각한다. 상기 식각은 비어홀별로 배선 혹은 패드층을 분리시키기 위한 것이므로, 이방성으로 실시하는 것이 바람직하다. 상기 식각 후, 감광막 패턴(64a, 64b)을 제거한다. 이 결과, 도 9에 도시한 바와 같이, 제2 층간 절연막(48) 상에 제1 비어홀(50)을 통해 하부 배선인 제1 도전층 패턴(44)과 연결되는 상부 배선(64a)이 형성된다. 또한, 제2 비어홀(52)을 통해 하부 패드층인 제1 도전층 패턴(46)과 연결되는 상부 패드층(64b)이 형성된다. 상부 배선(64a) 및 상부 패드층(64b)은 모두 제2 장벽층 패턴(58a), 제3 도전층 패턴(60a) 및 캡핑 도전층 패턴(62a)으로 형성된다. 그러나, 상부 배선(64a)의 경우 도전성 플러그(56a) 및 이를 둘러싸는 제1 장벽층 패턴(54a)과 접촉되나, 상부 패드층(64b)의 경우 제2 비어홀(52)을 채우는 형태로 형성되어 있으면서, 제1 장벽층 패턴(54a)을 사이에 두고 제1 도전층 패턴(46)과 접촉되어 있다. 또, 상부 패드층(64b)의 제2 비어홀(52)을 채우는 부분은 도전성 스페이서(56b)에 의해 둘러싸여 있다. 곧, 상부 패드층(64b)과 제1 도전층 패턴(46) 사이에는 제1 비어홀(50)을 채우는 도전성 플러그(56a)와 같은 별도의 플러그 물질이 게재하지 않으며, 상부 패드층(64b) 그 자체가 제2 비어홀(52)을 채우는 도전성 플러그 역할을 한다고 할 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나, 본 발명의 기술적 사상을 적용할 수 있는 다양한 실시예가 더 있을 수 있다. 따라서, 본 발명의 범위는 상기 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 상부 패드층과 하부 패드층 사이에 별도의 도전성 플러그가 게재하지 않는, 상기 상부 패드층이 도전성 플러그 역할을 겸하는 형태로 상부 패드층을 형성한다. 곧, 상기 상부 패드층은 측면에 스페이서가 형성된 비어홀을 통해서 함몰된 형태로 절연막 아래에 형성된 하부 패드층과 장벽층을 사이에 두고 접촉되어 있다. 따라서, 상부 패드층 형성 후의 칩 테스트 공정에서 테스트 부재의 하나인 프로브 팁이 상기 상부 패드층과 접촉되더라도 상부 패드층이 밀리거나 리프팅되는 것을 방지할 수 있어, 와이어 본딩 과정에서 본딩 불량 발생을 방지할 수 있다.

Claims (3)

  1. 기판 상에 제1 절연막을 형성하는 제1 단계;
    상기 제1 절연막 상에 상기 기판에 연결되는 하부 패드층을 형성하는 제2 단계;
    상기 제1 절연막 상에 상기 하부 패드층이 노출되도록 제2 절연막을 형성하는 제3 단계; 및
    상기 제2 절연막 상에 상기 하부 패드층의 노출된 부분과는 제1 장벽층을 개재하여 접촉되는 상부 패드층을 형성하되, 상기 상부 패드층과 상기 제2 절연막 사이에 상기 하부 패드층과 접촉됨과 동시에 상기 제2 절연막 사이의 상부 패드층을 상기 제1 장벽층을 개재하여 둘러싸는 도전성 스페이서를 형성하는 제4 단계를 포함하는 것을 특징으로 하는 다층 배선 형성공정에서의 패드층 형성방법.
  2. 제1 항에 있어서, 상기 제4 단계는,
    상기 제1 장벽층을 형성한 후, 상기 제1 장벽층 상에 제2 도전층을 형성하는 단계;
    상기 제1 장벽층이 노출될 때까지 상기 제2 도전층의 전면을 평탄화하여 상기 제2 절연막의 상기 하부 패드층과 접촉되는 측벽에 상기 도전성 스페이서를 형성하는 단계;
    상기 제1 장벽층 상에 상기 제1 장벽층을 사이에 두고 상기 하부 패드층을 덮고 상기 도전성 스페이서와 접촉되는 물질층을 형성하는 단계;
    상기 물질층 상에 상기 상부 패드층이 형성될 영역을 덮는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 사용하여 상기 물질층을 상기 제2 절연막이 노출될 때까지 식각하는 단계; 및
    상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 다층 배선 형성공정에서의 패드층 형성방법.
  3. 제 2 항에 있어서, 상기 물질층은 상기 제1 장벽층 상에 순차적으로 형성된 제2 장벽층, 제3 도전층 및 캡핑층으로 이루어진 복합층인 것을 특징으로 하는 다층 배선 형성공정에서의 패드층 형성방법.
KR1020000050027A 2000-08-28 2000-08-28 다층 배선 형성 공정에서의 패드층 형성방법 KR100725086B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000050027A KR100725086B1 (ko) 2000-08-28 2000-08-28 다층 배선 형성 공정에서의 패드층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000050027A KR100725086B1 (ko) 2000-08-28 2000-08-28 다층 배선 형성 공정에서의 패드층 형성방법

Publications (2)

Publication Number Publication Date
KR20020016990A KR20020016990A (ko) 2002-03-07
KR100725086B1 true KR100725086B1 (ko) 2007-06-04

Family

ID=19685541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000050027A KR100725086B1 (ko) 2000-08-28 2000-08-28 다층 배선 형성 공정에서의 패드층 형성방법

Country Status (1)

Country Link
KR (1) KR100725086B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150043933A (ko) * 2013-10-15 2015-04-23 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155831B1 (ko) * 1995-06-20 1998-12-01 김광호 셀프얼라인을 이용한 듀얼패드셀 반도체장치 및 그것의 제조방법
KR19990048273A (ko) * 1997-12-09 1999-07-05 윤종용 다층 패드를 구비한 반도체 소자 및 그 제조방법
JP2000114309A (ja) * 1998-10-01 2000-04-21 Yamaha Corp 半導体装置のボンディングパッド構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155831B1 (ko) * 1995-06-20 1998-12-01 김광호 셀프얼라인을 이용한 듀얼패드셀 반도체장치 및 그것의 제조방법
KR19990048273A (ko) * 1997-12-09 1999-07-05 윤종용 다층 패드를 구비한 반도체 소자 및 그 제조방법
JP2000114309A (ja) * 1998-10-01 2000-04-21 Yamaha Corp 半導体装置のボンディングパッド構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150043933A (ko) * 2013-10-15 2015-04-23 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
KR102094473B1 (ko) * 2013-10-15 2020-03-27 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20020016990A (ko) 2002-03-07

Similar Documents

Publication Publication Date Title
KR100385954B1 (ko) 국부 식각 저지 물질층을 갖는 비트라인 스터드 상의 비트라인 랜딩 패드와 비경계 컨택을 갖는 반도체 소자 및 그제조방법
KR100950553B1 (ko) 반도체 소자의 콘택 형성 방법
KR100526059B1 (ko) 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법
KR100725086B1 (ko) 다층 배선 형성 공정에서의 패드층 형성방법
KR20010017903A (ko) 듀얼다마신 배선 형성방법
KR101026002B1 (ko) 반도체소자의 패드 형성방법
KR100680935B1 (ko) 반도체 패드영역 및 퓨즈영역 형성방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
KR100591175B1 (ko) 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법
KR20050066192A (ko) 반도체소자의 콘택 형성방법
KR100252914B1 (ko) 반도체 소자의 구조 및 제조 방법
KR100524917B1 (ko) 반도체 소자의 금속 배선간 절연막 및 그 형성방법
KR100356482B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7595556B2 (en) Semiconductor device and method for manufacturing the same
KR20050033110A (ko) 반도체 소자의 금속배선 형성방법
KR100452315B1 (ko) 반도체 소자 제조방법
KR101068142B1 (ko) 반도체소자의 콘택플러그 형성방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100591134B1 (ko) 반도체 소자의 제조 방법
KR100480591B1 (ko) 다마신 공정에 의해 평탄화된 다층 배선 구조를 갖는 반도체장치의 제조방법
KR100579858B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
KR20030015703A (ko) 다층 배선 절연막 구조체 및 그 형성 방법
JPH0595048A (ja) 半導体集積回路装置の製造方法
KR20030002752A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee