KR102094473B1 - Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법 - Google Patents

Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102094473B1
KR102094473B1 KR1020130122956A KR20130122956A KR102094473B1 KR 102094473 B1 KR102094473 B1 KR 102094473B1 KR 1020130122956 A KR1020130122956 A KR 1020130122956A KR 20130122956 A KR20130122956 A KR 20130122956A KR 102094473 B1 KR102094473 B1 KR 102094473B1
Authority
KR
South Korea
Prior art keywords
layer
pad
tsv
substrate
landing pad
Prior art date
Application number
KR1020130122956A
Other languages
English (en)
Other versions
KR20150043933A (ko
Inventor
박재화
문광진
강성희
김태성
박병률
방석철
진정기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130122956A priority Critical patent/KR102094473B1/ko
Priority to US14/506,930 priority patent/US9214411B2/en
Priority to JP2014210044A priority patent/JP6399887B2/ja
Publication of KR20150043933A publication Critical patent/KR20150043933A/ko
Application granted granted Critical
Publication of KR102094473B1 publication Critical patent/KR102094473B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM

Abstract

집적회로 소자는 기판상의 제1 영역에서 서로 다른 레벨에 형성된 복수의 제1 배선층과, 복수의 제1 배선층을 연결하는 복수의 제1 콘택 플러그를 포함하는 제1 다층 배선 구조와, 기판상의 제2 영역에서 복수의 제1 배선층 중 적어도 하나의 제1 배선층과 동일 레벨에 형성되는 제1 패드층과, 복수의 제1 콘택 플러그 중 적어도 하나의 제1 콘택 플러그와 동일 레벨에 형성되고 제1 패드층에 접하는 제2 패드층을 포함하는 TSV 랜딩 패드와, TSV 랜딩 패드 위에 형성된 제2 다층 배선 구조와, 기판을 관통하여 TSV 랜딩 패드를 통해 제2 다층 배선 구조에 연결되는 TSV 구조를 포함한다.

Description

ＴＳＶ 구조를 구비한 집적회로 소자 및 그 제조 방법{Integrated circuit device having through-silicon via structure and method of manufacturing the same}
본 발명의 기술적 사상은 집적회로 소자 및 그 제조 방법에 관한 것으로, 특히 TSV (through-silicon-via) 구조를 구비한 집적회로 소자 및 그 제조 방법에 관한 것이다.
하나의 반도체 패키지 내에 복수의 반도체 칩을 탑재하는 3D (3-dimensional) 패키지의 개발이 활발해짐에 따라, 기판 또는 다이(die)를 관통하여 수직으로 전기적 접속을 형성하는 TSV (through-silicon-via) 기술이 매우 중요하게 인식되고 있다. 3D 패키지의 성능 및 신뢰도를 향상시키기 위하여 TSV 구조에서 안정적인 동작 특성 및 높은 신뢰성을 제공할 수 있는 소자의 형성 기술이 필요하다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 기판상에 형성된 다층 배선 구조와 상기 기판을 관통하는 TSV 구조와의 사이에 신뢰성 있는 배선 연결 구조를 가지는 집적회로 소자를 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는 기판상에 형성된 다층 배선 구조와 상기 기판의 백사이드로부터 형성되는 TSV 구조를 공정 산포로 인한 콘택 불량 등의 문제 발생 없이 연결할 수 있는 집적회로 소자의 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자는 기판상의 제1 영역에서 서로 다른 레벨에 이격되어 형성된 복수의 제1 배선층과, 상기 복수의 제1 배선층 각각의 사이에서 이들을 연결하는 복수의 제1 콘택 플러그를 포함하는 제1 다층 배선 구조와, 상기 기판상의 제2 영역에서 상기 복수의 제1 배선층 중 적어도 하나의 제1 배선층과 동일 레벨에 형성되는 제1 패드층과, 상기 복수의 제1 콘택 플러그 중 적어도 하나의 제1 콘택 플러그와 동일 레벨에 형성되고 상기 제1 패드층에 접하는 제2 패드층을 포함하는 TSV (through-silicon-via) 랜딩 패드와, 상기 TSV 랜딩 패드 위에 형성된 제2 다층 배선 구조와, 상기 기판을 관통하여 상기 TSV 랜딩 패드를 통해 상기 제2 다층 배선 구조에 연결되는 TSV 구조를 포함한다.
일부 실시예들에서, 상기 기판의 주면 연장 방향과 평행한 방향에서 상기 제2 패드층의 폭은 상기 적어도 하나의 제1 콘택 플러그의 폭보다 더 크다.
일부 실시예들에서, 상기 기판의 주면 연장 방향과 평행한 방향에서 상기 제1 패드층의 폭과 상기 제2 패드층의 폭은 서로 다르다.
일부 실시예들에서, 상기 제1 패드층 및 제2 패드층은 각각 금속층과, 상기 금속층의 적어도 일부를 포위하는 도전성 배리어막을 포함한다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자는 상기 TSV 랜딩 패드는 상기 제1 패드층과 수직으로 오버랩되는 위치에서 상기 제2 패드층에 연결되고 상기 복수의 제1 배선층 중 어느 하나의 제1 배선층과 동일 레벨에 형성되는 제3 패드층을 더 포함할 수 있다.
일부 실시예들에서, 상기 기판의 주면 연장 방향과 평행한 방향에서 상기 제2 패드층의 폭보다 상기 제3 패드층의 폭이 더 작다. 상기 제3 패드층은 금속층과, 상기 금속층의 적어도 일부를 포위하는 도전성 배리어막을 포함할 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자는 상기 제2 영역에서, 상기 기판과 상기 TSV 랜딩 패드와의 사이에 개재된 절연막을 더 포함할 수 있다. 그리고, 상기 TSV 구조는 상기 기판 및 상기 절연막을 관통하여 상기 TSV 랜딩 패드에 연결될 수 있다.
일부 실시예들에서, 상기 TSV 랜딩 패드는 상기 기판상의 제2 영역에서 제1 범위에 걸쳐서 연장되고, 상기 TSV 구조는 상기 기판상의 제2 영역에서 상기 제1 범위에 포함되는 제2 범위 내에서 상기 TSV 랜딩 패드에 연결된다.
일부 실시예들에서, 상기 TSV 구조는 상기 TSV 랜딩 패드에 접하는 상면을 가지고, 상기 상면 중 일부만 상기 TSV 랜딩 패드에 접한다.
일부 실시예들에서, 상기 TSV 랜딩 패드의 적어도 일부는 메쉬 (mesh) 패턴으로 이루어진다. 다른 일부 실시예들에서, 상기 TSV 랜딩 패드의 적어도 일부는 서로 이격된 복수의 패턴으로 이루어진다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자에서, 상기 제2 다층 배선 구조는 서로 다른 레벨에 이격되어 형성된 복수의 제2 배선층과, 상기 복수의 제2 배선층 중 어느 하나의 제2 배선층으로부터 상기 TSV 랜딩 패드까지 연결되어 있고 서로 이격된 복수의 제2 콘택 플러그를 더 포함할 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 집적회로 소자는 메모리 셀 어레이 영역 및 TSV 영역을 포함하는 기판과, 상기 메모리 셀 어레이 영역에서 상기 기판상에 형성된 다층 배선 구조와, 상기 TSV 영역에서 상기 기판상에 형성된 다중층 구조의 TSV 랜딩 패드와, 상기 TSV 영역에서 상기 기판을 관통하여 상기 TSV 랜딩 패드에 연결된 TSV 구조를 포함하고, 상기 다층 배선 구조는 수직으로 오버랩되는 위치에서 서로 이격되어 있는 복수의 배선층과, 상기 복수의 제1 배선층 각각의 사이에서 이들을 상호 연결하는 복수의 콘택 플러그를 포함하고, 상기 TSV 랜딩 패드는 상기 기판상에서 상기 복수의 배선층 중 적어도 하나의 배선층과 동일 레벨에 형성되는 제1 패드층과, 상기 복수의 콘택 플러그 중 적어도 하나의 콘택 플러그와 동일 레벨에 형성되고 상기 제1 패드층에 접하는 제2 패드층을 포함한다.
일부 실시예들에서, 상기 제1 패드층 및 상기 제2 패드층은 각각 상기 기판의 주면 연장 방향과 평행한 방향에서 상기 TSV 구조의 폭보다 더 큰 폭을 가질 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법에서는 기판상의 제1 영역에 배치되는 제1 배선층과, 상기 기판상의 제2 영역에 배치되는 TSV 랜딩 패드의 제1 부분인 제1 패드층을 동시에 형성한다. 상기 기판상의 제1 영역에서 상기 제1 배선층과는 다른 레벨에 배치되는 제1 콘택 플러그와, 상기 제1 패드층 위에서 상기 제1 패드층에 연결되고 상기 TSV 랜딩 패드의 제2 부분인 제2 패드층을 동시에 형성한다. 상기 제2 영역에서 상기 기판을 관통하여 상기 TSV 랜딩 패드에 연결되는 TSV 구조를 형성한다.
상기 기판의 주면 연장 방향과 평행한 방향에서 상기 제1 콘택 플러그의 폭은 상기 제1 배선층의 폭보다 더 작고, 상기 제2 패드층의 폭은 상기 제1 콘택 플러그의 폭보다 더 크게 되도록 형성될 수 있다.
상기 기판의 주면 연장 방향과 평행한 방향에서 상기 제1 패드층 및 상기 제2 패드층은 서로 다른 폭을 가지도록 형성될 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법은 상기 기판상의 제1 영역에서 상기 제1 배선층 및 상기 제1 콘택 플러그와는 다른 레벨에 배치되는 제2 배선층과, 상기 제2 패드층 위에서 상기 제2 패드층에 연결되고 상기 TSV 랜딩 패드의 제3 부분인 제3 패드층을 동시에 형성하는 단계를 더 포함할 수 있다.
상기 기판의 주면 연장 방향과 평행한 방향에서 상기 제1 패드층, 상기 제2 패드층 및 상기 제3 패드층 각각의 폭은 상기 기판에 가까워질수록 더 큰 폭을 가지도록 형성될 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법에서, 상기 제1 배선층과 상기 제1 패드층을 동시에 형성하는 단계는 상기 기판상에서 상기 제1 영역에는 제1 홀이 형성되고 상기 제2 영역에는 제2 홀이 형성된 절연 패턴을 형성하는 단계와, 상기 제1 홀 내에 있는 제1 매립 부분과 상기 제2 홀 내에 있는 제2 매립 부분을 포함하는 제1 도전층을 형성하는 단계와, 상기 제1 도전층 중 상기 제1 매립 부분으로 이루어지는 상기 제1 배선층과, 상기 제1 도전층 중 상기 제2 매립 부분으로 이루어지는 상기 제1 패드층을 형성하는 단계를 포함할 수 있다.
일부 실시예들에서, 상기 제1 콘택 플러그는 상기 제1 배선층과 접하도록 형성될 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법에서, 상기 TSV 구조를 형성하는 단계는 상기 기판의 일부를 식각하여 상기 제1 패드층을 노출시키는 비아홀을 형성하는 단계와, 상기 비아홀 내에서 상기 제1 패드층에 연결되는 상기 TSV 구조를 형성하는 단계를 포함할 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 집적회로 소자의 제조 방법에서는 기판상의 제1 영역에 복수의 배선층과, 상기 복수의 배선층을 상호 연결하기 위한 복수의 콘택 플러그를 포함하는 다층 배선 구조를 형성한다. 상기 기판상의 제2 영역에서 상기 복수의 배선층 및 상기 복수의 콘택 플러그 중 상기 기판으로부터의 거리가 서로 다른 적어도 2 개와 동일 레벨에 형성되고, 상기 적어도 2 개의 구성 물질과 동일 물질로 이루어지는 다중층 구조의 TSV 랜딩 패드를 형성한다. 상기 제2 영역에서 상기 기판을 관통하여 상기 TSV 랜딩 패드에 연결되는 TSV 구조를 형성한다.
일부 실시예들에서, 상기 TSV 랜딩 패드 중 적어도 일부는 메쉬 (mesh) 패턴 또는 서로 이격된 복수의 패턴의 형상을 가지도록 형성된다.
본 발명의 기술적 사상에 의한 집적회로 소자에서는 기판을 관통하는 TSV 구조에 연결되도록 상기 기판상에 형성되는 TSV 랜딩 패드가 기판상의 다층 배선 구조 중 기판으로부터 거리가 서로 다른 복수의 배선층, 복수의 콘택 플러그, 또는 이들의 조합 중 선택되는 적어도 2 개의 층과 동일 레벨에 형성되고, 이들 상기 적어도 2 개의 층과 동일 물질로 이루어지는 다중층 구조를 가진다. 이와 같이 다중층 구조로 이루어지는 TSV 랜딩 패드는 비교적 큰 두께를 제공함으로써, TSV 구조를 형성하기 위하여 기판을 관통하는 복수의 비아홀을 형성하는 데 있어서 발생될 수 있는 식각 공정시의 산포 발생에 따른 문제를 원활하게 해결할 수 있다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 개략적인 구성을 예시한 평면도이다.
도 2a는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자를 설명하기 위한 단면도이다.
도 2b는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 TSV 랜딩 패드의 예시적인 평면 구조를 보여주는 평면도이다.
도 2c는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 TSV 랜딩 패드의 예시적인 구성을 설명하기 위한 확대 단면도이다.
도 3a는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자를 설명하기 위한 단면도이다.
도 3b는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 TSV 랜딩 패드의 예시적인 평면 구조를 보여주는 평면도이다.
도 4a 내지 도 4d는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 TSV 랜딩 패드에 채용 가능한 랜딩 패드층들의 평면도들이다.
도 5a는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자를 설명하기 위한 단면도이다.
도 5b는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자를 설명하기 위한 단면도이다.
도 6a 내지 도 6l은 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 집적회로 소자의 요부 구성을 보여주는 단면도이다.
도 8은 본 발명의 기술적 사상에 의한 일 실시예에 따른 집적회로 소자의 요부 구성을 보여주는 평면도이다.
도 9는 본 발명의 기술적 사상에 의한 일 실시예에 따른 집적회로 소자의 요부 구성을 보여주는 다이어그램이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자(10)의 개략적인 구성을 예시한 평면도이다.
집적회로 소자(10)의 메모리 칩(12)은 복수의 메모리 블록(14)을 포함한다. 상기 복수의 메모리 블록(14)에는 복수의 메모리 셀이 배치된다. 상기 복수의 메모리 블록(14)에는 복수의 워드 라인, 복수의 비트 라인, 센스 앰프 등이 다양한 방식으로 배치될 수 있다. 상기 복수의 메모리 블록(14) 주변에는 복수의 컬럼 디코더(16)와, 복수의 로우 디코더(18)와, TSV 영역(20)이 배치된다. 복수의 컬럼 디코더(16)는 어드레스를 입력받고 이를 디코딩하여 메모리 블록(14)의 컬럼 라인을 선택할 수 있다. 복수의 로우 디코더(18)는 어드레스를 입력받고 이를 디코딩하여 메모리 블록(14)의 로우 라인을 선택하기 위한 로우 어드레스를 출력할 수 있다. 상기 메모리 칩(12)은 라이트 드라이버, 입출력 센스 앰프, 및 입출력 버퍼를 더 구비할 수 있다. 메모리 칩(12)의 입출력 버퍼는 TSV 구조(30)를 통하여 외부로부터 신호를 수신하거나, TSV 구조(30)를 통하여 외부로 신호를 전송할 수 있다.
상기 TSV 영역(20)은 메모리 칩(12)의 대략 중앙부에 위치될 수 있다. 상기 TSV 영역(20)에는 복수의 TSV 구조(30)가 배치될 수 있다.
도 2a는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자(100)를 설명하기 위한 단면도이다.
도 2a를 참조하면, 집적회로 소자(100)의 기판(110)은 패턴 형성 밀도가 비교적 높은 메모리 셀 어레이 영역 (이라, "MC 영역"이라 함)과, 상기 MC 영역에서보다 낮은 패턴 형성 밀도를 가지는 TSV 영역을 포함한다.
도 2a의 MC 영역은 도 1의 복수의 메모리 블록(14)의 일부 구성에 대응할 수 있다. 그리고, 도 2a의 TSV 영역은 도 1의 TSV 영역(20)의 일부 구성에 대응할 수 있다.
일부 실시예들에서, 상기 기판(110)은 반도체 웨이퍼이다. 적어도 일부 실시예들에서, 상기 기판(110)은 Si (silicon)을 포함한다. 다른 일부 실시예들에서, 상기 기판(110)은 Ge (germanium)과 같은 반도체 원소, 또는 SiC (silicon carbide), GaAs (gallium arsenide), InAs (indium arsenide), 및 InP (indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 적어도 하나의 실시예에서, 상기 기판(110)은 SOI (silicon on insulator) 구조를 가질 수 있다. 예를 들면, 상기 기판(110)은 BOX 층 (buried oxide layer)을 포함할 수 있다. 일부 실시예들에서, 상기 기판(110)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 상기 기판(110)은 STI (shallow trench isolation) 구조와 같은 다양한 소자분리 구조를 가질 수 있다.
상기 기판(110)상에 FEOL (front-end-of-line) 구조(120)가 형성되어 있다.
상기 FEOL 구조(120)는 다양한 종류의 복수의 개별 소자 (individual devices)(122)와 층간절연막(124)을 포함한다. 상기 복수의 개별 소자(122)는 다양한 미세 전자 소자 (microelectronic devices), 예를 들면 CMOS 트랜지스터 (complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET (metal-oxide-semiconductor field effect transistor), 시스템 LSI (large scale integration), CIS (CMOS imaging sensor) 등과 같은 이미지 센서, MEMS (micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다. 상기 복수의 개별 소자(122)는 상기 기판(110)의 도전 영역에 전기적으로 연결될 수 있다. 또한, 상기 복수의 개별 소자(122)는 각각 상기 층간절연막(124)에 의해 이웃하는 다른 개별 소자들과 전기적으로 분리될 수 있다.
상기 FEOL 구조(120) 위에 식각 정지층(126)이 형성되어 있다. 일부 실시예에서, 상기 층간절연막(124)은 산화막으로 이루어지고, 상기 식각 정지층(126)은 질화막으로 이루어질 수 있으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
MC 영역에서, 상기 FEOL 구조(120)상의 식각 정지층(126) 위에 BEOL 구조(130)가 형성되어 있다. 상기 BEOL 구조(130)는 금속층간절연막(132) 및 복수의 제1 다층 배선 구조(140)를 포함한다. 상기 복수의 제1 다층 배선 구조(140)는 각각 수직으로 오버랩되는 위치에서 서로 이격되어 있는 복수의 제1 배선층(142)과, 상기 복수의 제1 배선층(142) 각각의 사이에서 이들을 상호 연결하는 복수의 제1 콘택 플러그(144)를 포함한다.
TSV 영역에서, 상기 FEOL 구조(120)상의 식각 정지층(126) 위에는 다중층 구조의 TSV 랜딩 패드(150)가 형성되어 있다.
상기 TSV 랜딩 패드(150)는 기판(110)상의 제1 다층 배선 구조(140) 중 기판(110)으로부터 거리가 서로 다른 복수의 제1 배선층(142), 복수의 제1 콘택 플러그(144), 또는 이들의 조합 중 선택되는 적어도 2 개의 층과 동일 레벨에 형성되고, 이들 상기 적어도 2 개의 층과 동일 물질로 이루어지는 다중층 구조를 가진다.
도 2a에는 상기 TSV 랜딩 패드(150)는 상기 복수의 제1 다층 배선 구조(140)를 구성하는 복수의 제1 배선층(142) 중 어느 하나의 제1 배선층(142)과 동일 레벨에 형성되는 제1 패드층(152)과, 상기 복수의 제1 콘택 플러그(144) 중 적어도 하나의 제1 콘택 플러그(144)와 동일 레벨에 형성되고 상기 제1 패드층(152)에 접하는 제2 패드층(154)을 포함하는 경우를 예시하였다. 또한, 상기 TSV 랜딩 패드(150)가 제1 패드층(152) 및 제2 패드층(154)으로 이루어지는 이중층 구조를 가지고, 그 중 상기 제1 패드층(152)은 MC 영역에 형성된 복수의 제1 배선층(142) 중 가장 낮은 레벨에 형성된 제1 배선층(M1)과 동일 레벨에 형성되고, 상기 제2 패드층(154)은 MC 영역에 형성된 복수의 제1 콘택 플러그(144) 중 상기 가장 낮은 레벨에 형성된 제1 배선층(M1)의 바로 위에 형성된 제1 콘택 플러그(C1)와 동일 레벨에 형성된 구성이 예시되어 있다.
그러나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 예를 들면, 상기 TSV 랜딩 패드(150)는 적어도 3 층의 도전층이 차례로 적층된 다중층으로 이루어질 수 있다. 이에 대하여 도 3a, 도 5a 및 도 5b를 참조하여 후술한다.
도 2a에는 상기 TSV 랜딩 패드(150)의 제1 패드층(152)과 제2 패드층(154)이 기판(110)의 주면 연장 방향 (예를 들면, X 방향)과 평행한 방향에서 서로 다른 폭을 가지며, 상기 제1 패드층(152)의 폭이 상기 제2 패드층(154)의 폭보다 더 큰 구성이 예시되어 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 일부 실시예들에서, 상기 TSV 랜딩 패드(150)의 제1 패드층(152)과 제2 패드층(154)은 각각 기판(110)의 주면 연장 방향 (예를 들면, X 방향)과 평행한 방향에서 대략 동일한 폭을 가질 수 있다. 이에 대하여, 도 5b를 참조하여 후술한다. 다른 일부 실시예들에서, 상기 제1 패드층(152)의 폭이 상기 제2 패드층(154)의 폭보다 더 작을 수도 있다.
TSV 영역에서, 상기 TSV 랜딩 패드(150) 위에는 제2 다층 배선 구조(170)가 형성되어 있다. 상기 제2 다층 배선 구조(170)는 서로 다른 레벨에 이격되어 형성된 복수의 제2 배선층(172)과, 상기 복수의 제2 배선층(172) 각각의 사이에서 이들을 상호 연결하는 복수의 제2 콘택 플러그(174)를 포함한다. 상기 제2 다층 배선 구조(170)는 상기 복수의 제2 배선층(172) 중 어느 하나의 제2 배선층(172), 예를 들면, 상기 복수의 제2 배선층(172) 중 가장 낮은 레벨에 형성된 제2 배선층(TM1)과 상기 TSV 랜딩 패드(150)와의 사이에 연결되고 서로 이격되어 있는 복수의 제2 콘택 플러그(176)를 더 포함한다.
상기 제1 다층 배선 구조(140)를 구성하는 복수의 제1 배선층(142) 및 복수의 제1 콘택 플러그(144), 상기 제2 다층 배선 구조(170)를 구성하는 복수의 제2 배선층(172) 및 복수의 제2 콘택 플러그(174), 상기 TSV 랜딩 패드(150)를 구성하는 제1 패드층(152) 및 제2 패드층(154)은 각각 Cu, W, WN, Ta, Ti, TaN, TiN, Co, Mn, Al, AlN, 또는 이들의 조합으로 이루어질 수 있다.
TSV 영역에서 TSV 구조(180)가 상기 기판(110), 층간절연막(124) 및 식각 정지층(126)을 관통하여 상기 TSV 랜딩 패드(150)에 연결되어 있다.
상기 TSV 구조(180)는 도 1의 TSV 구조(30)를 구성할 수 있다.
상기 TSV 구조(180)는 도전성 플러그(182)와, 상기 도전성 플러그(182)를 포위하는 도전성 배리어막(184)을 포함할 수 있다. 일부 실시예들에서, 상기 도전성 플러그(182)는 Cu 또는 W을 포함할 수 있다. 예를 들면, 상기 도전성 플러그(182)는 Cu, CuSn, CuMg, CuNi, CuZn, CuPd, CuAu, CuRe, CuW, W, 또는 W 합금으로 이루어질 수 있으나, 본 발명의 기술적 사상은 이에 제한되는 것은 아니다. 상기 도전성 배리어막(184)은 W, WN, WC, Ti, TiN, Ta, TaN, Ru, Co, Mn, WN, Ni, 또는 NiB 중에서 선택되는 적어도 하나의 물질을 포함하는 단일막 또는 다중막으로 이루어질 수 있다.
상기 TSV 구조(180)는 상기 기판(110), 층간절연막(124) 및 식각 정지층(126)을 관통하는 비아 절연막(186)에 의해 포위되어 있다. 상기 TSV 구조(180)는 상기 비아 절연막(186)에 의해 기판(110), 층간절연막(124) 및 식각 정지층(126)으로부터 이격될 수 있다.
상기 비아 절연막(186)은 산화막, 질화막, 탄화막, 폴리머막, 또는 이들의 조합으로 이루어질 수 있다. 상기 비아 절연막(186)은 상기 TSV 구조(180)를 포위하는 실린더형 구조를 가질 수 있다. 일부 실시예들에서, 상기 비아 절연막(186)은 약 500 ∼ 2500 Å의 두께를 가지도록 형성될 수 있으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
상기 TSV 구조(180) 및 비아 절연막(186)은 기판(110), 층간절연막(124) 및 식각 정지층(126)을 관통하는 비아홀(H) 내에 형성되어 있다.
도 2b는 도 2a의 TSV 랜딩 패드(150), TSV 구조(180) 및 비아 절연막(186)의 예시적인 평면 구조를 보여주는 평면도이다.
도 2b를 참조하면, 기판(110)의 주면 연장 방향에 평행한 방향 (예들 들면, 도 2a 및 도 2b의 X 방향)에서, 상기 TSV 랜딩 패드(150)의 폭(WA1)보다 상기 비아홀(H)의 폭(WB1)이 더 작다. 상기 비아홀(H)은 상기 TSV 랜딩 패드(150)의 제2 패드층(154)이 형성되는 범위 내에서 상기 제2 패드층(154)의 폭(WA2)보다 작은 폭(WB1)을 가지도록 형성된다.
상기 TSV 랜딩 패드(150)는 기판(110)상의 TSV 영역에서 상기 폭(WA1)에 의해 한정되는 제1 범위에 걸쳐서 연장되고, 상기 비아홀(H)은 상기 TSV 랜딩 패드(150)가 형성되는 제1 범위에 포함되는 제2 범위 내에서 상기 TSV 랜딩 패드(150)의 폭(WA1)보다 작은 폭(WB1)을 가지도록 형성될 수 있다. 따라서, 상기 비아홀(H) 내에 형성되는 TSV 구조(180)는 상기 제1 범위 및 제2 범위 내에 포함되는 제3 범위 내에서 상기 TSV 랜딩 패드(150)에 연결되며, 상기 TSV 랜딩 패드(150)의 폭(WA1) 및 상기 비아홀(H)의 폭(WB1)보다 더 작은 폭(WB2)을 가지도록 형성될 수 있다.
상기 기판(110)의 주면 연장 방향과 평행한 방향 (예들 들면, 도 2a 및 도 2b의 X 방향)에서 상기 제1 패드층(152)의 폭(WA1)과 상기 제2 패드층(154)의 폭(WA2)은 서로 다르다. 본 예에서는 상기 제1 패드층(152)의 폭(WA1)이 상기 제2 패드층(154)의 폭(WA2)보다 더 큰 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
다시 도 2a를 참조하면, 상기 기판의 주면 연장 방향과 평행한 방향 (예들 들면, 도 2a 및 도 2b의 X 방향)에서 상기 제2 패드층(154)의 폭(WA2)은 MC 영역에서 상기 제2 패드층(154)과 동일 레벨에 형성되는 제1 콘택 플러그(C1)의 폭(WC1)보다 더 크다.
상기 TSV 랜딩 패드(150)의 저면에는 상기 비아홀(H)에 연통되는 리세스면(150R)이 형성될 수 있다. 일부 실시예들에서, 상기 리세스면(150R)은 상기 TSV 랜딩 패드(150)가 형성된 결과물에서 상기 비아홀(H)을 형성할 때 오버에칭에 의해 형성될 수 있다. 다른 일부 실시예들에서, 상기 TSV 랜딩 패드(150)에는 리세스면(150R)이 형성되지 않을 수도 있다.
상기 TSV 구조(180)는 상기 TSV 랜딩 패드(150)에 접하는 상면(180T)을 갖는다. 일부 실시예들에서, 상기 TSV 구조(180)는 그 상면(180T)의 모든 영역에서 상기 TSV 랜딩 패드(150)에 접할 수 있다. 다른 일부 실시예들에서, 상기 TSV 구조(180)의 상면(180T)은 일부만 상기 TSV 랜딩 패드(150)에 접할 수 있다. 이 경우, 상기 TSV 구조(180)의 상면(180T) 중 상기 TSV 랜딩 패드(150)에 접하지 않는 부분은 금속층간절연막(132)의 일부와 접할 수 있다. 이들에 대한 보다 구체적인 구성에 대하여 도 4a 내지 도 4d를 참조하여 후술한다.
도 2c는 도 2a의 TSV 랜딩 패드(150)의 예시적인 구성을 설명하기 위한 확대 단면도이다.
도 2c를 참조하면, 제1 패드층(152)은 제1 금속층(152A)과, 상기 제1 금속층(152A)의 저면 및 측벽을 포위하는 제1 도전성 배리어막(152B)을 포함한다. 그리고, 상기 제2 패드층(154)은 제2 금속층(154A)과, 상기 제2 금속층(154A)의 저면 및 측벽을 포위하는 제2 도전성 배리어막(154B)을 포함한다.
일부 실시예들에서, 상기 제1 금속층(152A) 및 제2 금속층(154A)은 각각 Cu, W, Ta, Ti, Co, Mn, Al, 및 이들의 조합으로 이루어질 수 있다. 일부 실시예들에서, 상기 제1 도전성 배리어막(152B) 및 제2 도전성 배리어막(154B)은 금속 또는 도전성 금속 질화물, 예들 들면 Ta, Ti, TaN, TiN, AlN, WN 또는 이들의 조합으로 이루어질 수 있다.
일부 실시예들에서, 도 2a에 예시한 제1 다층 배선 구조(140)를 구성하는 복수의 제1 배선층(142)과 제2 다층 배선 구조(170)를 구성하는 복수의 제2 배선층(172)은 각각 도 2c를 참조하여 설명한 제1 패드층(152)과 유사하게, 상기 제1 금속층(152A)과 동일한 재료로 이루어지는 금속층과, 상기 금속층의 저면 및 측벽을 포위하고 상기 제1 도전성 배리어막(152B)과 동일한 재료로 이루어지는 도전성 배리어막을 포함하는 구조를 가질 수 있다.
일부 실시예들에서, 도 2a에 예시한 제1 다층 배선 구조(140)를 구성하는 복수의 제1 콘택 플러그(144)와, 제2 다층 배선 구조(170)를 구성하는 복수의 제2 콘택 플러그(174)는 각각 도 2c를 참조하여 설명한 제2 패드층(154)과 유사하게, 제2 금속층(154A)과 동일한 재료로 이루어지는 금속층과, 상기 금속층의 저면 및 측벽을 포위하고 상기 제2 도전성 배리어막(154B)과 동일한 재료로 이루어지는 도전성 배리어막을 포함하는 구조를 가질 수 있다.
다시 도 2a를 참조하면, 금속층간절연막(132) 위에 콘택 패드(179)를 형성하고, 상기 BEOL 구조(130) 위에 패시베이션층(183) 및 복수의 범프(185)를 형성한다.
도 2a에는 1 개의 콘택 패드(179)가 예시되었으나, 상기 BEOL 구조(130) 위에 상기 콘택 패드(179)와 유사한 복수의 콘택 패드가 더 형성될 수 있다.
상기 복수의 범프(185)는 각각 제1 금속층(185A) 및 제2 금속층(185B)의 적층 구조를 가지는 것으로 예시하였으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니며 예시된 범프(185) 대신 다양한 구조를 가지는 범프를 형성할 수 있다.
도 3a는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자(200)를 설명하기 위한 단면도이다. 도 3a에 있어서, 도 2a에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 중복 설명은 생략한다.
도 3a를 참조하면, 집적회로 소자(200)에서 TSV 랜딩 패드(250)는 도 2a에 예시한 TSV 랜딩 패드(150)와 대체로 동일한 구성을 가진다. 단, 상기 TSV 랜딩 패드(250)는 제1 패드층(152)과 수직으로 오버랩되는 위치에서 상기 제2 패드층(154)에 연결되고 상기 복수의 제1 배선층(142) 중 어느 하나의 제1 배선층(M2)과 동일 레벨에 형성되는 제3 패드층(256)을 더 포함한다.
도 3b는 도 3a의 TSV 랜딩 패드(250), TSV 구조(180) 및 비아 절연막(186)의 예시적인 평면 구조를 보여주는 평면도이다. 도 3b에서, 도 2b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명은 생략한다.
도 3b를 참조하면, 기판(110)의 주면 연장 방향에 평행한 방향 (예들 들면, 도 3a 및 도 3b의 X 방향)에서, TSV 랜딩 패드(250)의 제3 패드층(256)의 폭(WA3)은 제2 패드층(154)의 폭(WA2)보다 더 작다.
상기 비아홀(H)은 상기 TSV 랜딩 패드(250)의 제3 패드층(256)이 형성되는 범위 내에서 상기 제3 패드층(256)의 폭(WA3)보다 작은 폭(WB1)을 가지도록 형성된다.
상기 제3 패드층(256)은 도 2c를 참조하여 설명한 제1 패드층(152)과 유사하게, 제1 금속층(152A)과 동일한 재료로 이루어지는 금속층과, 상기 금속층의 저면 및 측벽을 포위하고 제1 도전성 배리어막(152B)과 동일한 재료로 이루어지는 도전성 배리어막을 포함하는 구조를 가질 수 있다.
상기 기판(110)의 주면 연장 방향과 평행한 방향 (예들 들면, 도 3a 및 도 3b의 X 방향)에서 상기 제1 패드층(152)의 폭(WA1)과 상기 제2 패드층(154)의 폭(WA2)과 상기 제3 패드층(256)의 폭(WA3)은 서로 다르다. 본 예에서는 TSV 랜딩 패드(250)를 구성하는 제1, 제2 및 제3 패드층(152, 154, 256)의 각각의 폭이 기판(110)으로부터의 거리가 멀어질수록 점차 작아지는 구조를 예시하였다. 그러나, 본 발명의 기술적 사상에 의하면, 상기 제1, 제2 및 제3 패드층(152, 154, 256)은 각각 다양한 폭을 가질 수 있다. 예를 들면, 상기 제1, 제2 및 제3 패드층(152, 154, 256) 각각의 폭은 기판(110)으로부터의 거리가 멀어질수록 더 큰 폭을 가질 수 있다. 또는, 상기 제1, 제2 및 제3 패드층(152, 154, 256) 각각의 폭은 상호 동일하거나, 특별한 규칙 없이 서로 다른 폭을 가질 수도 있다.
상기 TSV 랜딩 패드(250)는 복수의 제2 콘택 플러그(276)를 통해 제2 다층 배선 구조(170)에 연결된다.
도 4a 내지 도 4d는 각각 도 2a에 예시한 TSV 랜딩 패드(150) 또는 도 3a에 예시한 TSV 랜딩 패드(250)를 구성하는 제1 패드층(152), 제2 패드층(154) 및 제3 패드층(256) 중 적어도 하나의 패드층 대신 사용될 수 있는 랜딩 패드층(372, 374, 376, 378)을 예시한 평면도들이다. 도 4a 내지 도 4d에서, 이해를 돕기 위하여, TSV 구조(180) 및 비아 절연막(186) (도 2a 및 도 3a 참조)을 함께 나타내었다.
도 4a 내지 도 4d에 예시한 바와 같이, 도 2a 및 도 3a에 예시한 제1 패드층(152), 제2 패드층(154) 및 제3 패드층(256) 중 적어도 하나의 패드층으로서 다양한 평면 구조들을 가지는 랜딩 패드층을 사용할 수 있다.
보다 구체적으로 설명하면, 일부 실시예들에서, 도 2a 및 도 3a에 예시한 제1 패드층(152), 제2 패드층(154) 및 제3 패드층(256) 중 적어도 하나는 도 4a에 예시한 바와 같이 끊어짐 없이 연장되는 연속막 형태의 도전층으로 이루어지는 랜딩 패드층(372)과 같은 구조를 가질 수 있다.
도 2a 및 도 3a에 예시한 제1 패드층(152)이 도 4a에 예시한 랜딩 패드층(372)과 같은 바와 같은 구조를 가지는 경우, TSV 구조(180)는 그 상면(180T)의 모든 영역에서 상기 TSV 랜딩 패드(150) 또는 상기 TSV 랜딩 패드(250)에 접할 수 있다.
도 4a에서, 상기 랜딩 패드층(372)의 평면 형상이 육각형인 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들면, 상기 랜딩 패드층(372)은 원형, 타원형, 삼각형, 사각형 등 다양한 형상을 가질 수 있다.
다른 일부 실시예들에서, 도 2a 및 도 3a에 예시한 제1 패드층(152), 제2 패드층(154) 및 제3 패드층(256) 중 적어도 하나는 도 4b에 예시한 바와 같이 메쉬(mesh)형 평면 형상을 가지는 랜딩 패드층(374)과 같은 구조를 가질 수 있다.
도 4b에서, 상기 랜딩 패드층(374)의 평면 형상이 사각형인 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들면, 상기 랜딩 패드층(374)은 원형, 타원형, 또는 다양한 다각형 중에서 선택되는 어느 하나의 단면 형상을 가질 수 있다.
또 다른 일부 실시예들에서, 도 2a 및 도 3a에 예시한 제1 패드층(152), 제2 패드층(154) 및 제3 패드층(256) 중 적어도 하나는 도 4c에 예시한 바와 같이 서로 이격된 복수의 라인 패턴으로 이루어지는 평면 형상을 가지는 랜딩 패드층(376)과 같은 구조를 가질 수 있다.
또 다른 일부 실시예들에서, 도 2a 및 도 3a에 예시한 제1 패드층(152), 제2 패드층(154) 및 제3 패드층(256) 중 적어도 하나는 도 4d에 예시한 바와 같이 서로 이격된 복수의 아일랜드(islands)형 평면 형상을 가지는 랜딩 패드층(378)과 같은 구조를 가질 수 있다.
도 2a 및 도 3a에 예시한 제1 패드층(152)이 도 4b 내지 도 4d에 예시한 랜딩 패드층(374, 376, 378) 중 어느 하나의 랜딩 패드층 구조를 가지는 경우, TSV 구조(180)의 상면(180T) (도 2a 및 도 3a 참조)의 일부만 상기 랜딩 패드층(374, 376, 378)과 접할 수 있다. 이 경우, 상기 TSV 구조(180)의 상면(180T) 중 상기 랜딩 패드층(374, 376, 378)에 접하지 않는 부분은 금속층간절연막(132) (도 2a 및 도 3a 참조)의 일부와 접할 수 있다.
일부 실시예들에서, 도 2a에 예시한 바와 같이 이중층 구조를 가지는 TSV 랜딩 패드(150)를 채용하는 경우, TSV 랜딩 패드(150)의 제1 패드층(152) 및 제2 패드층(154)은 도 4a 내지 도 4d에 예시한 랜딩 패드층(372, 374, 376, 378) 중에서 선택되는 서로 다른 구조를 가질 수 있다. 다른 일부 실시예들에서, 도 3a에 예시한 바와 같이 삼중층 구조를 가지는 TSV 랜딩 패드(250)를 채용하는 경우, TSV 랜딩 패드(250)의 제1 패드층(152), 제2 패드층(154) 및 제3 패드층(256) 중 적어도 일부는 도 4a 내지 도 4d에 예시한 랜딩 패드층(372, 374, 376, 378) 중에서 선택되는 서로 다른 구조를 가질 수 있다.
도 4b 내지 도 4d에 예시한 바와 같이 일부 영역에서 끊어지는 부분을 포함하는 불연속적인 평면 형상을 가지는 랜딩 패드층(374, 376, 378) 중 어느 하나의 구조를 도 2a에 예시한 TSV 랜딩 패드(150) 또는 도 3a에 예시한 TSV 랜딩 패드(250)의 적어도 일부로서 채용하는 경우, 상기 TSV 랜딩 패드(150) 또는 TSV 랜딩 패드(250)에서의 물리적 스트레스로 인해 상기 TSV 랜딩 패드(150) 또는 TSV 랜딩 패드(250)가 하부 구조물로부터 들뜨게 되거나 하부에 있는 TSV 구조(180)로부터 이격되어 접촉 불량이 발생되는 등의 문제를 방지할 수 있다.
도 5a는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자(300A)를 설명하기 위한 단면도이다. 도 5a에 있어서, 도 2a 및 도 3a에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 중복 설명은 생략한다.
도 5a를 참조하면, 집적회로 소자(300A)에서 TSV 랜딩 패드(350)는 도 3a에 예시한 TSV 랜딩 패드(250)와 대체로 동일한 구성을 가진다. 단, 상기 TSV 랜딩 패드(350)는 제1 패드층(352), 제2 패드층(354) 및 제3 패드층(356)으로 이루어지는 삼중층 구조를 가진다. 상기 제1 패드층(352)은 MC 영역에 형성된 복수의 제1 배선층(142) 중 가장 낮은 레벨에 형성된 제1 배선층(M1)보다 기판(110)으로부터의 거리가 더 먼 위치에 있는 제1 배선층(M2)과 동일 레벨에 형성된다. 상기 제2 패드층(354)은 상기 제1 배선층(M2)의 바로 위에 형성된 제1 콘택 플러그(C2)와 동일 레벨에 형성된다. 그리고, 상기 제3 패드층(356)은 복수의 제1 배선층(142) 중 제1 콘택 플러그(C2)의 바로 위에 형성된 제1 배선층(M3)과 동일 레벨에 형성된다.
상기 TSV 랜딩 패드(350)는 복수의 제2 콘택 플러그(376)를 통해 제2 다층 배선 구조(170)에 연결된다.
상기 TSV 랜딩 패드(350)의 제1, 제2 및 제3 패드층(352, 354, 356)에 대한 보다 상세한 구성은 도 3a 및 도 3b를 참조하여 TSV 랜딩 패드(250)의 제1, 제2 및 제3 패드층(152, 154, 256)에 대하여 설명한 바와 대체도 동일하다.
TSV 영역에서 TSV 구조(380)가 상기 기판(110), 층간절연막(124), 식각 정지층(126) 및 금속층간절연막(132)의 일부를 관통하는 비아홀(H3) 내에서 상기 TSV 랜딩 패드(350)에 연결되어 있다. 상기 TSV 구조(380)는 도전성 플러그(382)와, 상기 도전성 플러그(382)를 포위하는 도전성 배리어막(384)을 포함할 수 있다. 상기 TSV 구조(380)는 비아 절연막(386)에 의해 포위되어 있다.
상기 TSV 랜딩 패드(350)의 저면에는 상기 비아홀(H3)에 연통되는 리세스면(350R)이 형성될 수 있다. 일부 실시예들에서, 상기 리세스면(350R)은 상기 TSV 랜딩 패드(150)가 형성된 결과물에서 상기 비아홀(H3)을 형성할 때 오버에칭에 의해 형성될 수 있다. 다른 일부 실시예들에서, 상기 TSV 랜딩 패드(350)에는 리세스면(350R)이 형성되지 않을 수도 있다. 상기 TSV 구조(380)는 상기 TSV 랜딩 패드(350)에 접하는 상면(380T)을 갖는다. 상기 TSV 구조(380)의 상면(380T) 중 적어도 일부가 상기 TSV 랜딩 패드(350)에 접할 수 있다.
상기 TSV 구조(380) 및 비아 절연막(386)에 대한 보다 상세한 구성은 도 2a를 참조하여 TSV 구조(180) 및 비아 절연막(186)에 대하여 설명한 바를 참조한다.
도 5b는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자(300B)를 설명하기 위한 단면도이다. 도 5b에 있어서, 도 2a 및 도 3a에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 중복 설명은 생략한다.
도 5b를 참조하면, 집적회로 소자(300B)에서 TSV 랜딩 패드(450)는 도 3a에 예시한 TSV 랜딩 패드(250)와 대체로 동일한 구성을 가진다. 단, 상기 TSV 랜딩 패드(450)는 제1 패드층(152), 제2 패드층(454) 및 제3 패드층(456)으로 이루어지는 삼중층 구조를 가진다. 그리고, 상기 제2 패드층(454) 및 제3 패드층(456)은 각각 기판의 주면 연장 방향과 평행한 방향 (예를 들면, 도 5b의 X 방향)에서 상기 제1 패드층(152)과 대략 동일한 폭을 가진다.
상기 제2 패드층(454) 및 제3 패드층(456)에 대한 보다 상세한 사항은 도 3a를 참조하여 제2 패드층(154) 및 제3 패드층(256)에 대하여 설명한 바와 대체로 동일하므로, 여기서는 이들에 대한 상세한 설명은 생략한다.
도 6a 내지 도 6l은 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자(400) (도 6l 참조)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 6l에 예시한 집적회로 소자(400)는 도 2a에 예시한 집적회로 소자(100)와 유사한 구성을 가진다. 도 6a 내지 도 6l에 있어서, 도 2a에서와 동일한 참조 부호는 동일한 부재를 나타내며, 여기서는 중복을 피하기 위하여 이들에 대한 상세한 설명을 생략한다.
도 6a를 참조하면, MC 영역 및 TSV 영역을 가지는 기판(110)상에 FEOL (front-end-of-line) 구조(120)를 형성한다.
상기 FEOL 구조(120)는 다양한 종류의 복수의 개별 소자(122)와 층간절연막(124)을 포함한다.
도 6b를 참조하면, MC 영역 및 TSV 영역에서 상기 층간절연막(124) 위에 식각 정지층(126)을 형성한다. 그 후, 상기 식각 정지층(126) 위에 금속층간절연막(662) 및 연마 정지층(664)을 차례로 형성하고, 이들을 패터닝하여 MC 영역 및 TSV 영역에 복수의 금속 배선용 홀(162H1, 162H2)를 형성한다.
상기 금속 배선용 홀(162H1, 162H2) 중 MC 영역에 형성되는 금속 배선용 홀(162H1)은 MC 영역에 복수의 제1 다층 배선 구조를 형성하기 위한 것이고, TSV 영역에 형성되는 금속 배선용 홀(162H2)은 TSV 영역에 TSV 랜딩 패드를 형성하기 위한 것이다.
일부 실시예들에서, 상기 식각 정지층(126)은 상기 금속 배선용 홀(162H1, 162H2) 형성을 위하여 상기 연마 정지층(664) 및 금속층간절연막(662)을 식각할 때 식각 스토퍼로서 이용될 수 있다. 다른 일부 실시예들에서, 상기 식각 정지층(126)은 생략 가능하다. 상기 식각 정지층(126)을 생략하는 경우, 상기 층간절연막(124)의 바로 위에 금속층간절연막(662)이 형성될 수 있다.
일부 실시예들에서, 상기 금속층간절연막(662)은 TEOS (tetra-ethyl-ortho-silicate)로 이루어지고, 상기 연마 정지층(664)은 실리콘 산화질화막으로 이루어질 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 상기 금속층간절연막(662) 및 연마 정지층(664) 각각의 두께는 필요에 따라 임의로 결정될 수 있다.
도 6c를 참조하면, MC 영역에서 복수의 금속 배선용 홀(162H1) 내부에 제1 금속 배선층(642)을 형성하고, TSV 영역에서 금속 배선용 홀(162H2) 내부에 제1 패드층(652)을 형성한다.
MC 영역에 형성되는 제1 금속 배선층(642)은 금속층(642A)과 상기 금속층(642A)의 저면 및 측벽을 포위하는 도전성 배리어막(642B)을 포함한다.
TSV 영역에 형성되는 제1 패드층(652)은 금속층(652A)과 상기 금속층(652A)의 저면 및 측벽을 포위하는 도전성 배리어막(652B)을 포함한다.
일부 실시예들에서, 상기 제1 금속 배선층(642) 및 제1 패드층(652)을 형성하기 위하여, 먼저 상기 복수의 금속 배선용 홀(162H1, 162H2) 내부 및 상기 연마 정지층(664) (도 6b 참조) 위에 도전성 배리어막(642B, 652B) 형성용 제1 막과, 금속층(642A, 652A) 형성용 제2 막을 차례로 형성한 후, 상기 연마 정지층(664) (도 6b 참조)을 스토퍼로 이용하여 상기 제1 막 및 제2 막이 형성된 결과물을 CMP (chemical mechanical polishing) 공정에 의해 연마한다. 상기 연마 공정은 연마 정지층(664)이 제거되어 금속층간절연막(662)이 노출될 때까지 수행될 수 있다. 그 결과, MC 영역에서 복수의 금속 배선용 홀(162H1) 내부에 제1 금속 배선층(642)이 남게 되고, TSV 영역에서 금속 배선용 홀(162H2) 내부에 제1 패드층(652)이 남게 된다.
일부 실시예들에서, 상기 금속층(642A, 652A)은 각각 Cu, W, Ta, Ti, Co, Mn, Al, 및 이들의 조합으로 이루어질 수 있다. 일부 실시예들에서, 상기 도전성 배리어막(642B, 652B)은 금속 또는 도전성 금속 질화물, 예들 들면 Ta, Ti, TaN, TiN, AlN, WN 또는 이들의 조합으로 이루어질 수 있다.
상기 도전성 배리어막(642B, 652B)을 형성하기 위하여 PVD 공정을 이용할 수 있다. 일부 실시예들에서, 상기 도전성 배리어막(642B, 652B)은 약 1000 ∼ 1500 Å의 두께를 가지도록 형성될 수 있다.
일부 실시예들에서, 상기 금속층(642A, 652A)은 전기 도금 공정에 의해 형성된 Cu 막으로 이루어질 수 있다. 이 경우, 상기 금속층(642A, 652A)을 형성하기 위하여, 상기 도전성 배리어막(642B, 652B)의 표면에 Cu 시드층을 형성한 후, 전기도금 공정에 의해 상기 Cu 시드층으로부터 Cu 층을 성장시키고, 상기 Cu 층이 형성된 결과물을 어닐링하는 공정을 수행할 수 있다.
일부 실시예들에서, 상기 제1 금속 배선층(642) 및 제1 패드층(652)은 각각 적어도 30 nm 의 두께를 가지도록 형성될 수 있다.
도 6d를 참조하면, 도 6b 및 도 6c를 참조하여 설명한 제1 금속 배선층(642) 및 제1 패드층(652)의 형성 공정과 유사한 공정을 이용하여, MC 영역에서는 상기 제1 금속 배선층(642) 각각의 위에 제1 콘택 플러그(644)를 형성하고, TSV 영역에서는 제1 패드층(652)의 위에 제2 패드층(654)을 형성한다.
MC 영역에 형성된 상기 제1 콘택 플러그(644)는 도 2a에 예시된 제1 콘택 플러그(C1)에 대응할 수 있다. TSV 영역에 형성된 상기 제2 패드층(654)은 상기 제1 콘택 플러그(644)와 동일 레벨에 형성된다. 상기 제2 패드층(654)은 도 2a에 예시된 제2 패드층(154)에 대응할 수 있다.
그 후, 도 6b 및 도 6c를 참조하여 설명한 바와 유사한 방법으로 복수의 콘택 플러그를 형성하는 공정과 복수의 금속 배선층을 형성하는 공정을 교대로 반복하여, MC 영역에는 복수의 제1 금속 배선층(642) 및 복수의 제1 콘택 플러그(644)를 포함하는 제1 다층 배선 구조(640)를 형성하고, TSV 영역에는 제1 패드층(652) 및 제2 패드층(654)을 포함하는 TSV 랜딩 패드(650)와, 상기 TSV 랜딩 패드(650)에 연결되는 제2 다층 배선 구조(670)를 형성하여, BEOL 구조(630)를 완성한다.
TSV 영역에서, 상기 제2 다층 배선 구조(670)는 복수의 제2 금속 배선층(672)과, 상기 복수의 제2 금속 배선층(672) 각각의 사이에서 이들을 상호 연결하는 복수의 제2 콘택 플러그(674)를 포함한다. 상기 TSV 랜딩 패드(650)는 복수의 제2 콘택 플러그(676)를 통해 상기 제2 다층 배선 구조(670)에 연결된다.
상기 TSV 랜딩 패드(650)를 구성하는 제1 패드층(652) 및 제2 패드층(654)은 도 2a에 예시한 제1 패드층(152) 및 제2 패드층(154)에 대응할 수 있다.
일부 실시예들에서, 상기 제1 다층 배선 구조(640) 및 제2 다층 배선 구조(670)를 형성할 때, 상기 기판(110)상의 다른 영역에서도 상기 복수의 제1 금속 배선층(642) 및 제1 콘택 플러그(644) 중에서 선택되는 적어도 일부와 동시에 형성되는 금속 배선층 및 콘택 플러그를 포함하는 다른 다층 배선 패턴들이 형성될 수 있다. 그 결과, 상기 FEOL 구조(120) 위에는 금속층간절연막(662)과, 상기 금속층간절연막(662)에 의해 절연되는 부분을 포함하는 복수의 다층 배선 패턴을 포함하는 BEOL 구조(630)가 얻어질 수 있다.
상기 금속층간절연막(662)은 상기 복수의 제1 다층 배선 구조(640) 및 제2 다층 배선 구조(670)를 구성하는 금속 배선층들을 서로 이격시키는 역할을 한다.
도 6d에서, 상기 복수의 제1 다층 배선 구조(640)는 기판(110)으로부터의 거리가 서로 다른 5 층의 제1 금속 배선층(642) 및 4 층의 제1 콘택 플러그(644)를 포함하고, 상기 제2 다층 배선 구조(670)는 3 층의 제2 금속 배선층(672) 및 4 층의 제2 콘택 플러그(674)를 포함하는 것으로 예시되어 있으나, 이는 설명의 간략화를 위하여 예시한 것에 불과한 것으로, 본 발명의 범위가 이에 한정되는 것은 아니다. 또한, 도 6d에 도시한 복수의 제1 다층 배선 구조(640) 및 제2 다층 배선 구조(670)에서의 연결 구조는 예시에 불과하며, 본 발명의 범위가 도 6d에 예시된 구조에 한정되는 것은 아니다.
일부 실시예들에서, MC 영역에서 복수의 제1 다층 배선 구조(640)를 구성하는 복수의 제1 금속 배선층(642) 및 복수의 제1 콘택 플러그(644)와, TSV 영역에서 TSV 랜딩 패드(650)를 구성하는 제1 패드층(652) 및 제2 패드층(654)과, TSV 영역에서 제2 다층 배선 구조(670)를 구성하는 복수의 제2 금속 배선층(672) 및 복수의 제2 콘택 플러그(674, 676)는 각각 W, Al, 또는 Cu 중에서 선택되는 적어도 하나의 금속을 포함할 수 있다.
상기 BEOL 구조(630)는 상기 FEOL 구조(120) 내에 형성되어 있는 개별 소자들을 상기 기판(110) 위에 형성되는 다른 배선들과 연결시키기 위한 복수의 배선 구조들을 포함하도록 형성될 수 있다. 일부 실시예들에서, 상기 BEOL 구조(630)는 상기 배선 구조들과 그 하부의 다른 구조물들을 외부 충격이나 습기로부터 보호하기 위한 시일링(seal ring)을 더 포함하도록 형성될 수 있다.
도 6e를 참조하면, 상기 제2 다층 배선 구조(670)에 전기적으로 연결되는 콘택 패드(179)를 상기 금속층간절연막(662) 위에 형성한다.
일부 실시예들에서, 상기 콘택 패드(179)는 Al로 이루어질 수 있다.
상기 금속층간절연막(662) 위에는 상기 콘택 패드(179)와 동일 레벨에 형성되는 다른 복수의 콘택 패드들(도시 생략)이 형성될 수 있다.
도 6f를 참조하면, 상기 BEOL 구조(630) 위에 상기 복수의 콘택 패드(179)를 일부 노출시키는 패시베이션층(183)을 형성한다. 일부 실시예들에서, 상기 패시베이션층(183)은 폴리이미드 (polyimide) 또는 실리콘 질화막으로 이루어질 수 있다.
상기 패시베이션층(183)을 통해 노출되는 복수의 콘택 패드(179)에 전기적으로 연결되는 복수의 범프(185)를 형성한다.
상기 복수의 범프(185)는 각각 제1 금속층(185A) 및 제2 금속층(185B)의 적층 구조를 가진다. 일부 실시예들에서, 상기 제1 금속층(185A)은 Cu, Ni, 또는 이들의 합금으로 이루어진다. 일부 실시예들에서, 상기 제2 금속층(185B)은 Sn, Ag, Pb, Au, Cu, Bi, 또는 이들의 합금으로 이루어진다. 예를 들면, 상기 제2 금속층(185B)은 Sn 및 Ag의 합금으로 이루어질 수 있다. 상기 제1 금속층(185A) 및 제2 금속층(185B)은 전기 도금 공정 및 리플로우 (reflow) 공정을 순차적으로 수행하여 형성될 수 있다.
일부 실시예들에서, 상기 복수의 범프(185)는 상기 콘택 패드(179)와 상기 제1 금속층(185A)과의 사이에 개재되는 시드층(도시 생략)을 더 포함할 수 있다. 상기 시드층은 Ti＼Cu, 또는 TiW＼Cu의 적층 구조로 이루어질 수 있다. 상기 제1 금속층(185A)을 전기 도금 공정으로 형성하기 위하여 상기 시드층을 이용할 수 있다.
도 6g를 참조하면, 기판(110)에서 상기 복수의 범프(185)가 형성되어 있는 표면에 접착 코팅층(186)을 인가하고, 상기 접착 코팅층(186)을 부착 재료로 이용하여 상기 복수의 범프(185)가 형성된 기판(110)을 상기 웨이퍼 지지 기판(188)상에 탑재한다.
상기 기판(110) 중 상기 웨이퍼 지지 기판(188)으로 덮인 측의 반대 측인 기판(110)의 저면에 대하여 소정 두께만큼 백랩핑 (backlapping) 공정을 행하여 백랩핑된 백사이드(110D)를 노출시킨다.
도 6h를 참조하면, 기판(110)의 백사이드(110D) 위에 하드마스크층(622)을 형성한 후, 상기 하드마스크층(622) 위에 마스크 패턴(624)을 형성한다. 상기 마스크 패턴(624)에는 TSV 영역에서 상기 하드마스크층(622)의 상면을 일부 노출시키는 적어도 1 개의 홀(624H)이 형성되어 있다.
일부 실시예들에서, 상기 하드마스크층(622)은 실리콘 질화막으로 이루어질 수 있다. 상기 하드마스크층(622)은 약 200 ∼ 1000 Å의 두께를 가지도록 형성될 수 있다.
일부 실시예들에서, 상기 마스크 패턴(624)은 포토레지스트 재료로 이루어진다.
도 6i를 참조하면, 상기 마스크 패턴(624)(도 6h 참조)을 식각 마스크로 이용하여 하드마스크층(622)을 식각하여 하드마스크 패턴(622P)을 형성하고, 상기 마스크 패턴(624) 및 하드마스크 패턴(622P)을 식각 마스크로 이용하여 기판(110)을 식각하여 TSV 랜딩 패드(650)를 노출시키는 비아홀(H)을 형성한다. 상기 비아홀(H)은 상기 기판(110), FEOL 구조(120)의 층간절연막(124), 및 식각 정지층(126)을 관통하여 연장된다.
상기 비아홀(H)을 형성하기 위하여 이방성 식각 공정 또는 레이저 드릴링 기술을 이용할 수 있다. 일부 실시예들에서, 상기 비아홀(H)을 형성하기 위한 식각 공정시 과도 식각에 의해 상기 TSV 랜딩 패드(650)가 일부 식각되어, 상기 비아홀(H)의 바닥면에서 상기 TSV 랜딩 패드(650)의 리세스면(650R)이 노출될 수 있다.
상기 비아홀(H)의 폭 및 깊이는 첨부 도면에 예시된 바에 제한되는 것은 아니며, 필요에 따라 다양한 치수로 형성될 수 있다.
상기 비아홀(H)을 형성하는 공정에 있어서 중요한 인자 중 하나는 수 십 μm의 두께를 가지는 기판(110)과 그 위에 형성된 FEOL 구조(120)의 층간절연막(124), 및 식각 정지층(126)을 관통하도록 비아홀(H)을 형성할 때, 기판(110)의 전체 영역에 걸쳐서 형성되는 복수의 비아홀(H)에서 각각 TSV 랜딩 패드(650)가 노출되도록 기판(110), 층간절연막(124) 및 식각 정지층(126)의 식각량을 제어할 필요가 있다는 것이다. 그런데, 기판(110)의 백사이드(110D) 측으로부터 복수의 비아홀(H)을 형성하기 위한 식각 공정 후 복수의 비아홀(H)을 통해 노출되는 TSV 랜딩 패드(650) 위에서 기판(110), 층간절연막(124) 및 식각 정지층(126) 중 적어도 일부가 제거되지 않고 남아 있을 수 있으며, 이와 같이 남아 있는 부분들은 기판(110)상의 위치에 따라 두께 산포가 있을 수 있다. 그 결과, 비아홀(H)을 통해 TSV 랜딩 패드(650)가 노출되지 않는 영역도 있을 수 있다. 예를 들면, 상기 두께 산포가 수 내지 수 십 μm에 이르는 경우, TSV 랜딩 패드(650) 및 그에 대응하여 다른 위치에 형성된 도전성 랜딩 패드들이 모든 비아홀(H)을 통해 노출될 때까지 과도 식각할 필요가 있다. 이 때, 비아홀(H)을 통해 노출되어야 하는 TSV 랜딩 패드의 두께가 비교적 얇은 경우 상기 과도 식각에 의해 상기 TSV 랜딩 패드를 관통하여 비아홀(H)이 형성될 수 있고, 그 결과 상기 TSV 랜딩 패드가 의도하였던 기능을 수행할 수 없게 될 가능성이 있다. 특히, 집적회로 소자가 점차 소형화 및 박형화되어 배선의 두께가 점차 얇아져 가고 있으며, 이에 따라 TSV 랜딩 패드를 노출시키기 위한 비아홀(H) 형성 공정은 갈수록 그 기술적 난이도가 크게 증가하게 된다.
본 발명의 기술적 사상에 의하면, TSV 랜딩 패드(650)는 MC 영역에 형성되는 제1 다층 배선 구조(640)와 동시에 형성되는 제1 패드층(652) 및 제2 패드층(654)의 적층 구조로 이루어진다. 따라서, 상기 TSV 랜딩 패드(650)는 비아홀(H) 형성시 TSV 랜딩 패드(650) 노출을 위한 과도 식각시에도 그 총 두께가 소모되지 않고 남아 있을 정도로 충분히 큰 두께를 가질 수 있다. 예를 들면, TSV 랜딩 패드(650)는 적어도 100 nm, 예를 들면 약 100 ∼ 500 nm의 비교적 큰 두께를 가지도록 형성될 수 있다. 따라서, 비아홀(H)을 형성하기 위한 식각 공정시 기판(110)에 형성되는 모든 비아홀(H)을 통해 TSV 랜딩 패드(650)가 노출될 때까지 과도 식각을 수행하는 경우에도 TSV 랜딩 패드(650)에서는 그 기능을 수행하는 데 실질적인 영향을 미칠 정도의 변형이 발생하지 않는다. 따라서, 기판(110)에 복수의 비아홀(H)을 형성하는 데 있어서 발생될 수 있는 식각 공정시의 산포 발생에 따른 문제를 원활하게 해결할 수 있다.
도 6i의 공정에서 상기 비아홀(H)이 형성된 후, 상기 마스크 패턴(624)(도 6h 참조)을 제거하여 상기 하드마스크 패턴(622P)의 상면을 노출시킨다.
도 6j를 참조하면, 상기 비아홀(H)의 내부 측벽을 덮는 비아 절연막(186)을 형성한다.
일부 실시예들에서, 상기 비아 절연막(186)을 형성하기 위하여, 상기 비아홀(H)의 내벽과 기판(110)의 백사이드(110D)를 덮는 절연막(도시 생략)을 CVD (chemical vapor deposition) 공정을 이용하여 형성한 후, 비아홀(H) 내부에서 상기 TSV 랜딩 패드(650)가 노출되도록 상기 절연막의 일부를 제거할 수 있다. 일부 실시예들에서, 상기 절연막의 일부를 제거하기 위하여 이방성 이온 에칭 공정을 이용할 수 있다.
일부 실시예들에서, 상기 비아 절연막(186)은 실리콘 산화막으로 이루어진다.
도 6k를 참조하면, 상기 비아홀(H) 내부에 도전성 배리어막(184)을 형성하고, 상기 도전성 배리어막(184) 위에 TSV 형성용 도전층(182P)을 형성한다.
상기 도전성 배리어막(184)은 상기 비아홀(H) 내에서 노출되어 있는 비아 절연막(186) 및 TSV 랜딩 패드(650)를 덮도록 형성된다. 본 예에서는 상기 도전성 배리어막(184)이 상기 하드마스크 패턴(622P) 위에서 상기 비아홀(H)의 외부까지 연장되도록 형성된 경우를 예시하였다. 그러나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 도전성 배리어막(184)은 상기 비아홀(H) 내부에만 형성될 수 있다. 또한, 본 예에서는 상기 도전성 배리어막(184)이 상기 TSV 랜딩 패드(650)의 상면을 덮도록 형성되는 것으로 예시하였다. 그러나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 TSV 랜딩 패드(650)의 상면 중 적어도 일부는 상기 도전성 배리어막(184)에 의해 덮이지 않을 수도 있다. 다른 일부 실시예들에서, 도 2a에 예시한 바와 같이, 상기 비아홀(H) 내부에서 노출되는 비아 절연막(186)의 측벽에만 상기 도전성 배리어막(184)이 형성될 수도 있다.
상기 도전층(182P)을 형성하기 위하여, 먼저 상기 도전성 배리어막(184) 위에 시드층(도시 생략)을 형성할 수 있다. 상기 시드층은 상기 비아홀(H)의 내부 및 외부에서 상기 도전성 배리어막(184)을 덮도록 형성될 수 있다. 일부 실시예들에서, 상기 시드층은 Ta＼Cu, 또는 Ti＼Cu의 적층 구조로 이루어질 수 있다. 일부 실시예들에서, 상기 시드층은 PVD 공정에 의해 형성될 수 있다. 상기 시드층을 이용하는 전기도금 공정을 이용하여 상기 도전층(182P)을 형성할 수 있다. 상기 도전층(182P)은 도전성 배리어막(184) 위에서 상기 비아홀(H)을 채우기에 충분한 두께로 형성된다. 일부 실시예들에서, 상기 도전층(182P)은 Cu로 이루어진다. 예를 들면, 상기 도전층(182P)을 형성하기 위하여, 전기 도금 공정을 이용하여 상기 시드층의 표면으로부터 Cu막을 형성할 수 있다.
다른 일부 실시예들에서, 상기 도전층(182P)은 W 또는 Al로 이루어질 수 있다. 이 경우, 상기 시드층은 생략할 수 있다. 예를 들면, PVD (physical vapor deposition) 공정을 이용하여 상기 도전성 배리어막(184)의 바로 위에 상기 도전층(182P)을 형성할 수 있다.
도 6l을 참조하면, 기판(110)의 백사이드(110D)가 노출될 때까지 상기 도전층(182P)을 포함하는 결과물을 CMP (chemical mechanical polishing) 공정에 의해 연마하여, 상기 도전성 배리어막(184) 및 도전층(182P)이 상기 비아홀(H) 내에만 남도록 한다. 그 결과, 상기 도전층(182P) 중 비아홀(H) 내에 남아 있는 도전성 플러그(182)와, 상기 도전성 플러그(182)를 포위하는 도전성 배리어막(184)으로 이루어지는 TSV 구조(180)가 얻어진다.
도 6a 내지 도 6l를 참조하여, 도 2a에 예시한 집적회로 소자(100)의 TSV 랜딩 패드(150)와 유사한 구조를 가지는 TSV 랜딩 패드(650)를 구비한 집적회로 소자(400)의 제조 방법에 대하여 설명하였다. 본 발명의 기술적 사상의 범위 내에서, 도 6a 내지 도 6l를 참조하여 설명한 공정들을 이용하여, 도 3a에 예시한 바와 같은 TSV 랜딩 패드(250)를 구비한 집적회로 소자(200), 도 5a에 예시한 바와 같은 TSV 랜딩 패드(350)를 구비한 집적회로 소자(300A), 및 도 5b에 예시한 바와 같은 TSV 랜딩 패드(450)를 구비한 집적회로 소자(300B)를 용이하게 형성할 수 있으므로, 여기서는 이들에 대한 상세한 설명은 생략한다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 집적회로 소자(1000)의 요부 구성을 보여주는 단면도이다.
도 7을 참조하면, 집적회로 소자(1000)는 패키지 기판(1010)상에 차례로 적층된 복수의 반도체 칩(1020)을 포함한다. 상기 복수의 반도체 칩(1020)상에 제어 칩(control chip)(1030)이 연결되어 있다. 상기 복수의 반도체 칩(1020)과 제어 칩(1030)의 적층 구조는 패키지 기판(1010)상에서 열경화성 수지와 같은 밀봉재 (encapsulant)(1040)로 밀봉되어 있다. 도 7에는 6 개의 반도체 칩(1020)이 수직으로 적층된 구조를 예시하였으나, 상기 반도체 칩(1020)의 개수 및 적층 방향이 예시된 바에 제한되는 것은 아니다. 상기 반도체 칩(1020)의 개수는 필요에 따라 6 개 보다 더 적거나 더 많게 결정될 수 있다. 상기 복수의 반도체 칩(1020)은 패키지 기판(1010)상에 수평 방향으로 배열될 수도 있고, 수직 방향 실장 및 수평 방향 실장을 조합한 연결 구조로 배열될 수도 있다. 일부 실시예에서, 상기 제어 칩(1030)은 생략 가능하다.
상기 패키지 기판(1010)은 연성 인쇄회로기판 (flexible printed circuit board), 경성 인쇄회로기판(rigid printed circuit board), 또는 이들의 조합으로 이루어질 수 있다. 상기 패키지 기판(1010)은 기판 내부 배선(1012) 및 접속 단자(1014)를 구비한다. 상기 접속 단자(1014)는 상기 패키지 기판(1010)의 일면에 형성될 수 있다. 상기 패키지 기판(1010)의 다른 면에는 솔더 볼(1016)이 형성되어 있다. 상기 접속 단자(1014)는 상기 기판 내부 배선(1012)을 통하여 상기 솔더 볼(1016) 에 전기적으로 접속된다.
일부 실시예에서, 상기 솔더 볼(1016)은 도전성 범프 (conductive bump) 또는 LGA (lead grid array)로 대체될 수 있다.
상기 복수의 반도체 칩(1020) 및 제어 칩(1030) 중 적어도 하나는 도 1 내지 도 6l을 참조하여 설명한 바와 같은 집적회로 소자(10, 100, 200, 300A, 300B, 400) 중 적어도 하나를 포함한다.
상기 복수의 반도체 칩(1020) 및 제어 칩(1030) 각각의 TSV 연결 구조(1022, 1032)는 연결 부재(1050)에 의해 상기 패키지 기판(1010)의 상기 접속 단자(1014)에 전기적으로 연결될 수 있다.
상기 복수의 반도체 칩(1020)은 각각 시스템 LSI, 플래쉬 메모리, DRAM, SRAM, EEPROM, PRAM, MRAM, 또는 RRAM을 포함할 수 있다. 상기 제어 칩(1030)은 SER/DES (serializer/ deserializer) 회로와 같은 로직 회로들을 포함할 수 있다.
도 8은 본 발명의 기술적 사상에 의한 일 실시예에 따른 집적회로 소자(1100)의 요부 구성을 보여주는 평면도이다.
집적회로 소자(1100)는 모듈 기판(1110)과, 상기 모듈 기판(1110)에 장착된 제어 칩(1120) 및 복수의 반도체 패키지(1130)를 포함한다. 상기 모듈 기판(1110)에는 복수의 입출력 단자(1150)가 형성되어 있다.
상기 복수의 반도체 패키지(1130)는 도 1 내지 도 6l을 참조하여 설명한 바와 같은 집적회로 소자(10, 100, 200, 300A, 300B, 400) 중 적어도 하나를 포함한다.
도 9는 본 발명의 기술적 사상에 의한 일 실시예에 따른 집적회로 소자(1200)의 요부 구성을 보여주는 다이어그램이다.
상기 집적회로 소자(1200)는 제어기(1210), 입/출력 장치(1220), 메모리(1230), 및 인터페이스(1240)를 포함한다. 상기 집적회로 소자(1200)는 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 일부 실시예에서, 상기 모바일 시스템은 PDA (personal digital assistant), 휴대용 컴퓨터, 웹 타블렛, 무선 폰, 모바일 폰, 디지털 뮤직 플레이어, 또는 메모리 카드 중 적어도 하나이다.
일부 실시예들에서, 상기 제어기(1210)는 마이크로프로세서, 디지털 신호 프로세서, 또는 마이크로콘트롤러(micro-controller)이다.
상기 입/출력 장치(1220)는 집적회로 소자(1200)의 데이터 입출력에 이용된다. 상기 집적회로 소자(1200)는 상기 입/출력 장치(1220)를 이용하여 외부 장치, 예를 들면 개인용 컴퓨터 또는 네트워크에 연결될 수 있고, 상기 외부 장치와 상호 데이터를 교환할 수 있다. 일부 실시예에서, 상기 입/출력 장치(1220)는 키패드 (keypad), 키보드 (keyboard), 또는 표시 장치 (display)이다.
일부 실시예들에서, 상기 메모리(1230)는 상기 제어기(1210)의 동작을 위한 코드 및/또는 데이터를 저장한다. 다른 실시예에서, 상기 메모리(1230)는 상기 제어기(1210)에서 처리된 데이터를 저장한다. 상기 제어기(1210) 및 메모리(1230) 중 적어도 하나는 도 1 내지 도 6l을 참조하여 설명한 바와 같은 집적회로 소자(10, 100, 200, 300A, 300B, 400) 중 적어도 하나를 포함한다.
상기 인터페이스(1240)는 상기 집적회로 소자(1200)와, 다른 외부 장치와의 사이에서 데이터 전송 통로 역할을 한다. 상기 제어기(1210), 입/출력 장치(1220), 메모리(1230), 및 인터페이스(1240)는 버스(1250)를 통하여 서로 통신할 수 있다.
상기 집적회로 소자(1200)는 모바일 폰, MP3 플레이어, 네비게이션 (navigation) 시스템, 휴대용 멀티미디어 재생기 (portable multimedia player: PMP), 고상 디스크 (solid state disk: SSD), 또는 가전 제품 (household appliances)에 포함될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
140: 제1 다층 배선 구조, 142: 제1 배선층, 144: 제1 콘택 플러그, 150: TSV 랜딩 패드, 152: 제1 패드층, 154: 제2 패드층, 170: 제2 다층 배선 구조, 172: 제2 배선층, 174: 제2 콘택 플러그, 180: TSV 구조, 182: 도전성 플러그, 184: 도전성 배리어막.

Claims (20)

  1. 기판상의 제1 영역에서 서로 다른 레벨에 이격되어 형성된 복수의 제1 배선층과, 상기 복수의 제1 배선층 각각의 사이에서 이들을 연결하는 복수의 제1 콘택 플러그를 포함하는 제1 다층 배선 구조와,
    상기 기판상의 제2 영역에서 상기 복수의 제1 배선층 중 적어도 하나의 제1 배선층과 동일 레벨에 형성되는 제1 패드층과, 상기 복수의 제1 콘택 플러그 중 적어도 하나의 제1 콘택 플러그와 동일 레벨에 형성되고 상기 제1 패드층에 접하는 제2 패드층과, 상기 제1 패드층과 수직으로 오버랩되는 위치에서 상기 제2 패드층에 연결되고 상기 복수의 제1 배선층 중 어느 하나의 제1 배선층과 동일 레벨에 형성되는 제3 패드층을 포함하는 TSV (through-silicon-via) 랜딩 패드와,
    상기 TSV 랜딩 패드 위에 형성된 제2 다층 배선 구조와,
    상기 기판을 관통하여 상기 TSV 랜딩 패드를 통해 상기 제2 다층 배선 구조에 연결되는 TSV 구조를 포함하고,
    상기 기판의 주면 연장 방향과 평행한 방향에서 상기 제2 패드층의 폭보다 상기 제3 패드층의 폭이 더 작은 것을 특징으로 하는 집적회로 소자.
  2. 제1항에 있어서,
    상기 기판의 주면 연장 방향과 평행한 방향에서 상기 제2 패드층의 폭은 상기 적어도 하나의 제1 콘택 플러그의 폭보다 더 큰 것을 특징으로 하는 집적회로 소자.
  3. 제1항에 있어서,
    상기 기판의 주면 연장 방향과 평행한 방향에서 상기 제1 패드층의 폭과 상기 제2 패드층의 폭은 서로 다른 것을 특징으로 하는 집적회로 소자.
  4. 제1항에 있어서,
    상기 제1 패드층 및 제2 패드층은 각각 금속층과, 상기 금속층의 적어도 일부를 포위하는 도전성 배리어막을 포함하는 것을 특징으로 하는 집적회로 소자.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 TSV 랜딩 패드는 상기 기판상의 제2 영역에서 제1 범위에 걸쳐서 연장되고,
    상기 TSV 구조는 상기 기판상의 제2 영역에서 상기 제1 범위에 포함되는 제2 범위 내에서 상기 TSV 랜딩 패드에 연결되는 것을 특징으로 하는 집적회로 소자.
  8. 제1항에 있어서,
    상기 TSV 구조는 상기 TSV 랜딩 패드에 접하는 상면을 가지고,
    상기 상면 중 일부만 상기 TSV 랜딩 패드에 접하는 것을 특징으로 하는 집적회로 소자.
  9. 제1항에 있어서,
    상기 TSV 랜딩 패드의 적어도 일부는 메쉬 (mesh) 패턴으로 이루어지는 것을 특징으로 하는 집적회로 소자.
  10. 제1항에 있어서,
    상기 TSV 랜딩 패드의 적어도 일부는 서로 이격된 복수의 패턴으로 이루어지는 것을 특징으로 하는 집적회로 소자.
  11. 제1항에 있어서,
    상기 제2 다층 배선 구조는
    서로 다른 레벨에 이격되어 형성된 복수의 제2 배선층과,
    상기 복수의 제2 배선층 중 어느 하나의 제2 배선층으로부터 상기 TSV 랜딩 패드까지 연결되어 있고 서로 이격된 복수의 제2 콘택 플러그를 포함하는 것을 특징으로 하는 집적회로 소자.
  12. 메모리 셀 어레이 영역 및 TSV 영역을 포함하는 기판과,
    상기 메모리 셀 어레이 영역에서 상기 기판상에 형성된 다층 배선 구조와,
    상기 TSV 영역에서 상기 기판상에 형성된 다중층 구조의 TSV 랜딩 패드와,
    상기 TSV 영역에서 상기 기판을 관통하여 상기 TSV 랜딩 패드에 연결된 TSV 구조를 포함하고,
    상기 다층 배선 구조는 수직으로 오버랩되는 위치에서 서로 이격되어 있는 복수의 배선층과, 상기 복수의 배선층 각각의 사이에서 이들을 상호 연결하는 복수의 콘택 플러그를 포함하고,
    상기 TSV 랜딩 패드는 상기 기판상에서 상기 복수의 배선층 중 적어도 하나의 배선층과 동일 레벨에 형성되는 제1 패드층과, 상기 복수의 콘택 플러그 중 적어도 하나의 콘택 플러그와 동일 레벨에 형성되고 상기 제1 패드층에 접하는 제2 패드층과, 상기 제1 패드층과 수직으로 오버랩되는 위치에서 상기 제2 패드층에 연결되고 상기 복수의 배선층 중 어느 하나의 배선층과 동일 레벨에 형성되는 제3 패드층을 포함하고,
    상기 기판의 주면 연장 방향과 평행한 방향에서 상기 제2 패드층의 폭보다 상기 제3 패드층의 폭이 더 작은 것을 특징으로 하는 집적회로 소자.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020130122956A 2013-10-15 2013-10-15 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법 KR102094473B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130122956A KR102094473B1 (ko) 2013-10-15 2013-10-15 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US14/506,930 US9214411B2 (en) 2013-10-15 2014-10-06 Integrated circuit devices including a through-silicon via structure and methods of fabricating the same
JP2014210044A JP6399887B2 (ja) 2013-10-15 2014-10-14 Ｔｓｖ構造を具備した集積回路素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130122956A KR102094473B1 (ko) 2013-10-15 2013-10-15 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150043933A KR20150043933A (ko) 2015-04-23
KR102094473B1 true KR102094473B1 (ko) 2020-03-27

Family

ID=52809016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130122956A KR102094473B1 (ko) 2013-10-15 2013-10-15 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9214411B2 (ko)
JP (1) JP6399887B2 (ko)
KR (1) KR102094473B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490190B2 (en) 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9659879B1 (en) * 2015-10-30 2017-05-23 Taiwan Semiconductor Manufacturing Company Semiconductor device having a guard ring
US9786619B2 (en) 2015-12-31 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
KR102495587B1 (ko) * 2016-01-12 2023-02-03 삼성전자주식회사 관통 비아 구조체를 갖는 반도체 소자
CN108701614A (zh) * 2016-02-29 2018-10-23 Towerjazz松下半导体有限公司 半导体装置及其制造方法
KR102497205B1 (ko) 2016-03-03 2023-02-09 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US10056315B2 (en) 2016-09-02 2018-08-21 Toshiba Memory Corporation Semiconductor device
EP3312874A1 (en) * 2016-10-20 2018-04-25 ams AG Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via
EP3364454B1 (en) * 2017-02-15 2022-03-30 ams AG Semiconductor device
EP3550600B1 (en) 2018-04-04 2020-08-05 ams AG Method of forming a through-substrate via and semiconductor device comprising the through-substrate via
EP3564994A1 (en) * 2018-05-03 2019-11-06 ams AG Semiconductor device with through-substrate via
JP2020038900A (ja) 2018-09-04 2020-03-12 キオクシア株式会社 半導体装置
KR102632469B1 (ko) * 2019-08-20 2024-01-31 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20210028801A (ko) 2019-09-04 2021-03-15 삼성전자주식회사 반도체 소자
KR102543996B1 (ko) 2019-09-20 2023-06-16 주식회사 네패스 반도체 패키지 및 이의 제조방법
US11024560B2 (en) * 2019-09-26 2021-06-01 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US20230066269A1 (en) * 2020-01-14 2023-03-02 Lg Innotek Co., Ltd. Circuit board
US11521915B2 (en) * 2020-02-26 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Front-end-of-line (FEOL) through semiconductor-on-substrate via (TSV)
CN111785681B (zh) * 2020-07-06 2021-07-16 长江存储科技有限责任公司 存储器件及其制造方法
US11817305B2 (en) * 2020-08-28 2023-11-14 Micron Technology, Inc. Front end of line interconnect structures and associated systems and methods
US11862569B2 (en) 2020-08-28 2024-01-02 Micron Technology, Inc. Front end of line interconnect structures and associated systems and methods
US11404378B2 (en) * 2020-11-24 2022-08-02 Omnivision Technologies, Inc. Semiconductor device with buried metal pad, and methods for manufacture
DE102021200519A1 (de) 2021-01-21 2022-07-21 Robert Bosch Gesellschaft mit beschränkter Haftung Landungsplatz für eine Silizium-Durchkontaktierung, Substrat, Verfahren
WO2022160116A1 (en) * 2021-01-27 2022-08-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device structures and methods of manufacturing the same
KR20220155053A (ko) * 2021-05-14 2022-11-22 삼성전자주식회사 집적회로 소자 및 이를 포함하는 반도체 패키지
US20220384357A1 (en) * 2021-05-26 2022-12-01 Changxin Memory Technologies, Inc. Semiconductor structure and method for fabricating a semiconductor structure
CN116504738A (zh) * 2022-01-19 2023-07-28 长鑫存储技术有限公司 金属互连版图结构及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725086B1 (ko) * 2000-08-28 2007-06-04 삼성전자주식회사 다층 배선 형성 공정에서의 패드층 형성방법
WO2011001520A1 (ja) 2009-07-01 2011-01-06 株式会社日立製作所 半導体装置およびその製造方法
JP2011082450A (ja) 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
JP2012089566A (ja) * 2010-10-15 2012-05-10 Elpida Memory Inc 半導体装置及びその製造方法、並びにデータ処理システム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4250154B2 (ja) 2005-06-30 2009-04-08 新光電気工業株式会社 半導体チップ及びその製造方法
US7528492B2 (en) 2007-05-24 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Test patterns for detecting misalignment of through-wafer vias
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US7786584B2 (en) 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
US8853830B2 (en) 2008-05-14 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. System, structure, and method of manufacturing a semiconductor substrate stack
US7968460B2 (en) 2008-06-19 2011-06-28 Micron Technology, Inc. Semiconductor with through-substrate interconnect
JP2010073889A (ja) 2008-09-18 2010-04-02 Sharp Corp 半導体装置及びその製造方法
US8053900B2 (en) 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
JP5537016B2 (ja) 2008-10-27 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
US8487444B2 (en) 2009-03-06 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional system-in-package architecture
US8247906B2 (en) 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
JP2011228419A (ja) * 2010-04-19 2011-11-10 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US9018768B2 (en) * 2010-06-28 2015-04-28 Samsung Electronics Co., Ltd. Integrated circuit having through silicon via structure with minimized deterioration
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
JP2012243953A (ja) * 2011-05-19 2012-12-10 Panasonic Corp 半導体装置及びその製造方法並びに積層型半導体装置
JP2012256639A (ja) 2011-06-07 2012-12-27 Toshiba Corp 半導体装置の製造方法
US20130015504A1 (en) 2011-07-11 2013-01-17 Chien-Li Kuo Tsv structure and method for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725086B1 (ko) * 2000-08-28 2007-06-04 삼성전자주식회사 다층 배선 형성 공정에서의 패드층 형성방법
WO2011001520A1 (ja) 2009-07-01 2011-01-06 株式会社日立製作所 半導体装置およびその製造方法
JP2011082450A (ja) 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
JP2012089566A (ja) * 2010-10-15 2012-05-10 Elpida Memory Inc 半導体装置及びその製造方法、並びにデータ処理システム

Also Published As

Publication number Publication date
JP2015079961A (ja) 2015-04-23
US20150102497A1 (en) 2015-04-16
US9214411B2 (en) 2015-12-15
KR20150043933A (ko) 2015-04-23
JP6399887B2 (ja) 2018-10-03

Similar Documents

Publication Publication Date Title
KR102094473B1 (ko) Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
KR102079283B1 (ko) Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
KR102379165B1 (ko) Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
US8884440B2 (en) Integrated circuit device including through-silicon via structure having offset interface
US20170025384A1 (en) Semiconductor chip and semiconductor package having the same
CN111211102A (zh) 半导体装置及半导体封装
US11488860B2 (en) Integrated circuit device and method of manufacturing the same
US20160351472A1 (en) Integrated circuit device and method of manufacturing the same
US11069597B2 (en) Semiconductor chips and methods of manufacturing the same
KR20130082315A (ko) 집적회로 소자
US11798866B2 (en) Semiconductor device including via structures with undercut portions and semiconductor package including the same
US20230141447A1 (en) Semiconductor package, and method of manufacturing the same
US20220367320A1 (en) Integrated circuit device and semiconductor package including the same
US11862569B2 (en) Front end of line interconnect structures and associated systems and methods
US20230178434A1 (en) Semiconductor device, semiconductor package, and method of manufacturing the semiconductor device
US20230154910A1 (en) Semiconductor chip, semiconductor package, and method of manufacturing the same
US20140061907A1 (en) Semiconductor device and method for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant