KR100591134B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100591134B1
KR100591134B1 KR1020040106155A KR20040106155A KR100591134B1 KR 100591134 B1 KR100591134 B1 KR 100591134B1 KR 1020040106155 A KR1020040106155 A KR 1020040106155A KR 20040106155 A KR20040106155 A KR 20040106155A KR 100591134 B1 KR100591134 B1 KR 100591134B1
Authority
KR
South Korea
Prior art keywords
metal
forming
insulating film
wiring
interlayer insulating
Prior art date
Application number
KR1020040106155A
Other languages
English (en)
Inventor
김홍래
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040106155A priority Critical patent/KR100591134B1/ko
Application granted granted Critical
Publication of KR100591134B1 publication Critical patent/KR100591134B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

소정의 하부 구조를 가지는 반도체 기판, 반도체 기판 위에 비아홀을 가지는 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막의 비아홀을 채우는 플러그를 형성하는 단계, 제1 층간 절연막 위에 배선 절연막을 형성하는 단계, 배선 절연막에 트렌치를 형성하는 단계, 트렌치를 채우는 금속 배선을 형성하는 단계, 금속 배선 및 배선 절연막 위에 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막을 사진 식각하여 금속 배선의 일부를 노출하는 접촉구를 형성하는 단계, 제2 층간 절연막에 형성되어 있는 접촉구를 통하여 금속 배선과 전기적으로 연결되는 금속 패드층를 형성하는 단계, 금속 패드층 위에 감광막을 형성하는 단계, 제2 층간 절연막 위에 형성되어 있는 금속 패드층 및 감광막을 식각하여 제거하는 단계, 그리고 금속 패드층 위에 잔류하는 감광막을 제거함으로써 금속 패드를 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
금속 박막, 금속 배선, 금속 패드

Description

반도체 소자의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1 내지 도 5는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 공정 별로 도시한 도면이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 반도체 소자의 금속 패드를 형성하는 것에 관한 것이다.
일반적으로 반도체 소자의 금속 배선은 알루미늄 및 그 합금, 구리 등의 금속 박막을 이용하여 반도체 소자 사이의 전기적 접속 및 패드 접속을 통해 반도체 기판 내에 형성되어 있는 회로를 연결한다.
이러한 금속 배선의 형성은 산화막 등의 제1 층간 절연막에 의해 격리된 소자 전극 및 패드를 연결하기 위하여, 먼저 제1 층간 절연막을 선택적으로 식각하여 비아홀을 형성하고, 베리어 메탈과 텅스텐을 이용하여 비아홀을 채우는 금속 플러그를 형성한다. 그리고, 제1 층간 절연막 위에 배선 절연막을 형성하고, 배선 절연막을 식각하여 트렌치를 형성하고, 그 다음, 베리어 메탈과 구리와 같은 금속을 이용하여 트렌치를 채워 소자 전극 및 패드를 접속하기 위한 금속 배선을 형성한 다. 이러한 금속 배선은 금속 배선 상부에 신호를 전달하기 위해 노출된다.
한편, 금속 배선은 공기 중에 쉽게 산화되는 구리(Cu)로 형성되어 있어 금속 배선이 오염될 수 있다. 이에 따라, 공기 중에 노출된 금속 배선 위에 제2 층간 절연막을 적층하고 사진 식각 공정을 통하여 금속 배선을 노출하는 접촉구를 형성한다.
그 다음, 접촉구 내벽과 제2 층간 절연막 위에 베리어 금속막 및 금속 패드층을 순차적으로 적층한 다음, 마스크를 이용하여 베리어 금속막 및 금속층 패터닝하여 금속 패드를 형성한다.
이와 같이 금속 배선의 오염을 방지하기 위한 금속 패드를 형성하는 공정에는 마스크가 사용되므로 반도체 소자의 공정 비용을 증가하게 하여 원가가 상승한다.
따라서, 본 발명의 기술적 과제는 반도체 소자의 제조 방법을 단순화하는 것이다.
본 발명에 따른 반도체 소자 제조 방법은, 소정의 하부 구조를 가지는 반도체 기판, 상기 반도체 기판 위에 비아홀을 가지는 제1 층간 절연막을 형성하는 단계, 상기 제1 층간 절연막의 비아홀을 채우는 플러그를 형성하는 단계, 상기 제1 층간 절연막 위에 배선 절연막을 형성하는 단계, 상기 배선 절연막에 트렌치를 형성하는 단계, 상기 트렌치를 채우는 금속 배선을 형성하는 단계, 상기 금속 배선 및 상기 배선 절연막 위에 제2 층간 절연막을 형성하는 단계, 상기 제2 층간 절연막을 사진 식각하여 상기 금속 배선의 일부를 노출하는 접촉구를 형성하는 단계, 상기 제2 층간 절연막에 형성되어 있는 접촉구를 통하여 상기 금속 배선과 전기적으로 연결되는 금속 패드층를 형성하는 단계, 상기 금속 패드층 위에 감광막을 형성하는 단계, 상기 제2 층간 절연막 위에 형성되어 있는 상기 금속 패드층 및 상기 감광막을 식각하여 제거하는 단계, 그리고 상기 금속 패드층 위에 잔류하는 상기 감광막을 제거함으로써 금속 패드를 형성하는 단계를 포함한다.
상기 금속 배선은 구리로 형성하는 것이 바람직하다.
상기 금속 패드층 및 상기 감광막을 식각하여 제거하는 단계에서의 식각은 블랭킷 식각인 것이 바람직하다.
상기 금속 패드층은 상기 금속 배선보다 산화도가 낮은 금속으로 형성하는 것이 바람직하다.
반도체 기판, 상기 반도체 기판 위에 비아홀을 가지는 제1 층간 절연막, 상기 제1 층간 절연막의 비아홀을 채우는 플러그, 상기 제1 층간 절연막 위에 트렌치를 가지는 배선 절연막, 상기 트렌치에 형성되어 있는 금속 배선, 상기 배선 절연막 및 상기 금속 배선 위에 형성되어 있는 제2 층간 절연막, 상기 금속 배선 위에 형성되어 있으며 상기 제2 층간 절연막이 형성하는 틀 내부를 채우고 있는 금속 패드를 포함한다.
상기 금속 패드는 단차가 있는 것이 바람직하다.
이제 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 도면을 참 고로 하여 상세하게 설명한다.
도 1 내지 도 5은 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 공정 별로 도시한 도면이다.
도 1에 도시한 바와 같이, 반도체 기판(1) 위에 제1 층간 절연막(2)을 형성한다.
우선, 제1 층간 절연막(2)을 선택적으로 식각하여 비아홀을 형성하고, 베리어 메탈과 텅스텐을 이용하여 비아홀을 채우는 금속 플러그(11a, 11b)를 형성한다. 그리고, 제1 층간 절연막(2) 위에 배선 절연막(3)을 형성한다. 이어, 배선 절연막(3)을 식각하여 트렌치를 형성한 후, 배리어 및 구리와 같은 금속을 채워 소자 전극 및 패드를 접속하기 위한 금속 배선(4a, 4b)을 형성한다.
다음, 도 2에 도시한 바와 같이, 금속 배선(4a, 4b) 위에 제2 층간 절연막(5)을 형성한다. 이어, 제2 층간 절연막(5)에 사진 식각 공정을 통하여 금속 배선(4a, 4b)을 노출하는 접촉구(7a, 7b)를 형성한다. 이어, 제2 층간 절연막(5) 및 접촉구(7a, 7b) 위에 베리어 금속막(6)을 형성한다. 여기서 베리어 금속막(6)은 TaN을 수백 Å의 두께로 증착하여 형성하며, 후속 공정으로 형성되는 금속 패드층(8b)의 확산을 방지한다.
그런 다음, 도 3에 도시한 바와 같이, 베리어 금속막(6) 위에 금속 패드층(8a)을 형성하고, 금속 패드층(8a) 위에 감광막(9)을 형성한다.
이때, 제2 층간 절연막(5)의 두께는 금속 패드층(8a)의 두께를 고려하여 형성하는데, 설명의 편의를 위한 한 예로서, 금속 패드층(8a)과 감광막의 식각 선택 비가 1:1.1이고, 금속 패드층(8a)의 두께가 1um인 경우, 제2 층간 절연막(5)은 1.1um 이상의 두께로 형성한다.
여기서, 제2 층간 절연막(5)이 금속 패드층(8a)보다 두껍게 형성되므로 금속 패드층(8a)은 도랑(10a)을 형성한다.
이에 따라, 다음 공정 진행시, 도 4에 도시한 바와 같이, 블랭킷 에칭(blanket etching)공정을 통하여 제2 층간 절연막(5) 위에 형성된 베리어 금속막(6)과 금속 패드층(8a) 및 감광막(9)을 제거하여 평탄화하면, 제2 층간 절연막(5)에 매립된 금속 패드(8b)가 형성되고, 도랑(10a) 내에 감광막(9)이 잔류하게 된다.
따라서, 도 5에 도시한 바와 같이, 감광막(9)을 제거함으로써, 완전한 금속 패드(8b)를 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따르면 금속 배선을 보호하는 금속 패드를 제2 층간 절연막에 매립하여 형성한다. 이에 따라, 마스크 없이 금속 패드를 형성할 수 있어 공정 단계를 줄일 수 있고, 반도체 소자의 불량률 감소와 신뢰성을 향상의 효과를 얻을 수 있다.

Claims (6)

  1. 소정의 하부 구조를 가지는 반도체 기판,
    상기 반도체 기판 위에 비아홀을 가지는 제1 층간 절연막을 형성하는 단계,
    상기 제1 층간 절연막의 비아홀을 채우는 플러그를 형성하는 단계,
    상기 제1 층간 절연막 위에 배선 절연막을 형성하는 단계,
    상기 배선 절연막에 트렌치를 형성하는 단계,
    상기 트렌치를 채우는 금속 배선을 형성하는 단계,
    상기 금속 배선 및 상기 배선 절연막 위에 제2 층간 절연막을 형성하는 단계,
    상기 제2 층간 절연막을 사진 식각하여 상기 금속 배선의 일부를 노출하는 접촉구를 형성하는 단계,
    상기 제2 층간 절연막에 형성되어 있는 접촉구를 통하여 상기 금속 배선과 전기적으로 연결되는 금속 패드층를 형성하는 단계, 및
    상기 금속 패드층 위에 감광막을 형성하는 단계,
    상기 제2 층간 절연막 위에 형성되어 있는 상기 금속 패드층 및 상기 감광막을 식각하여 제거하는 단계, 및
    상기 금속 패드층 위에 잔류하는 상기 감광막을 제거함으로써 금속 패드를 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서
    상기 금속 배선은 구리로 형성하는 반도체 소자의 제조 방법.
  3. 제1항에서,
    상기 금속 패드층 및 상기 감광막을 식각하여 제거하는 단계에서의 식각은 블랭킷 식각인 반도체 소자의 제조 방법.
  4. 제1항에서,
    상기 금속 패드층은 상기 금속 배선보다 산화도가 낮은 금속으로 형성하는 반도체 소자의 제조 방법.
  5. 삭제
  6. 삭제
KR1020040106155A 2004-12-15 2004-12-15 반도체 소자의 제조 방법 KR100591134B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040106155A KR100591134B1 (ko) 2004-12-15 2004-12-15 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106155A KR100591134B1 (ko) 2004-12-15 2004-12-15 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100591134B1 true KR100591134B1 (ko) 2006-06-19

Family

ID=37182921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106155A KR100591134B1 (ko) 2004-12-15 2004-12-15 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100591134B1 (ko)

Similar Documents

Publication Publication Date Title
KR100679573B1 (ko) 반도체 장치의 제조 방법
US7919835B2 (en) Semiconductor device and method for manufacturing the same
KR100729126B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR20080061030A (ko) 반도체 소자의 금속 배선 형성 방법
US7553759B2 (en) Semiconductor device and method of manufacturing a semiconductor device
KR100338850B1 (ko) 매입배선구조 및 그 형성방법
KR100739975B1 (ko) 반도체 소자의 제조 방법
KR100893939B1 (ko) 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법
KR100591134B1 (ko) 반도체 소자의 제조 방법
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
KR100712817B1 (ko) 반도체 장치 및 그 형성 방법
KR100866687B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100607748B1 (ko) 반도체소자의 연결배선 제조 방법
KR100390996B1 (ko) 금속 배선 형성 방법
KR100671560B1 (ko) 반도체 소자 및 그 제조 방법
KR100641994B1 (ko) 반도체 장치 및 그의 형성방법
KR100835428B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR100216730B1 (ko) 반도체 금속막 식각공정
KR100613382B1 (ko) 반도체 소자의 제조 방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR20000044952A (ko) 반도체 소자의 금속 배선 형성 방법
KR20050066838A (ko) 반도체 소자의 비아 컨택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee