KR101076887B1 - 반도체 메모리소자의 랜딩플러그 형성방법 - Google Patents

반도체 메모리소자의 랜딩플러그 형성방법 Download PDF

Info

Publication number
KR101076887B1
KR101076887B1 KR1020090057629A KR20090057629A KR101076887B1 KR 101076887 B1 KR101076887 B1 KR 101076887B1 KR 1020090057629 A KR1020090057629 A KR 1020090057629A KR 20090057629 A KR20090057629 A KR 20090057629A KR 101076887 B1 KR101076887 B1 KR 101076887B1
Authority
KR
South Korea
Prior art keywords
region
concentration
landing plug
set
thickness
Prior art date
Application number
KR1020090057629A
Other languages
English (en)
Other versions
KR20110000227A (ko
Inventor
노경봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090057629A priority Critical patent/KR101076887B1/ko
Publication of KR20110000227A publication Critical patent/KR20110000227A/ko
Application granted granted Critical
Publication of KR101076887B1 publication Critical patent/KR101076887B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/108Dynamic random access memory structures
    • H01L27/10844Multistep manufacturing methods
    • H01L27/10847Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells
    • H01L27/1085Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making the capacitor or connections thereto
    • H01L27/10852Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making the capacitor or connections thereto the capacitor extending over the access transistor
    • H01L27/10855Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making the capacitor or connections thereto the capacitor extending over the access transistor with at least one step of making a connection between transistor and capacitor, e.g. plug
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/923Diffusion through a layer

Abstract

본 발명의 반도체 메모리소자의 랜딩플러그 형성방법은, 불순물영역을 갖는 반도체기판 위에 불순물영역을 노출시키는 랜딩플러그 컨택홀을 형성하는 단계와, 랜딩플러그 컨택홀을 폴리실리콘막으로 채워 랜딩플러그를 형성하되, 랜딩플러그를 하부부터 위로 제1 영역, 제2 영역, 제3 영역 및 제4 영역으로 구분하여, 제1 영역은 상대적으로 가장 낮은 제1 농도로 도핑되고, 제2 영역은 제1 농도보다 높은 제2 농도로 도핑되고, 제3 영역은 제2 농도보다 높은 제3 농도로 도핑되며, 그리고 제4 영역은 도핑되지 않도록 하는 단계와, 그리고 랜딩플러그가 형성된 결과물에 대해 열처리를 수행하는 단계를 포함한다.
랜딩플러그, 농도구배, 누설전류특성, 저항

Description

반도체 메모리소자의 랜딩플러그 형성방법{Method of fabricating landing plug in semiconductor device}

본 발명은 반도체 메모리소자에 관한 것으로서, 특히 반도체 메모리소자의 랜딩플러그 형성방법에 관한 것이다.

반도체 메모리소자의 집적도가 증가함에 따라, 트랜지스터와 커패시터로 구성되는 디램(DRAM; Dynamic Random Access Memory) 소자의 경우, 반도체기판의 불순물영역과 비트라인 및 스토리지노드 사이의 전기적 연결을 위해 랜딩플러그(landing plug)를 이용하고 있다. 즉 게이트스택으로 이루어지는 워드라인 사이의 공간 중에서 반도체기판의 불순물영역과 접하는 공간에 도전막을 채워 랜딩플러그를 형성하고, 비트라인컨택 및 스토리지노드컨택을 이 랜딩플러그에 연결되도록 형성한다.

도 1을 참조하여 보다 구체적으로 설명하면, 소스/드레인영역과 같은 불순물영역(112)을 갖는 반도체기판(110) 위에 게이트스택(120)이 배치된다. 게이트스택(120)은 게이트절연막(121), 게이트도전막(122) 및 게이트캡핑막(123)이 순차적으로 적층되는 구조로 이루어진다. 게이트스택(120) 측벽에는 절연성의 게이트스페 이서막(130)이 배치된다. 게이트스택(120) 및 게이트스페이서막(130) 사이의 공간에는 불순물영역(112)이 노출되는 랜딩플러그 컨택홀이 형성되는데, 이 랜딩플러그 컨택홀에 폴리실리콘막을 채움으로써 랜딩플러그(140)를 형성할 수 있다. 이와 같은 랜딩플러그(140)는 상부의 절연막(150)을 관통하는 도전성컨택(160)에 연결된다. 디램(DRAM) 소자의 경우 이 도전성컨택(160)은 비트라인컨택 또는 커패시터에 연결되는 스토리지노드컨택이 된다.

랜딩플러그(140)는 하부의 불순물영역(112)과 상부의 도전성컨택(160) 사이에 전기적신호의 통로 역할을 수행한다. 따라서 이와 같은 역할을 수행하기 위해 랜딩플러그(140)는 불순물이온이 도핑된 폴리실리콘막으로 형성하는 것이 일반적이다. 그런데 랜딩플러그(140)의 도핑농도로 인해, 소자의 누설전류특성과 저항특성 사이에는 트레이드-오프(trade-off) 관계가 나타난다. 구체적으로 랜딩플러그(140)의 도핑농도가 낮으면, 랜딩플러그(140) 내의 저항이 증가되어 불순물영역(112)과 도전성컨택(160) 사이의 신호 전달 속도가 지연되는 문제가 발생된다. 이를 방지하기 위해 랜딩플러그(140)의 도핑농도를 높게 하면, 랜딩플러그(140) 내의 불순물이온이 불순물영역(112)으로 확산되어 불순물영역(112)에 인가되는 전계의 세기를 증가시키고, 이로 인해 불순물영역(112)에서의 누설전류량이 증가되는 문제가 발생된다.

따라서 종래에는 이와 같은 문제 해결을 위해, 랜딩플러그(140)의 상부에만 도핑농도를 증가시키기 위한 추가적인 이온주입공정을 수행하였다. 이에 따르면, 추가적인 이온주입공정을 통해 랜딩플러그(140)의 최상부에서의 도핑농도를 증가시 킴으로써, 불순물영역(112)으로의 불순물이온 확산을 최소화하면서 랜딩플러그(140)의 전체적인 도핑농도가 증가되는 효과를 얻을 수 있다. 그러나 이와 같은 방법은 이온주입공정이 추가적으로 요구됨에 따라 전체 공정수가 증가되며, 이에 따른 제조단가가 증가된다는 단점이 있다.

본 발명이 해결하고자 하는 과제는, 추가적인 이온주입공정 없이 불순물영역으로의 불순물이온 확산이 억제되면서 저항특성을 개선시킬 수 있는 반도체 메모리소자의 랜딩플러그 형성방법을 제공하는 것이다.

본 발명의 일 실시예에 따른 반도체 메모리소자의 랜딩플러그 형성방법은, 불순물영역을 갖는 반도체기판 위에 불순물영역을 노출시키는 랜딩플러그 컨택홀을 형성하는 단계와, 랜딩플러그 컨택홀을 폴리실리콘막으로 채워 랜딩플러그를 형성하되, 랜딩플러그를 하부부터 위로 제1 영역, 제2 영역, 제3 영역 및 제4 영역으로 구분하여, 제1 영역은 상대적으로 가장 낮은 제1 농도로 도핑되고, 제2 영역은 제1 농도보다 높은 제2 농도로 도핑되고, 제3 영역은 제2 농도보다 높은 제3 농도로 도핑되며, 그리고 제4 영역은 도핑되지 않도록 하는 단계와, 그리고 랜딩플러그가 형성된 결과물에 대해 열처리를 수행하는 단계를 포함한다.

일 예에서, 랜딩플러그를 형성하는 단계는, 폴리실리콘막 증착챔버에서 폴리실리콘막 형성을 위한 반응가스와 함께 도핑을 위한 불순물이온 소스가스를 함께 공급하여 수행할 수 있다.

일 예에서, 랜딩플러그에 대한 도핑은 포스포러스(P)를 사용하여 수행할 수 있다.

일 예에서, 제1 영역은 랜딩플러그 전체 두께의 5% 내지 10%의 두께로 설정 하고, 제2 영역은 랜딩플러그 전체 두께의 75% 내지 85%로 설정하고, 제3 영역은 랜딩플러그 전체 두께의 5% 내지 10%의 두께로 설정하며, 그리고 제4 영역은 랜딩플러그 전체 두께의 5% 이하의 두께로 설정할 수 있다.

일 예에서, 제1 농도는 5.0E20 이하로 설정하고, 제2 농도는 6.0E20 이상이되 제1 농도보다는 높게 설정하며, 제3 농도는 7.0E20 이상으로 설정하되 제2 농도보다는 높게 설정할 수 있다.

일 예에서, 열처리는 산소 및 질소의 혼합 분위기에서 수행할 수 있다.

본 발명의 다른 실시예에 따른 반도체 메모리소자의 랜딩플러그 형성방법은, 불순물영역을 갖는 반도체기판 위에 불순물영역을 노출시키는 랜딩플러그 컨택홀을 형성하는 단계와, 랜딩플러그 컨택홀을 폴리실리콘막으로 채워 랜딩플러그를 형성하되, 랜딩플러그를 하부부터 위로 제1 영역, 제2 영역, 제3 영역 및 제4 영역으로 구분하여, 제1 영역은 제3 영역에서의 농도보다 높은 제1 농도로 도핑되고, 제2 영역은 도핑되지 않고, 제3 영역은 제1 농도보다 낮은 제2 농도로 도핑되며, 그리고 제4 영역은 제1 농도보다 높은 제3 농도로 도핑되도록 하는 단계와, 그리고 랜딩플러그가 형성된 결과물에 대해 열처리를 수행하는 단계를 포함한다.

일 예에서, 랜딩플러그를 형성하는 단계는, 폴리실리콘막 증착챔버에서 폴리실리콘막 형성을 위한 반응가스와 함께 도핑을 위한 불순물이온 소스가스를 함께 공급하여 수행할 수 있다.

일 예에서, 랜딩플러그에 대한 도핑은 포스포러스(P)를 사용하여 수행할 수 있다.

일 예에서, 제1 영역은 랜딩플러그 전체 두께의 5% 내지 10%의 두께로 설정하고, 제2 영역은 랜딩플러그 전체 두께의 5% 이하로 설정하고, 제3 영역은 랜딩플러그 전체 두께의 75% 내지 85%로 설정하며, 그리고 제4 영역은 랜딩플러그 전체 두께의 5% 내지 10%의 두께로 설정할 수 있다.

일 예에서, 제1 농도는 7.0E20 이상이되 제2 농도보다는 높게 설정하고, 제2 농도는 5.0E20 이상이되 제1 농도보다는 낮게 설정하며, 제3 농도는 5.0E20 이상이되 제1 농도보다는 높게 설정할 수 있다.

일 예에서, 열처리는 산소 및 질소의 혼합 분위기에서 수행할 수 있다.

본 발명에 따르면, 랜딩플러그 형성시 수직방향으로 랜딩플러그 내의 여러 영역들을 구분하고 각 영역의 도핑농도를 다르게 설정함으로써, 추가적인 이온주입공정 없이 불순물영역으로의 확산을 최소화하면서 랜딩플러그 내의 저항특성을 개선할 수 있다는 이점이 제공된다.

도 2 내지 도 7은 본 발명에 따른 반도체 메모리소자의 랜딩플러그 형성방법을 설명하기 위해 나타내 보인 도면들이다.

먼저 도 2를 참조하면, 불순물영역(212)을 갖는 반도체기판(210) 위에 게이트스택(220) 및 절연성 게이트스페이서막(230)을 형성한다. 불순물영역(212)은 소스/드레인영역으로서 n형 불순물이온, 또는 p형 불순물이온이 도핑되어 있는 영역이다. 게이트스택(220)은 게이트 절연막(221), 게이트 도전막(222) 및 게이트 캡핑 막(223)이 순차적으로 적층되는 구조로 형성된다. 이와 같은 게이트스택(220) 및 게이트스페이서막(230)이 형성됨에 따라 인접하는 게이트스택(220) 및 게이트스페이서막(230)과의 사이에는 불순물영역(212)의 표면을 노출시키는 랜딩플러그 컨택(242)이 형성된다. 비록 도면에 나타내지는 않았지만, 랜딩플러그 컨택(242)을 한정하기 위하여 산화막과 같은 절연막을 사용할 수도 있다.

다음에 도 3을 참조하면, 랜딩플러그컨택(도 2의 242)을 폴리실리콘막으로 채워 랜딩플러그(240)를 형성한다. 이때 랜딩플러그(240)는 하부면, 즉 불순물영역(212)에 접하는 부분부터 수직 방향으로 제1 영역, 제2 영역, 제3 영역 및 제4 영역으로 구분한다. 그리고 제1 영역, 제2 영역 및 제3 영역에 서로 다른 농도의 불순물이온이 도핑되도록 하여 농도 구배를 갖도록 하며, 제4 영역에는 불순물이온이 도핑되지 않도록 한다.

도 4를 참조하여 랜딩플러그(240)를 형성하는 방법의 일 예를 설명하면, 내부의 반응공간(420)을 한정하는 외벽(410)과 웨이퍼지지대(430)를 갖는 폴리실리콘막 증착챔버(400), 예컨대 화학기상증착(CVD) 챔버 내에 랜딩플러그 컨택(도 2의 242)이 형성된 반도체기판(210)을 로딩한다. 그리고 폴리실리콘막 증착챔버(400)의 온도 및 압력을 적절하게 설정한 후에 하여, 제1 반응가스 주입구(411)를 통해 폴리실리콘막 형성을 위한 반응가스(A)를 반응공간(420) 내부로 공급한다. 이와 함께 제2 반응가스 주입구(412)를 통해서는 불순물이온의 소스가스(B)를 공급한다. 불순물이온이 n형 불순물이온으로 도핑되어 있는 경우, 즉 n채널형인 경우에는 불순물이온으로서 확산능력이 좋은 포스포러스(P)를 사용한다. 반응공간(420) 내부로 주 입된 폴리실리콘막 형성을 위한 반응가스(A) 및 불순물이온의 소스가스(B)에 의해, 반도체기판(210)의 불순물영역(212) 표면에는 불순물이온이 도핑된 폴리실리콘막이 증착된다. 이 과정에서 랜딩플러그(240)의 각 영역에서의 도핑농도를 다르게 하기 위하여 폴리실리콘막의 증착 두께에 따라 불순물이온의 소스가스(B)의 공급량을 다르게 설정한다.

도 5에는 이와 같이 형성된 랜딩플러그(240)의 영역 구분과 각 영역에서의 도핑농도의 일 예가 도시되어 있다. 도 5에 도시된 바와 같이, 랜딩플러그(240)는 불순물영역(212)과 접하는 하부면(240-1B)에서부터 상부면(240-1U)에 이르기까지 제1 영역(241-1), 제2 영역(242-1), 제3 영역(243-1) 및 제4 영역(244-1)으로 구분된다. 제1 영역(241-1)은 랜딩플러그(240) 전체 두께의 5% 내지 10%의 두께를 갖는다. 제2 영역(242-1)은 랜딩플러그(240) 전체 두께의 75% 내지 85%의 두께를 갖는다. 제3 영역(243-1)은 랜딩플러그(240) 전체 두께의 5% 내지 10%의 두께를 갖는다. 그리고 제4 영역(244-1)은 랜딩플러그(240) 전체 두께의 5% 이하의 두께를 갖는다. 예컨대 랜딩플러그(240)의 전체 두께가 2000Å인 경우, 제1 영역(241-1)은 100Å 내지 200Å의 두께를 가지고, 제2 영역(242-1)은 1500Å 내지 1700Å의 두께를 가지고, 제3 영역(243-1)은 100Å 내지 200Å의 두께를 가지며, 그리고 제4 영역(244-1)은 100Å 이하의 두께를 갖는다.

이와 같이 구분된 각 영역에서의 도핑농도는 서로 다르다. 구체적으로 제1 영역(241-1)은 상대적으로 가장 낮은 제1 농도로 도핑되고, 제2 영역(242-1)은 제1 농도보다 높은 제2 농도로 도핑되고, 제3 영역(243-1)은 제2 농도보다 높은 제3 농 도로 도핑되며, 그리고 제4 영역(244-1)은 도핑되지 않는 패시베이션(passivation) 영역이다. 일 예에서, 제1 영역(241-1)의 제1 농도는 5.0E20 원자/㎤이하로 설정하되 제2 농도보다는 낮게 설정한다. 제2 영역(242-1)의 제2 농도는 6.0E20 원자/㎤이상이되 제1 농도보다는 높게 설정한다. 제3 영역(243-1)의 제3 농도는 7.0E20 원자/㎤이상으로 설정하되 상기 제2 농도보다는 높게 설정한다. 이와 같이 불순물영역(212)에 접하는 랜딩플러그(240)의 제1 영역(241-1)에서의 불순물농도를 가장 낮은 제1 농도로 설정하고, 불순물영역(212)으로부터 멀어질수록 불순물농도를 증가시키는 농도 구배를 갖도록 함으로써, 후속 열처리를 수행하더라도 랜딩플러그(240)의 전체적인 도핑농도는 증가시키면서 불순물영역(212)으로의 불순물 확산은 최소화할 수 있다.

도 6에는 랜딩플러그(240)의 영역 구분과 각 영역에서의 도핑농도의 다른 예가 도시되어 있다. 도 6에 도시된 바와 같이, 랜딩플러그(240)는 불순물영역(212)과 접하는 하부면(240-2B)에서부터 상부면(240-2U)에 이르기까지 제1 영역(241-2), 제2 영역(242-2), 제3 영역(243-2) 및 제4 영역(244-2)으로 구분된다. 제1 영역(241-2)은 랜딩플러그(240) 전체 두께의 5% 내지 10%의 두께를 갖는다. 제2 영역(242-2)은 랜딩플러그(240) 전체 두께의 5% 이하의 두께를 갖는다. 제3 영역(243-2)은 랜딩플러그(240) 전체 두께의 75% 내지 85%의 두께를 갖는다. 그리고 제4 영역(244-2)은 랜딩플러그(240) 전체 두께의 5% 내지 10%의 두께를 갖는다. 예컨대 랜딩플러그(240)의 전체 두께가 2000Å인 경우, 제1 영역(241-2)은 100Å 내지 200Å의 두께를 가지고, 제2 영역(242-2)은 100Å 이하의 두께를 가지고, 제3 영역(243-2)은 1500Å 내지 1700Å의 두께를 가지며, 그리고 제4 영역(244-2)은 100Å 내지 200Å의 두께를 갖는다.

본 예에서도 이와 같이 구분된 각 영역에서의 도핑농도는 서로 다르다. 구체적으로 제1 영역(241-2)은 제3 영역(243-2)에서의 농도보다 높은 제1 농도로 도핑된다. 제2 영역(242-2)은 버퍼막으로 작용하며 이를 위해 불순물이온이 도핑되지 않는다. 제3 영역(243-3)은 제1 농도보다 낮은 제2 농도로 도핑된다. 그리고 제4 영역(244-3)은 제1 농도보다 높은 제3 농도로 도핑된다. 일 예에서, 제1 영역(241-2)의 제1 농도는 7.0E20 원자/㎤이상으로 설정하되 제2 농도보다는 높게 설정한다. 제3 영역(243-2)의 제2 농도는 5.0E20 원자/㎤이상이되 제1 농도보다는 낮게 설정한다. 제4 영역(244-2)의 제3 농도는 5.0E20 원자/㎤이상, 바람직하게는 8.0E20원자/㎤로 설정하되 제1 농도보다는 높게 설정한다. 본 예의 경우, 도 5를 참조하여 설명한 예와 비교하여, 불순물영역(212)에 접하는 랜딩플러그(240)의 제1 영역(241-2)에서의 불순물농도가 상대적으로 높게 설정되지만, 반면에 제1 영역(241-2) 위에 불순물이온이 도핑되지 않은 버퍼영역으로서의 제2 영역(242-2)이 배치되며, 이에 따라 후속 열처리를 수행한 후에도 제1 영역(241-2) 내의 불순물이온이 버퍼영역인 제2 영역(242-2)으로 확산됨에 따라 불순물영역(212)으로의 확산을 보다 더 억제시킬 수 있게 된다.

다음에 도 7을 참조하면, 랜딩플러그(240)를 형성한 후에는 랜딩플러그(240)에 도핑된 불순물이온의 액티베이션(activation)을 위한 열처리(annealing)를 수행한다. 이 열처리는 대략 1000ppm 유량의 산소(oxgen)와 대략 1000ppm 유량의 질 소(nitrigen)를 공급하면서 급속열처리공정(RTP; Rapid Thermal Process)으로 수행한다. 공급되는 산소 및 질소는 랜딩플러그(240) 상부에 고농도로 도핑된 불순물이온이 그대로 랜딩플러그(240) 상부에 유지되도록 하는 역할을 한다. 상기 열처리는 랜딩플러그(240) 형성시 사용한 챔버와 동일한 챔버에서 수행할 수 있다. 이와 같은 열처리에 의해 랜딩플러그(240)에 도핑된 불순물이온은 액티베이션된다.

도 8은 본 발명에 따라 형성된 반도체 메모리소자의 랜딩플러그의 불순물 농도 프로파일을 종래의 경우와 비교하기 위해 나타내 보인 그래프이다. 도 8에서, 참조부호 "810"으로 나타낸 그래프는 추가적인 이온주입공정을 수행한 경우의 랜딩플러그 내에서의 불순물 농도 프로파일을 나타내고, 참조부호 "820"으로 나타낸 그래프는 본 발명에서와 같이 랜딩플러그 형성시 농도 구배를 갖도록 한 경우의 랜딩플러그 내에서의 불순물 농도 프로파일을 나타낸다. 도면에서 "C"로 나타낸 바와 같이, 불순물영역에 인접한 영역에서의 불순물 농도는 유사하게 나타나고 있으며, 특히 표면 부분에서는 오히려 본 발명의 경우 농도가 더 높게 나타나는 것을 알 수 있다. 따라서 추가적인 이온주입공정이 없이도, 본 발명에 따르면 불순물영역으로의 불순물이온 확산을 억제하면서 랜딩플러그 전체적인 농도가 증가되며, 이에 따라 누설전류특성 및 저항특성을 모두 개선할 수 있다는 것을 나타낸다.

도 1은 랜딩플러그를 갖는 반도체 메모리소자의 일 예를 나타내 보인 단면도이다.

도 2 내지 도 7은 본 발명에 따른 반도체 메모리소자의 랜딩플러그 형성방법을 설명하기 위해 나타내 보인 도면들이다.

도 8은 본 발명에 따라 형성된 반도체 메모리소자의 랜딩플러그의 불순물 농도 프로파일을 종래의 경우와 비교하기 위해 나타내 보인 그래프이다.

Claims (12)

  1. 불순물영역을 갖는 반도체기판 위에 상기 불순물영역을 노출시키는 랜딩플러그 컨택홀을 형성하는 단계;
    상기 랜딩플러그 컨택홀을 폴리실리콘막으로 채워 랜딩플러그를 형성하되, 상기 랜딩플러그를 하부부터 위로 제1 영역, 제2 영역, 제3 영역 및 제4 영역으로 구분하여, 상기 제1 영역은 상대적으로 가장 낮은 제1 농도로 도핑되고, 상기 제2 영역은 상기 제1 농도보다 높은 제2 농도로 도핑되고, 상기 제3 영역은 상기 제2 농도보다 높은 제3 농도로 도핑되며, 그리고 상기 제4 영역은 도핑되지 않도록 하는 단계; 및
    상기 랜딩플러그가 형성된 결과물에 대해 열처리를 수행하는 단계를 포함하는 반도체 메모리소자의 랜딩플러그 형성방법.
  2. 제1항에 있어서,
    상기 랜딩플러그를 형성하는 단계는 폴리실리콘막 증착챔버에서 폴리실리콘막 형성을 위한 반응가스와 함께 도핑을 위한 불순물이온 소스가스를 함께 공급하여 수행하는 반도체 메모리소자의 랜딩플러그 형성방법.
  3. 제1항에 있어서,
    상기 랜딩플러그에 대한 도핑은 포스포러스(P)를 사용하여 수행하는 반도체 메모리소자의 랜딩플러그 형성방법.
  4. 제1항에 있어서,
    상기 제1 영역은 상기 랜딩플러그 전체 두께의 5% 내지 10%의 두께로 설정하고, 상기 제2 영역은 상기 랜딩플러그 전체 두께의 75% 내지 85%로 설정하고, 상기 제3 영역은 상기 랜딩플러그 전체 두께의 5% 내지 10%의 두께로 설정하며, 그리고 상기 제4 영역은 상기 랜딩플러그 전체 두께의 5% 이하의 두께로 설정하는 반도체 메모리소자의 랜딩플러그 형성방법.
  5. 제1항에 있어서,
    상기 제1 농도는 5.0E20 원자/㎤ 이하로 설정하고, 상기 제2 농도는 6.0E20 원자/㎤ 이상이되 상기 제1 농도보다는 높게 설정하며, 상기 제3 농도는 7.0E20 원자/㎤ 이상으로 설정하되 상기 제2 농도보다는 높게 설정하는 반도체 메모리소자의 랜딩플러그 형성방법.
  6. 제1항에 있어서,
    상기 열처리는 산소 및 질소의 혼합 분위기에서 수행하는 반도체 메모리소자의 랜딩플러그 형성방법.
  7. 불순물영역을 갖는 반도체기판 위에 상기 불순물영역을 노출시키는 랜딩플러그 컨택홀을 형성하는 단계;
    상기 랜딩플러그 컨택홀을 폴리실리콘막으로 채워 랜딩플러그를 형성하되, 상기 랜딩플러그를 하부부터 위로 제1 영역, 제2 영역, 제3 영역 및 제4 영역으로 구분하여, 상기 제1 영역은 상기 제3 영역에서의 농도보다 높은 제1 농도로 도핑되고, 상기 제2 영역은 도핑되지 않고, 상기 제3 영역은 상기 제1 농도보다 낮은 제2 농도로 도핑되며, 그리고 상기 제4 영역은 상기 제1 농도보다 높은 제3 농도로 도핑되도록 하는 단계; 및
    상기 랜딩플러그가 형성된 결과물에 대해 열처리를 수행하는 단계를 포함하는 반도체 메모리소자의 랜딩플러그 형성방법.
  8. 제7항에 있어서,
    상기 랜딩플러그를 형성하는 단계는 폴리실리콘막 증착챔버에서 폴리실리콘막 형성을 위한 반응가스와 함께 도핑을 위한 불순물이온 소스가스를 함께 공급하여 수행하는 반도체 메모리소자의 랜딩플러그 형성방법.
  9. 제7항에 있어서,
    상기 랜딩플러그에 대한 도핑은 포스포러스(P)를 사용하여 수행하는 반도체 메모리소자의 랜딩플러그 형성방법.
  10. 제7항에 있어서,
    상기 제1 영역은 상기 랜딩플러그 전체 두께의 5% 내지 10%의 두께로 설정하 고, 상기 제2 영역은 상기 랜딩플러그 전체 두께의 5% 이하로 설정하고, 상기 제3 영역은 상기 랜딩플러그 전체 두께의 75% 내지 85%로 설정하며, 그리고 상기 제4 영역은 상기 랜딩플러그 전체 두께의 5% 내지 10%의 두께로 설정하는 반도체 메모리소자의 랜딩플러그 형성방법.
  11. 제7항에 있어서,
    상기 제1 농도는 7.0E20 원자/㎤ 이상이되 상기 제2 농도보다는 높게 설정하고, 상기 제2 농도는 5.0E20 원자/㎤ 이상이되 상기 제1 농도보다는 낮게 설정하며, 상기 제3 농도는 상기 제1 농도보다는 높게 설정하는 반도체 메모리소자의 랜딩플러그 형성방법.
  12. 제7항에 있어서,
    상기 열처리는 산소 및 질소의 혼합 분위기에서 수행하는 반도체 메모리소자의 랜딩플러그 형성방법.
KR1020090057629A 2009-06-26 2009-06-26 반도체 메모리소자의 랜딩플러그 형성방법 KR101076887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090057629A KR101076887B1 (ko) 2009-06-26 2009-06-26 반도체 메모리소자의 랜딩플러그 형성방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020090057629A KR101076887B1 (ko) 2009-06-26 2009-06-26 반도체 메모리소자의 랜딩플러그 형성방법
US12/822,461 US8110501B2 (en) 2009-06-26 2010-06-24 Method of fabricating landing plug with varied doping concentration in semiconductor device
US13/342,815 US8324099B2 (en) 2009-06-26 2012-01-03 Method of fabricating a landing plug in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20110000227A KR20110000227A (ko) 2011-01-03
KR101076887B1 true KR101076887B1 (ko) 2011-10-25

Family

ID=43381220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090057629A KR101076887B1 (ko) 2009-06-26 2009-06-26 반도체 메모리소자의 랜딩플러그 형성방법

Country Status (2)

Country Link
US (2) US8110501B2 (ko)
KR (1) KR101076887B1 (ko)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8930331B2 (en) 2007-02-21 2015-01-06 Palantir Technologies Providing unique views of data based on changes or rules
US8429194B2 (en) 2008-09-15 2013-04-23 Palantir Technologies, Inc. Document-based workflows
KR101076887B1 (ko) * 2009-06-26 2011-10-25 주식회사 하이닉스반도체 반도체 메모리소자의 랜딩플러그 형성방법
US8688749B1 (en) 2011-03-31 2014-04-01 Palantir Technologies, Inc. Cross-ontology multi-master replication
US9547693B1 (en) 2011-06-23 2017-01-17 Palantir Technologies Inc. Periodic database search manager for multiple data sources
US8799240B2 (en) 2011-06-23 2014-08-05 Palantir Technologies, Inc. System and method for investigating large amounts of data
US8732574B2 (en) 2011-08-25 2014-05-20 Palantir Technologies, Inc. System and method for parameterizing documents for automatic workflow generation
US8782004B2 (en) 2012-01-23 2014-07-15 Palantir Technologies, Inc. Cross-ACL multi-master replication
US9081975B2 (en) 2012-10-22 2015-07-14 Palantir Technologies, Inc. Sharing information between nexuses that use different classification schemes for information access control
US9348677B2 (en) 2012-10-22 2016-05-24 Palantir Technologies Inc. System and method for batch evaluation programs
US9501761B2 (en) 2012-11-05 2016-11-22 Palantir Technologies, Inc. System and method for sharing investigation results
US9123086B1 (en) 2013-01-31 2015-09-01 Palantir Technologies, Inc. Automatically generating event objects from images
US10037314B2 (en) 2013-03-14 2018-07-31 Palantir Technologies, Inc. Mobile reports
US8909656B2 (en) 2013-03-15 2014-12-09 Palantir Technologies Inc. Filter chains with associated multipath views for exploring large data sets
US8937619B2 (en) 2013-03-15 2015-01-20 Palantir Technologies Inc. Generating an object time series from data objects
US8868486B2 (en) 2013-03-15 2014-10-21 Palantir Technologies Inc. Time-sensitive cube
US10275778B1 (en) 2013-03-15 2019-04-30 Palantir Technologies Inc. Systems and user interfaces for dynamic and interactive investigation based on automatic malfeasance clustering of related data in various data structures
US8917274B2 (en) 2013-03-15 2014-12-23 Palantir Technologies Inc. Event matrix based on integrated data
US9965937B2 (en) 2013-03-15 2018-05-08 Palantir Technologies Inc. External malware data item clustering and analysis
US8788405B1 (en) 2013-03-15 2014-07-22 Palantir Technologies, Inc. Generating data clusters with customizable analysis strategies
US8799799B1 (en) 2013-05-07 2014-08-05 Palantir Technologies Inc. Interactive geospatial map
US9335897B2 (en) 2013-08-08 2016-05-10 Palantir Technologies Inc. Long click display of a context menu
US9223773B2 (en) 2013-08-08 2015-12-29 Palatir Technologies Inc. Template system for custom document generation
US8713467B1 (en) 2013-08-09 2014-04-29 Palantir Technologies, Inc. Context-sensitive views
US9785317B2 (en) 2013-09-24 2017-10-10 Palantir Technologies Inc. Presentation and analysis of user interaction data
US8938686B1 (en) 2013-10-03 2015-01-20 Palantir Technologies Inc. Systems and methods for analyzing performance of an entity
US8812960B1 (en) 2013-10-07 2014-08-19 Palantir Technologies Inc. Cohort-based presentation of user interaction data
US8924872B1 (en) 2013-10-18 2014-12-30 Palantir Technologies Inc. Overview user interface of emergency call data of a law enforcement agency
US9116975B2 (en) 2013-10-18 2015-08-25 Palantir Technologies Inc. Systems and user interfaces for dynamic and interactive simultaneous querying of multiple data stores
US9021384B1 (en) 2013-11-04 2015-04-28 Palantir Technologies Inc. Interactive vehicle information map
US8868537B1 (en) 2013-11-11 2014-10-21 Palantir Technologies, Inc. Simple web search
US9569070B1 (en) 2013-11-11 2017-02-14 Palantir Technologies, Inc. Assisting in deconflicting concurrency conflicts
US9105000B1 (en) 2013-12-10 2015-08-11 Palantir Technologies Inc. Aggregating data from a plurality of data sources
US10025834B2 (en) 2013-12-16 2018-07-17 Palantir Technologies Inc. Methods and systems for analyzing entity performance
US9552615B2 (en) 2013-12-20 2017-01-24 Palantir Technologies Inc. Automated database analysis to detect malfeasance
US10356032B2 (en) 2013-12-26 2019-07-16 Palantir Technologies Inc. System and method for detecting confidential information emails
US9338013B2 (en) 2013-12-30 2016-05-10 Palantir Technologies Inc. Verifiable redactable audit log
US9043696B1 (en) 2014-01-03 2015-05-26 Palantir Technologies Inc. Systems and methods for visual definition of data associations
US8832832B1 (en) 2014-01-03 2014-09-09 Palantir Technologies Inc. IP reputation
US9009827B1 (en) 2014-02-20 2015-04-14 Palantir Technologies Inc. Security sharing system
US9483162B2 (en) 2014-02-20 2016-11-01 Palantir Technologies Inc. Relationship visualizations
US8924429B1 (en) 2014-03-18 2014-12-30 Palantir Technologies Inc. Determining and extracting changed data from a data source
US9857958B2 (en) 2014-04-28 2018-01-02 Palantir Technologies Inc. Systems and user interfaces for dynamic and interactive access of, investigation of, and analysis of data objects stored in one or more databases
US9009171B1 (en) 2014-05-02 2015-04-14 Palantir Technologies Inc. Systems and methods for active column filtering
US9619557B2 (en) 2014-06-30 2017-04-11 Palantir Technologies, Inc. Systems and methods for key phrase characterization of documents
US9535974B1 (en) 2014-06-30 2017-01-03 Palantir Technologies Inc. Systems and methods for identifying key phrase clusters within documents
US9785773B2 (en) 2014-07-03 2017-10-10 Palantir Technologies Inc. Malware data item analysis
US10572496B1 (en) 2014-07-03 2020-02-25 Palantir Technologies Inc. Distributed workflow system and database with access controls for city resiliency
US9202249B1 (en) 2014-07-03 2015-12-01 Palantir Technologies Inc. Data item clustering and analysis
US9256664B2 (en) 2014-07-03 2016-02-09 Palantir Technologies Inc. System and method for news events detection and visualization
US9021260B1 (en) * 2014-07-03 2015-04-28 Palantir Technologies Inc. Malware data item analysis
US9419992B2 (en) 2014-08-13 2016-08-16 Palantir Technologies Inc. Unwanted tunneling alert system
US9454281B2 (en) 2014-09-03 2016-09-27 Palantir Technologies Inc. System for providing dynamic linked panels in user interface
US9767172B2 (en) 2014-10-03 2017-09-19 Palantir Technologies Inc. Data aggregation and analysis system
US9501851B2 (en) 2014-10-03 2016-11-22 Palantir Technologies Inc. Time-series analysis system
US9984133B2 (en) 2014-10-16 2018-05-29 Palantir Technologies Inc. Schematic and database linking system
US9229952B1 (en) 2014-11-05 2016-01-05 Palantir Technologies, Inc. History preserving data pipeline system and method
US9043894B1 (en) 2014-11-06 2015-05-26 Palantir Technologies Inc. Malicious software detection in a computing system
US9348920B1 (en) 2014-12-22 2016-05-24 Palantir Technologies Inc. Concept indexing among database of documents using machine learning techniques
US10362133B1 (en) 2014-12-22 2019-07-23 Palantir Technologies Inc. Communication data processing architecture
US9367872B1 (en) 2014-12-22 2016-06-14 Palantir Technologies Inc. Systems and user interfaces for dynamic and interactive investigation of bad actor behavior based on automatic clustering of related data in various data structures
US10552994B2 (en) 2014-12-22 2020-02-04 Palantir Technologies Inc. Systems and interactive user interfaces for dynamic retrieval, analysis, and triage of data items
US9817563B1 (en) 2014-12-29 2017-11-14 Palantir Technologies Inc. System and method of generating data points from one or more data stores of data items for chart creation and manipulation
US9648036B2 (en) 2014-12-29 2017-05-09 Palantir Technologies Inc. Systems for network risk assessment including processing of user access rights associated with a network of devices
US9467455B2 (en) 2014-12-29 2016-10-11 Palantir Technologies Inc. Systems for network risk assessment including processing of user access rights associated with a network of devices
US9335911B1 (en) 2014-12-29 2016-05-10 Palantir Technologies Inc. Interactive user interface for dynamic data analysis exploration and query processing
US9870205B1 (en) 2014-12-29 2018-01-16 Palantir Technologies Inc. Storing logical units of program code generated using a dynamic programming notebook user interface
US10372879B2 (en) 2014-12-31 2019-08-06 Palantir Technologies Inc. Medical claims lead summary report generation
US10387834B2 (en) 2015-01-21 2019-08-20 Palantir Technologies Inc. Systems and methods for accessing and storing snapshots of a remote application in a document
US9727560B2 (en) 2015-02-25 2017-08-08 Palantir Technologies Inc. Systems and methods for organizing and identifying documents via hierarchies and dimensions of tags
EP3070622A1 (en) 2015-03-16 2016-09-21 Palantir Technologies, Inc. Interactive user interfaces for location-based data analysis
US9886467B2 (en) 2015-03-19 2018-02-06 Plantir Technologies Inc. System and method for comparing and visualizing data entities and data entity series
US10103953B1 (en) 2015-05-12 2018-10-16 Palantir Technologies Inc. Methods and systems for analyzing entity performance
US9407652B1 (en) 2015-06-26 2016-08-02 Palantir Technologies Inc. Network anomaly detection
US9454785B1 (en) 2015-07-30 2016-09-27 Palantir Technologies Inc. Systems and user interfaces for holistic, data-driven investigation of bad actor behavior based on clustering and scoring of related data
US9996595B2 (en) 2015-08-03 2018-06-12 Palantir Technologies, Inc. Providing full data provenance visualization for versioned datasets
US9456000B1 (en) 2015-08-06 2016-09-27 Palantir Technologies Inc. Systems, methods, user interfaces, and computer-readable media for investigating potential malicious communications
US9600146B2 (en) 2015-08-17 2017-03-21 Palantir Technologies Inc. Interactive geospatial map
US10489391B1 (en) 2015-08-17 2019-11-26 Palantir Technologies Inc. Systems and methods for grouping and enriching data items accessed from one or more databases for presentation in a user interface
US9537880B1 (en) 2015-08-19 2017-01-03 Palantir Technologies Inc. Anomalous network monitoring, user behavior detection and database system
US10102369B2 (en) 2015-08-19 2018-10-16 Palantir Technologies Inc. Checkout system executable code monitoring, and user account compromise determination system
US9485265B1 (en) 2015-08-28 2016-11-01 Palantir Technologies Inc. Malicious activity detection system capable of efficiently processing data accessed from databases and generating alerts for display in interactive user interfaces
US9576015B1 (en) 2015-09-09 2017-02-21 Palantir Technologies, Inc. Domain-specific language for dataset transformations
US10296617B1 (en) 2015-10-05 2019-05-21 Palantir Technologies Inc. Searches of highly structured data
US10044745B1 (en) 2015-10-12 2018-08-07 Palantir Technologies, Inc. Systems for computer network security risk assessment including user compromise analysis associated with a network of devices
US9888039B2 (en) 2015-12-28 2018-02-06 Palantir Technologies Inc. Network-based permissioning system
US9823818B1 (en) 2015-12-29 2017-11-21 Palantir Technologies Inc. Systems and interactive user interfaces for automatic generation of temporal representation of data objects
US9916465B1 (en) 2015-12-29 2018-03-13 Palantir Technologies Inc. Systems and methods for automatic and customizable data minimization of electronic data stores
US9612723B1 (en) 2015-12-30 2017-04-04 Palantir Technologies Inc. Composite graphical interface with shareable data-objects
US10498711B1 (en) 2016-05-20 2019-12-03 Palantir Technologies Inc. Providing a booting key to a remote system
US10084802B1 (en) 2016-06-21 2018-09-25 Palantir Technologies Inc. Supervisory control and data acquisition
US10291637B1 (en) 2016-07-05 2019-05-14 Palantir Technologies Inc. Network anomaly detection and profiling
US10324609B2 (en) 2016-07-21 2019-06-18 Palantir Technologies Inc. System for providing dynamic linked panels in user interface
US10437840B1 (en) 2016-08-19 2019-10-08 Palantir Technologies Inc. Focused probabilistic entity resolution from multiple data sources
US10318630B1 (en) 2016-11-21 2019-06-11 Palantir Technologies Inc. Analysis of large bodies of textual data
US10262053B2 (en) 2016-12-22 2019-04-16 Palantir Technologies Inc. Systems and methods for data replication synchronization
US10460602B1 (en) 2016-12-28 2019-10-29 Palantir Technologies Inc. Interactive vehicle information mapping system
US10325224B1 (en) 2017-03-23 2019-06-18 Palantir Technologies Inc. Systems and methods for selecting machine learning training data
US10068002B1 (en) 2017-04-25 2018-09-04 Palantir Technologies Inc. Systems and methods for adaptive data replication
US10235461B2 (en) 2017-05-02 2019-03-19 Palantir Technologies Inc. Automated assistance for generating relevant and valuable search results for an entity of interest
US10482382B2 (en) 2017-05-09 2019-11-19 Palantir Technologies Inc. Systems and methods for reducing manufacturing failure rates
US10430062B2 (en) 2017-05-30 2019-10-01 Palantir Technologies Inc. Systems and methods for geo-fenced dynamic dissemination
US10027551B1 (en) 2017-06-29 2018-07-17 Palantir Technologies, Inc. Access controls through node-based effective policy identifiers
US10403011B1 (en) 2017-07-18 2019-09-03 Palantir Technologies Inc. Passing system with an interactive user interface
US10079832B1 (en) 2017-10-18 2018-09-18 Palantir Technologies Inc. Controlling user creation of data resources on a data processing platform
US10250401B1 (en) 2017-11-29 2019-04-02 Palantir Technologies Inc. Systems and methods for providing category-sensitive chat channels
US10380196B2 (en) 2017-12-08 2019-08-13 Palantir Technologies Inc. Systems and methods for using linked documents
EP3550791A1 (en) 2018-04-03 2019-10-09 Palantir Technologies Inc. Controlling access to computer resources

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423619B1 (ko) 2000-12-27 2004-03-22 미쓰비시덴키 가부시키가이샤 반도체 집적 회로 장치 및 그 제조 방법
KR100446316B1 (ko) 2002-03-30 2004-09-01 주식회사 하이닉스반도체 반도체장치의 콘택플러그 형성 방법
KR100600041B1 (ko) 2004-06-30 2006-07-13 주식회사 하이닉스반도체 인시튜 단계적 플러그 이온주입을 이용한 반도체 소자의콘택 플러그 형성 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700717A (en) * 1995-11-13 1997-12-23 Vlsi Technology, Inc. Method of reducing contact resistance for semiconductor manufacturing processes using tungsten plugs
US5937314A (en) * 1997-02-28 1999-08-10 Micron Technology, Inc. Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
US5872045A (en) * 1997-07-14 1999-02-16 Industrial Technology Research Institute Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation
JP2003179132A (ja) 2001-12-10 2003-06-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100449948B1 (ko) 2002-05-18 2004-09-30 주식회사 하이닉스반도체 콘택저항을 감소시킨 콘택플러그 형성방법
TWI296844B (en) 2002-07-12 2008-05-11 Winbond Electronics Corp A plug structure having low contact resistance and manufacturing method thereof
US20050048766A1 (en) * 2003-08-31 2005-03-03 Wen-Chieh Wu Method for fabricating a conductive plug in integrated circuit
JP4299866B2 (ja) * 2007-03-02 2009-07-22 エルピーダメモリ株式会社 半導体装置の製造方法
KR101076887B1 (ko) * 2009-06-26 2011-10-25 주식회사 하이닉스반도체 반도체 메모리소자의 랜딩플러그 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423619B1 (ko) 2000-12-27 2004-03-22 미쓰비시덴키 가부시키가이샤 반도체 집적 회로 장치 및 그 제조 방법
KR100446316B1 (ko) 2002-03-30 2004-09-01 주식회사 하이닉스반도체 반도체장치의 콘택플러그 형성 방법
KR100600041B1 (ko) 2004-06-30 2006-07-13 주식회사 하이닉스반도체 인시튜 단계적 플러그 이온주입을 이용한 반도체 소자의콘택 플러그 형성 방법

Also Published As

Publication number Publication date
US20120100714A1 (en) 2012-04-26
US8110501B2 (en) 2012-02-07
KR20110000227A (ko) 2011-01-03
US20100330801A1 (en) 2010-12-30
US8324099B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
US8618603B2 (en) Nonvolatile semiconductor memory device and method for manufacturing same
TWI447899B (zh) 隔離結構和包含隔離結構的元件結構
US9129983B2 (en) Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US9324727B2 (en) Memory devices having semiconductor patterns on a substrate and methods of manufacturing the same
US7531861B2 (en) Trench capacitors with insulating layer collars in undercut regions
KR101398494B1 (ko) 수직 방향의 채널을 갖는 액세스 소자, 이를 포함하는반도체 장치 및 액세스 소자의 형성 방법
CN1220257C (zh) 半导体器件及其制造方法
US20190088652A1 (en) Memory Cells and Memory Arrays
US6828616B2 (en) Integrated circuit devices that utilize doped Poly-Si1−xGex conductive plugs as interconnects
US9059213B2 (en) Embedded DRAM for extremely thin semiconductor-on-insulator
TW495967B (en) Semiconductor integrated circuit device and the manufacturing method thereof
JP4111427B2 (ja) 半導体素子のキャパシタ製造方法
US7410862B2 (en) Trench capacitor and method for fabricating the same
US20110048769A1 (en) Insulating film, method of manufacturing the same, and semiconductor device
US7791124B2 (en) SOI deep trench capacitor employing a non-conformal inner spacer
US9449830B2 (en) Transistor having tungsten-based buried gate structure, method for fabricating the same
US8497555B2 (en) Vertical memory devices including indium and/or gallium channel doping
KR100819562B1 (ko) 레트로그레이드 영역을 갖는 반도체소자 및 그 제조방법
US6251722B1 (en) Method of fabricating a trench capacitor
US7767525B2 (en) Methods of forming vertical transistor structures
TWI458068B (zh) 垂直通道電晶體陣列及其製造方法
KR20090036595A (ko) 리세스된 게이트를 갖는 dram 트랜지스터 및 그의 제조방법
JP2012174866A (ja) 半導体装置およびその製造方法
US20180151577A1 (en) Device including a floating gate electrode and a layer of ferroelectric material and method for the formation thereof
US20130075813A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee