KR100351455B1 - 반도체장치의 스토리지노드 전극 형성방법 - Google Patents

반도체장치의 스토리지노드 전극 형성방법 Download PDF

Info

Publication number
KR100351455B1
KR100351455B1 KR1019990068096A KR19990068096A KR100351455B1 KR 100351455 B1 KR100351455 B1 KR 100351455B1 KR 1019990068096 A KR1019990068096 A KR 1019990068096A KR 19990068096 A KR19990068096 A KR 19990068096A KR 100351455 B1 KR100351455 B1 KR 100351455B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
storage node
forming
node electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990068096A
Other languages
English (en)
Other versions
KR20010066387A (ko
Inventor
박기선
정준호
김동준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990068096A priority Critical patent/KR100351455B1/ko
Publication of KR20010066387A publication Critical patent/KR20010066387A/ko
Application granted granted Critical
Publication of KR100351455B1 publication Critical patent/KR100351455B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체장치의 스토리지노드 전극 형성방법에 관한 것으로서, 특히 이 방법은 반도체 기판의 하부 구조물에 층간 절연막을 형성하며, 층간절연막의 콘택홀을 형성하고 이 콘택홀내에 도전체를 매립하여 기판의 활성 영역과 접하는 도전체 플러그를 형성한 후에, 결과물 전면에 희생 절연막을 형성하며, 희생 절연막에 콘택홀을 형성하고 희생 절연막 전면에 도프트 비정질 실리콘막과 언도프트 비정질 실리콘막이 적층한 후에, 언도프트 비정질 실리콘막 상부에 보호 산화박막을 증착하며, 콘택홀에 포토레지스트를 완전히 매립되도록 두껍게 도포한 후에, 희생절연막 표면이 드러날때까지 결과물을 연마하며 포토레지스트를 제거한 후에, 보호 산화박막과 희생 절연막을 모두 제거하여 층간 절연막 상부에 남겨진 도전체로 이루어진 실린더형 스토리지노드 전극을 형성하고 반구형 실리콘 그레인 공정(HSG)을 실시한다. 이에 따라, 본 발명은 이너 실린더형 스토리지노드 전극을 채택하고 그 단면을 증가시키고자 HSG을 실시할 경우 콘택홀에 스토리지노드용 비정질 실리콘막을 증착한 후에 보호 산화박막을 추가 증착해서 이후 콘택홀을 매립하기 위한 포토레지스트와 실리콘의 접촉을 막아 HSG 공정시 실린더 내측 부위의 실리콘 성장을 증대시킬 수 있다.

Description

반도체장치의 스토리지노드 전극 형성방법{Method of forming storge node in semiconductor device}
본 발명은 반도체장치의 커패시터 제조방법에 관한 것으로서, 특히 DRAM 등의 메모리소자의 실린더형 스토리지노드 전극 제조 공정시 반구형 실리콘 그레인(Hemispherical-Silicon-Grain: 이하 HSG라 함)공정을 적용하여 정전용량을 크게 증가시킬 수 있는 반도체장치의 스토리지노드 전극 형성방법에 관한 것이다.
현재 반도체 소자는 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다. 더구나, 반도체 소자의 고집적화가 이루어질수록 커패시터의 면적은 급격하게 감소하고 있기 때문에 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스를 더욱 증가시켜야만 한다.
한편, 메모리 셀에 사용되는 커패시터의 기본 구조는 스토리지노드(storage node) 전극, 유전체막 및 플레이트노드(plate node) 전극으로 구성된다. 이러한 구조를 가지는 커패시터는 작은 면적 내에서 보다 큰 고정전용량을 얻기 위해서 첫째 얇은 유전체막 두께를 확보하거나, 둘째 3차원적인 커패시터의 구조를 통해서 유효 면적을 증가하거나, 셋째 유전율이 높은 물질을 사용하여 유전체막을 형성하는 등의 몇 가지 조건이 만족되어야만 한다.
반도체장치의 커패시터는 통상적으로 주어진 유전체막의 두께에서 누설 전류가 적어지면 적어질수록, 파괴 전압이 커지면 커질수록 좋은 유전체막을 얻지만 유전체막의 두께가 100Å 이하로 박막화될 경우 파울러-노드하임(Fowler-Nordheim) 터널링에 의하여 누설 전류가 증가하여 신뢰성이 저하되기 때문에 이 방법은 한계가 있다. 또한, 고집적화 메모리장치의 좁은 면적에서도 고정전용량의 확보가 충분히 이루어질 수 있도록 메모리 셀의 커패시터에서 높은 유전율을 갖는 물질을 이용하는 방법이 계속 연구중에 있다.
그리고, 마지막으로 커패시터의 유효 면적을 증가시키기 위해서 3차원 구조로 스토리지노드 전극의 단면적을 증가시키는 방법이 진행중에 있다.
이러한 방법들 중에서도, 셀 동작에 필요로 하는 일정량 이상의 전하 보전 용량의 확보를 위해서는 최근에 스토리지노드 전극의 실리콘을 반구형 요철(凹凸)구조로 실리콘을 성장시켜 그 표면적으로 증가시키는 기술이 널리 이용되고 있다. 이러한 HSG 기술은 스토리지노드 전극을 510∼530℃에서 증착시킨 저농도 도프트(low doped) 또는 언도프트(undpoed) 비정질 실리콘 박막 위에 Si2H6가스를 이용하여 비정질 실리콘막 표면에 실리콘을 시딩(seeding)한 후에 고진공에서 어닐링 공정을 실시한다. 그러면, 실리콘 원자의 이동 성질에 의해 실리콘 박막의 표면이 요철화된다.
그러나, 커패시터의 고용량을 확보하기 위하여 HSG 공정으로 스토리지노드 전극의 단면적을 넓이는 기술은 고집적 반도체 메모리장치에서 실린더형 스토리지노드 구조를 채택할 경우 다음과 같은 문제점을 야기시킨다.
HSG 공정시 실린더형 스토리지노드 전극의 실린더 외측 부분이 종종 내측에 비해 실리콘 그레인이 더 크게 성장하게 되어 원하는 정전용량을 확보하는데 어려움이 있다. 이를 해결하기 위해서 시딩(seeding) 후에 어닐링 시간을 증가시켜 내측 부분의 실리콘 그레인 크기를 증가시키거나, 실린더 높이를 크게 증가시키는 방법이 제안되고 있다. 하지만, 이러한 방법에도 불구하고 반도체소자의 축소로 셀과 셀 사이의 공간이 점차 감소되어 스토리지노드 전극 사이가 좁을 경우 스토리지노드 전극의 실린더 외측 실리콘 그레인들이 브로큰(broken)되면서 셀 사이의 스토리지노드 전극에서 브릿지(bridge)가 발생하게 되거나 후속 금속 콘택 식각 공정의 마진을 줄여 수율 저하를 야기시킨다.
이와 같이, 실린더형 스토리지노드 전극의 외측과 내측의 실리콘 그레인 성장이 차이가 나는 이유는 다음과 같다.
대개, 이너 실린더(inner cylinder)형 스토리지노드 전극의 제조공정은 콘택홀 내에 도전체를 매립하고 이를 평탄화하는 방식으로서, 좀 더 상세하게는 희생 절연막내에 콘택홀을 형성한 후에 비정질 실리콘을 증착하고 콘택홀에 장벽 역할을 하는 포토레지스트를 매립한 후에 희생 절연막 표면의 비정질 실리콘막을 제거하기 위하여 연마 공정을 실시한다. 연마 공정이 완료된 후에, 포토레지스트를 제거하고 희생 절연막을 제거하여 이너 실린더형 구조의 비정질 실리콘으로 이루어진 스토리지노드 전극을 완성한다.
그러나, 상기 연마 공정시 포토레지스트와 실리콘(스토리지노드 전극용) 표면이 접촉해서 이후 제거 공정시 완전히 제거되지 않기 때문에 HSG 공정시 실린더 내측의 실린더 성장이 더디게 일어난다. 이를 해결하기 위하여 콘택홀의 매립용 포토레지스트 대신에 산화 물질을 대체할 수 있으나, 이 경우 연마 공정의 시간이증가하게 되어 웨이퍼의 균일성이 저하되는 문제점이 있다.
본 발명의 목적은 커패시터의 단면적을 증가시키기 위해서 이너 실린더형 스토리지노드 전극의 제조 공정시 HSG를 이용할 경우 스토리지노드 전극용 실리콘을 증착한 후에 그 위에 얇은 보호용 산화막을 추가 증착해서 장벽 역할을 하는 포토레지스트와 실리콘 표면 사이의 접촉을 방지함으로써 스토리지노드 전극의 실린더 내측의 실리콘 성장을 원할하게 하여 실리콘 그레인 크기를 증대시킬 수 있는 반도체장치의 스토리지노드 전극 형성방법을 제공하는데 있다.
도 1 내지 도 5는 본 발명에 따른 반도체장치의 스토리지노드 전극 형성방법을 설명하기 위한 공정 순서도.
* 도면의 주요 부분에 대한 부호 설명 *
10: 기판의 하부 구조물
20: 층간 절연막
22: 도전체 플러그
30: 희생 절연막
40: 도프트 비정질 실리콘막 및 언도프트 비정질 실리콘막
42: 보호 산화박막
44: 포토레지스트
46a: 실린더 내측
46b: 실린더 외측
상기 목적을 달성하기 위하여 본 발명은 반도체장치의 고용량 커패시터의 스토리지노드 전극 제조 방법에 있어서, 반도체 기판의 하부 구조물에 층간 절연막을 형성하는 단계와, 층간절연막의 콘택홀을 형성하고 이 콘택홀내에 도전체를 매립하여 기판의 활성 영역과 접하는 도전체 플러그를 형성하는 단계와, 결과물 전면에 희생 절연막을 형성하는 단계와, 희생 절연막에 콘택홀을 형성하고 희생 절연막 전면에 도전체를 증착하는 단계와, 도전체막 상부에 보호 산화박막을 증착하는 단계와, 콘택홀에 포토레지스트를 완전히 매립되도록 두껍게 도포하는 단계와, 희생절연막 표면이 드러날때까지 상기 결과물을 연마하는 단계와, 포토레지스트를 제거하는 단계와, 보호 산화박막과 희생 절연막을 모두 제거하여 층간 절연막 상부에 남겨진 도전체로 이루어진 실린더형 스토리지노드 전극을 형성하는 단계와, 스토리지노드 전극에 반구형 실리콘 그레인 공정을 실시하는 단계를 포함한다.
본 발명의 제조 방법에 있어서, 상기 도전체는 도프트 비정질 실리콘막과 언도프트 비정질 실리콘막이 적층되며 도프트 비정질 실리콘막의 두께는 300∼500Å, 언도프트 비정질 실리콘막의 두께는 100∼200Å로 한다.
그리고, 본 발명의 제조 방법에 있어서, 상기 반구형 실리콘 그레인 공정시 스토리지노드 전극의 실린더 외측 부분의 실리콘 그레인 크기는 200Å내외로 하고, 실린더 내측 부분의 실리콘 그레인은 250Å이상으로 성장시키는 것이 바람직하다.
또, 본 발명의 제조 방법에 있어서, 상기 도전체의 P 농도는 0.5∼1.5E20atoms/㎝3으로 한다.
또한, 본 발명의 제조 방법에 있어서, 상기 보호용 산화박막은 증착 온도가 550℃이하의 PSG 또는 SOG를 사용한다. 이때 증착 두께는 100∼300Å이다.
또한, 본 발명의 제조 방법에 있어서, 상기 보호 산화박막과 희생 절연막의 제거는 HF 또는 BOE를 사용한 딥아웃 공정을 이용한다.
본 발명의 커패시터의 스토리지노드 전극 제조 방법에 따르면, 스토리지노드 전극용 실리콘을 증착한 후에 그 위에 얇은 보호용 산화막을 추가 증착해서 장벽 역할을 하는 포토레지스트와 실리콘 표면 사이의 접촉을 방지하여 이후 HSG 공정시 스토리지노드 전극의 실린더 외측에 비해 내측 부분의 실리콘 성장을 원할하게 하여 실린더 내측의 실리콘 그레인을 크게 증가시킬 수 있다.
이에 따라, 본 발명은 스토리지노드 전극의 단면적을 증가하기 위해 실시하는 HSG 공정으로 인해 발생하는 스토리지노드 전극 사이의 브릿지현상을 막을 수 있다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1 내지 도 5는 본 발명에 따른 반도체장치의 스토리지노드 전극 형성방법을 설명하기 위한 공정 순서도이다. 이를 참조하면, 본 발명의 실시예는 64M DRAM급 이상의 반도체장치에서 이너 실린더(inner cylinder) 구조를 채택한 스토리지노드 전극 제조 공정을 설명하면 다음과 같다.
우선, 도 1에 도시된 바와 같이, 반도체기판으로서 실리콘 기판(10)에 필드 산화막(미도시함)을 형성하여 소자의 활성 영역과 비활성 영역을 정의하고, 그 기판 상부면에 일련의 소자 공정으로 게이트산화막, 게이트전극, 스페이서 및 소스/드레인 영역을 갖는 트랜지스터(미도시)를 형성한다.
그리고, 그 기판의 하부 구조물(10) 전면에 USG(Undoped Silicate Glass), BPSG(Boro Phospho Silicate Glass) 및 SiON 중에서 선택한 물질을 증착하고 화학적기계적연마(Chemical Mechanical Polishing) 공정을 실시하여 층간절연막(20)을 형성한다. 그 다음, 층간절연막(20)내에 콘택홀을 형성하고 도프트 폴리실리콘을 매립한 후에 이를 연마하여 기판의 활성 영역(소스/드레인 영역)에 접하는 도전체 플러그(22)를 형성한다.
그리고, 상기 기판 전면에 이너 실린더 구조의 스토리지노드 전극을 형성하기 위하여 희생절연막(30)을 형성한다. 여기서, 희생절연막(30)은 USG, PSG, BPSG, PE-TEOS(Plasma Enhanced Tetra Ethly Ortho Silicate), LP-TEOS(Plasma Pressure TEOS) 중에서 어느 한 물질을 이용한다.
계속해서, 상기 희생절연막(30) 내에 콘택홀을 형성하여 도전체 플러그(22) 표면을 노출시킨 후에, 희생절연막(30) 전면에 500∼530℃의 증착 온도에서 도전체로서, 도프트 비정질 실리콘막과 언도프트 비정질 실리콘막(40)을 적층한다. 이때, 도프트 비정질 실리콘막의 두께는 300∼500Å, 언도프트 비정질 실리콘막의 두께는 100∼200Å이 되도록 한다. 그리고, 전체 도프트 비정질 실리콘막과 언도프트 비정질 실리콘막(40)의 P 농도는 0.5∼1.5E20atoms/㎝3이 되도록 한다.
이어서, 도 2에 도시된 바와 같이, 상기 적층된 도프트 비정질 실리콘막과 언도프트 비정질 실리콘막(40) 상부에 이후 증착될 포토레지스트와 상기 언도프트 비정질 실리콘의 접촉을 방지하기 위한 보호 산화박막(42)을 증착한다. 이때, 상기 보호용 산화박막(42)은 증착 온도가 550℃이하의 실리콘 함유 물질을 사용하되, 바람직하게는 PSG 또는 SOG(Silicon On Glass)를 사용한다. 그리고, 보호용 산화박막(42)의 증착 두께는 100∼300Å으로 한다.
그리고, 이후 연마 공정시 하부 실리콘막의 장벽 역할을 하기 위하여 상기 기판의 콘택홀에 포토레지스트(44)를 완전히 매립되도록 두껍게 도포한다.
그 다음, 도 3에 도시된 바와 같이, 화학기계적 연마(chemical mechanical polishing) 또는 전면 식각(etch back) 공정을 실시하여 희생절연막(30) 표면이 드러날때까지 결과물을 연마한다. 즉, 이 연마 공정은 콘택홀이 형성되지 않는 희생절연막 상부의 비정질 실리콘막(40)을 제거하기 위함이다. 그리고, 상기 셀 영역에서의 연마 공정 이전에 주변 영역에서 비정질 실리콘막(40)과 보호 산화박막(42)을 식각하는 공정은 선택비없이 등방석 식각으로 동시에 제거한다.
이에 따라, 희생절연막(30)의 콘택홀내에 그 표면이 연마된 도프트 및 언도프트 비정질 실리콘막(40')과, 보호 산화박막(42') 및 포토레지스트(44')이 매립된다.
계속해서, 도 4에 도시된 바와 같이, 상기 결과물에서 포토레지스트(44')를 선택적으로 제거한다.
그리고, 보호 산화박막(42')과 희생 절연막(30)을 모두 제거한다. 여기서, 보호 산화박막(42')과 희생 절연막(30)의 제거는 HF 또는 BOE를 사용한 딥아웃(dip-out) 공정을 이용한다.
이렇게 포토레지스트(44')와, 보호산화박막(42') 및 희생 절연막(30)을 제거하면, 층간 절연막(20) 상부에는 도전체, 즉 도프트 및 언도프트 비정질 실리콘막(40') 패턴이 실린더 형태로 남게 되어 스토리지노드 전극이 형성된다.
그 다음, 도 5에 도시된 바와 같이, 상기 스토리지노드 전극의 비정질 실리콘(40')에 통상의 반구형 실리콘 그레인 공정(HSG)을 실시한다. 그러면, 상기 스토리지노드 전극의 실린더 외측 부분(46b)의 실리콘 그레인 크기가 약 200Å 정도 성장되고 동일한 HSG 조건에서 실린더 내측 부분(46a)의 실리콘 그레인은 약 250Å정도 성장하게 된다. 그 이유는 실린더 내측 부분(46a)의 실리콘이 언도프트 비정질 실리콘막이고 실린더 외측 부분(46b)의 실리콘이 도프트 비정질 실리콘이기 때문에 도핑 농도차에 따라 실리콘 성장이 다르고, 보호 산화박막(43)에 의해 실린더 내측 부분의 실리콘막과 포토레지스트의 접촉을 막아 포토레지스트를 완전히 제거하여 HSG 공정시 실린더 내측 부위의 실리콘 성장을 증대시킬 수 있다.
추가적으로, 상기와 같은 이너 실린더형 스토리지노드 전극에 부족한 P를 보충하면서 정전용량을 높이기 위하여 인시튜의 P 도핑처리와 어닐링 공정을 실시하여 본 발명에 따른 스토리지노드 전극 제조 공정을 완료한다.
그러므로, 본 발명은 0.18㎛ 이하의 고집적 메모리소자의 커패시터 제조 공정에서 이너 실린더형 스토리지노드 전극을 채택하고 그 단면을 증가시키고자 HSG을 실시할 경우 콘택홀에 스토리지노드용 비정질 실리콘막을 증착한 후에 보호 산화박막을 추가 증착해서 이후 콘택홀을 매립하기 위한 포토레지스트와 실리콘의 접촉을 막아 HSG 공정시 실린더 내측 부위의 실리콘 성장을 증대시킬 수 있다.
따라서, 본 발명은 스토리지노드 전극의 실린더 외측보다 내측의 실리콘 그레인을 크게 성장시킬 수 있어 소자 동작에 필요한 정전용량을 확보하면서 실린더 외측의 실리콘 그레인의 브로큰 현상을 방지하여 스토리지노드 전극 사이의 브릿지 현상을 막을 수 있다.

Claims (7)

  1. 반도체장치의 고용량 커패시터의 스토리지노드 전극 제조 방법에 있어서,
    반도체 기판의 하부 구조물에 층간 절연막을 형성하는 단계;
    상기 층간절연막의 콘택홀을 형성하고 이 콘택홀내에 도전체를 매립하여 기판의 활성 영역과 접하는 도전체 플러그를 형성하는 단계;
    상기 결과물 전면에 희생 절연막을 형성하는 단계;
    상기 희생 절연막에 콘택홀을 형성하고 희생 절연막 전면에 도전체를 증착하는 단계;
    상기 도전체막 상부에 보호 산화박막을 증착하는 단계;
    상기 콘택홀에 포토레지스트를 완전히 매립되도록 두껍게 도포하는 단계;
    상기 희생절연막 표면이 드러날때까지 상기 결과물을 연마하는 단계;
    상기 포토레지스트를 제거하는 단계;
    상기 보호 산화박막과 희생 절연막을 모두 제거하여 상기 층간 절연막 상부에 남겨진 도전체로 이루어진 실린더형 스토리지노드 전극을 형성하는 단계; 및
    상기 스토리지노드 전극에 반구형 실리콘 그레인 공정을 실시하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 스토리지노드 전극 형성방법.
  2. 제 1항에 있어서, 상기 도전체는 도프트 비정질 실리콘막과 언도프트 비정질 실리콘막이 적층되며 도프트 비정질 실리콘막의 두께는 300∼500Å, 언도프트 비정질 실리콘막의 두께는 100∼200Å인 것을 특징으로 하는 반도체장치의 스토리지노드 전극 형성방법.
  3. 제 1항에 있어서, 상기 반구형 실리콘 그레인 공정시 상기 스토리지노드 전극의 실린더 외측 부분의 실리콘 그레인 크기는 200Å내외로 하고 상기 실린더 내측 부분의 실리콘 그레인은 250Å이상으로 성장시키는 것을 특징으로 하는 반도체장치의 스토리지노드 전극 형성방법.
  4. 제 1항에 있어서, 상기 도전체의 P 농도는 0.5∼1.5E20atoms/㎝3인 것을 특징으로 하는 반도체장치의 스토리지노드 전극 형성방법.
  5. 제 1항에 있어서, 상기 보호용 산화박막은 증착 온도가 550℃이하의 PSG 또는 SOG를 사용하는 것을 특징으로 하는 반도체장치의 스토리지노드 전극 형성방법.
  6. 제 1항에 있어서, 상기 보호용 산화박막의 증착 두께는 100∼300Å인 것을 특징으로 하는 반도체장치의 스토리지노드 전극 형성방법.
  7. 제 1항에 있어서, 상기 보호 산화박막과 희생 절연막의 제거는 HF 또는 BOE를 사용한 딥아웃 공정을 이용하는 것을 특징으로 하는 반도체장치의 스토리지노드 전극 형성방법.
KR1019990068096A 1999-12-31 1999-12-31 반도체장치의 스토리지노드 전극 형성방법 Expired - Fee Related KR100351455B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990068096A KR100351455B1 (ko) 1999-12-31 1999-12-31 반도체장치의 스토리지노드 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990068096A KR100351455B1 (ko) 1999-12-31 1999-12-31 반도체장치의 스토리지노드 전극 형성방법

Publications (2)

Publication Number Publication Date
KR20010066387A KR20010066387A (ko) 2001-07-11
KR100351455B1 true KR100351455B1 (ko) 2002-09-09

Family

ID=19635183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990068096A Expired - Fee Related KR100351455B1 (ko) 1999-12-31 1999-12-31 반도체장치의 스토리지노드 전극 형성방법

Country Status (1)

Country Link
KR (1) KR100351455B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818074B1 (ko) * 2001-12-07 2008-03-31 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100620659B1 (ko) * 2002-12-30 2006-09-13 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145389A (ja) * 1997-11-11 1999-05-28 Nec Corp キャパシタの製造方法
KR19990057364A (ko) * 1997-12-29 1999-07-15 김영환 반도체소자의 저장전극 형성방법
KR19990057901A (ko) * 1997-12-30 1999-07-15 김영환 반도체 소자의 전하저장전극 형성 방법
JPH11238857A (ja) * 1998-02-19 1999-08-31 Nec Corp 半導体装置及びその製造方法
KR19990079780A (ko) * 1998-04-09 1999-11-05 윤종용 디램 셀 커패시터 및 그의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145389A (ja) * 1997-11-11 1999-05-28 Nec Corp キャパシタの製造方法
JPH11214661A (ja) * 1997-11-11 1999-08-06 Nec Corp Ｈｓｇを含むキャパシタの製造方法
KR19990057364A (ko) * 1997-12-29 1999-07-15 김영환 반도체소자의 저장전극 형성방법
KR19990057901A (ko) * 1997-12-30 1999-07-15 김영환 반도체 소자의 전하저장전극 형성 방법
JPH11238857A (ja) * 1998-02-19 1999-08-31 Nec Corp 半導体装置及びその製造方法
KR19990079780A (ko) * 1998-04-09 1999-11-05 윤종용 디램 셀 커패시터 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20010066387A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
US6617631B2 (en) Method for making closely spaced capacitors with reduced parasitic capacitance on a dynamic random access memory (DRAM) device
US6365452B1 (en) DRAM cell having a vertical transistor and a capacitor formed on the sidewalls of a trench isolation
US5953608A (en) Method of forming a DRAM stacked capacitor using an etch blocking film of silicon oxide
JP2003338542A (ja) コンタクト抵抗を減少させたコンタクトプラグ形成方法
US6214688B1 (en) Methods of forming integrated circuit capacitors having U-shaped electrodes
US6946356B2 (en) Capacitor and method for fabricating the same
JP2000216356A (ja) 半導体装置およびその製造方法
CN100403523C (zh) 具有嵌入式电容的半导体元件基材
US6784068B2 (en) Capacitor fabrication method
US5976977A (en) Process for DRAM capacitor formation
KR20010059517A (ko) 고집적 반도체 메모리장치의 실린더형 하부전극 제조방법
US6162680A (en) Method for forming a DRAM capacitor
KR20010066387A (ko) 반도체장치의 스토리지노드 전극 형성방법
KR100338822B1 (ko) 반도체장치의 스토리지노드 전극 제조방법
KR20010008604A (ko) 고집적 반도체장치의 하부전극 형성방법
KR100305075B1 (ko) 반도체 소자의 커패시터 제조 방법
KR0168342B1 (ko) 반구 모양의 그레인 실리콘을 갖는 커패시터의 스토리지 전극 제조방법
KR100413755B1 (ko) 반도체장치의커패시터제조방법및그에의한커패시터
KR100818074B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100400247B1 (ko) 반도체 메모리장치의 커패시터 하부전극 제조방법
KR100843940B1 (ko) 반도체소자의 캐패시터 형성방법
KR20010057385A (ko) 캐패시터 및 그의 제조 방법
KR20010057935A (ko) 고집적 반도체 메모리장치의 커패시터 하부전극 제조방법
KR20000018325A (ko) 반도체 소자의 커패시터 제조방법
KR20010008584A (ko) 고집적 반도체장치의 커패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20110823

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20110823

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000