JP2002530881A - 有機含有材料の２つの層を有する電子装置を製造する方法 - Google Patents

有機含有材料の２つの層を有する電子装置を製造する方法

Info

Publication number
JP2002530881A
JP2002530881A JP2000584510A JP2000584510A JP2002530881A JP 2002530881 A JP2002530881 A JP 2002530881A JP 2000584510 A JP2000584510 A JP 2000584510A JP 2000584510 A JP2000584510 A JP 2000584510A JP 2002530881 A JP2002530881 A JP 2002530881A
Authority
JP
Japan
Prior art keywords
layer
inorganic material
organic
inorganic
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000584510A
Other languages
English (en)
Inventor
ペトラス エム メイヤー
バーソローム エス マンダース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002530881A publication Critical patent/JP2002530881A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Abstract

(57)【要約】 有機含有材料の２つの層を有する電子装置を製造する方法であって、有機含有材料の第１層（３）を基板（１）に付着するステップと、有機含有材料の第１層（３）を無機材料の第１層（４）により被覆するステップと、第１層（４）の無機材料とは異なる無機材料の第２層（５）を付着するステップと、第１開口（７）を有するレジストの第１マスク層を設けるステップと、無機材料の第２層（５）を第１開口（７）の位置において第２層の無機材料が第１層の無機材料に対して選択的にエッチングされるエッチング処理によりエッチングするステップと、レジストの第１マスク層を除去するステップと、第１開口（７）の位置において無機材料の第１層（４）をエッチングするステップと、有機含有材料の第２層（１３）を付着するステップと、有機含有材料の第２層（１３）を無機材料の第３層（１４）で被覆するステップと、第３層（１４）の無機材料とは異なる無機材料の第４層（１５）を付着するステップと、第２開口（１７）を有するレジストの第２マスク層を設けるステップと、無機材料の第４層（１５）を第２開口（１７）の位置において第４層の無機材料が第３層の無機材料に対して選択的にエッチングされるエッチング処理を用いてエッチングするステップと、レジストの第２マスク層を除去するステップと、第２開口（１７）の位置において無機材料の第３層（１４）をエッチングするステップと、有機含有材料の第２層（１３）を第２開口（１７）の位置において且つ有機含有材料の第１層（３）を第１開口（７）の位置において同時にエッチングするステップとを有している。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、有機含有材料の２つの層を有する電子装置を製造する方法であって
、該方法が、 ・有機含有材料の第１層を基板に付着するステップと、 ・有機含有材料の上記第１層を無機材料の第１層により被覆するステップと、 ・上記第１層の無機材料とは異なる無機材料の第２層を付着するステップと、 ・第１開口を有するレジストの第１マスク層を設けるステップと、 ・上記第１開口の位置において前記無機材料の第２層をエッチングするステップ
と、 ・上記第１開口の位置において前記無機材料の第１層をエッチングするステップ
と、 ・有機含有材料の第２層を付着するステップと、 ・前記有機含有材料の第２層を無機材料の第３層で被覆するステップと、 ・前記第３層の無機材料とは異なる無機材料の第４層を付着するステップと、 ・第２開口を有するレジストの第２マスク層を設けるステップと、 ・上記第２開口の位置において前記無機材料の第４層をエッチングするステップ
と、 ・上記第２開口の位置において前記無機材料の第３層をエッチングするステップ
と、 ・上記第２開口の位置において前記有機含有材料の第２層をエッチングするステ
ップと、 を有するような方法に関する。
【０００２】
【背景技術】
斯様な方法は、ヨーロッパ特許出願公開第EP-A-0680085号から既知である。該
既知の方法の一実施例においては、半導体装置における３つの金属被覆レベルの
導体間で電気的接続がなされ、該接続は、各々が２つの隣接する金属被覆レベル
を分離する有機含有誘電体材料の２つの層を介してなされている。第１導電層が
絶縁層上に付着され、次いでパターン化され、これにより第１金属被覆レベルの
導体が形成される。次いで、無機物質封止層が上記絶縁層の露出面及び上記第１
金属被覆レベルの導体上に順応的に付着される。次いで、例えばパリレン（pary
lene）等の有機含有誘電体材料の第１層が、上記第１金属被覆レベルの導体間及
び導体上に付着される。上記有機含有誘電体材料の第１層には、例えばシリコン
酸化物等の無機キャップ層が設けられ、該キャップ層は例えばシリコン窒化物等
の無機硬質マスク層により被覆される。開口を持つレジストのマスク層を設けた
後、これら開口の位置において上記無機硬質マスク層、上記無機キャップ層及び
上記有機含有誘電体材料の第１層を経てビア（via）がエッチング形成される。
次いで、無機ビア不動態化層が、上記無機物質封止層、上記有機含有誘電体材料
の第１層、上記無機キャップ層及び上記無機硬質マスク層の露出面を被覆するよ
うに付着される。第１金属被覆レベルの下側の導体に接触するために、上記無機
ビア不動態化層は異方性エッチングにより上記ビアの底部から除去される。この
ステップの間において、上記無機ビア不動態化層は上記無機硬質マスク層の頂部
からも同様に除去される。該無機硬質マスク層は、異方性エッチングの間に上記
無機キャップ層のエッチングを防止するために付着される。次ぎに、第２導電層
が上記ビアを充填するように付着され、該ビアの底部における上記第１金属被覆
レベルの導体との電気的接続を形成する。上記ビアの上側の第２導電層の部分は
、次いでパターン化され、これにより第２金属被覆レベルの導体を形成する。更
なる無機物質封止層の順応的な付着及び有機含有誘電体材料の第２層の付着で開
始して、上記一連の処理ステップが一度繰り返され、これにより、最終的に上記
第１金属被覆レベルの導体、第２金属被覆レベルの導体及び第３金属被覆レベル
の導体の間の電気的接続がなされ、該接続は導電材料により充填されたビアによ
り上記有機含有誘電体材料の第１及び第２層を経て成される。
【０００３】 上記既知の方法の欠点は、上記ビアの寸法を制御するのが困難である点にある
。
【０００４】
【発明の開示】
本発明の１つの目的は、有機含有材料の２つの層を有する電子装置を製造する
方法であって、上記有機含有材料の層に良好に規定された寸法を持つ構造を作製
することを可能にするような方法を提供することにある。
【０００５】 この目的のため、本発明によれば、冒頭で述べたような方法が、 ・前記無機材料の第２層が、該第２層の無機材料が前記第１層の無機材料に対し
て選択的にエッチングされるようなエッチング処理によりエッチングされ、 ・前記レジストの第１マスク層が、前記無機材料の第２層をエッチングするステ
ップと前記無機材料の第１層をエッチングするステップとの間において除去され
、 ・前記無機材料の第４層が、該第４層の無機材料が前記第３層の無機材料に対し
て選択的にエッチングされるようなエッチング処理によりエッチングされ、 ・前記レジストの第２マスク層が、前記無機材料の第４層をエッチングするステ
ップと前記無機材料の第３層をエッチングするステップとの間において除去され
、 ・前記第２開口の位置において前記有機含有材料の第２層をエッチングするステ
ップと前記第１開口の位置において前記有機含有材料の第１層をエッチングする
ステップとが、同時に発生する、 ことを特徴としている。
【０００６】 レジストは主に有機材料を含み、レジストを除去するエッチング処理が有機含
有材料もエッチング除去してしまうことが分かった。前述した既知の方法の実施
例において言及された処理ステップの２つのシーケンスの各々においては、レジ
ストのマスク層がビアの位置を規定するために付着される。該レジストのマスク
層の除去の間に、当該ビアが最終的に転写される有機含有材料の層が露出される
。従って、上記レジストと有機含有材料とが同時にエッチングされる。このエッ
チング処理の間において、当該レジストが完全に除去された後に、レジストをエ
ッチングする状態からレジストをエッチングしない状態への遷移が生じる。この
遷移は、著しいエッチング条件の変化を生じ、これにより当該エッチング処理の
臨界的な寸法制御に悪影響を与える。これも処理ステップの２つのシーケンスを
含む本発明による方法においては、有機含有材料の第１層のエッチングは、有機
含有材料の第２層がエッチングされるまで延期される。処理ステップの各シーケ
ンスにおいて、有機含有材料の層が付着され、該層には無機材料の底部層が設け
られ、該層は無機材料の頂部層及びレジストのマスク層により被覆される。本発
明による方法を用いることにより、上記有機含有材料の層は、レジストのマスク
層の除去の間に露出されることはない。上記無機材料の頂部層は、該頂部層の無
機材料が底部層の無機材料に対して選択的にエッチングされるようなエッチング
処理によりエッチングされるので、上記無機材料の底部層は、該無機材料の頂部
層のエッチング処理のタイミングが臨界的となることなく、きちんと維持される
。結果として、上記レジストのマスク層は、有機含有材料の層に影響を与えるこ
となく除去される。上記レジストのマスク層の除去の後、無機材料の底部層が、
無機材料の頂部層をマスクとして用いることによりエッチングされる。最後に、
処理ステップの両シーケンスを通過した後、有機含有材料の第２及び第１層が１
つのステップでエッチングされる。この最後のエッチングステップの間において
は、レジストをエッチングする状態からレジストをエッチングしない状態への遷
移は発生しない。従って、前記既知の方法と比較して、本発明による方法は、上
記有機含有材料の第１及び第２層にエッチングされる構造の寸法が一層良好に規
定される結果となる。
【０００７】 本発明による方法の一実施例は、前記レジストの第１及び第２マスク層が、等
方性エッチングにより除去されることを特徴とする。本発明による対策によれば
、前記有機含有材料の層は、レジストのマスク層の除去の間に、無機材料の前記
底部層により完全に覆われている。結果として、上記レジストのマスク層は、例
えば酸素プラズマにおけるような等方性エッチングを用いて、上記有機含有材料
の層の如何なるエッチングもなしに除去することができる。レジストが上記等方
性エッチングにより非常に信頼性高く除去されるので、本発明による方法の該実
施例の歩留まりは非常に高くなり得る。
【０００８】 本発明による方法の一実施例は、低誘電率を有する誘電体材料が前記有機含有
材料として使用されることを特徴とする。半導体装置における導体間の容量結合
を低減するためには、低誘電率の誘電体材料を使用することが有利である。
【０００９】 本発明による方法の一実施例は、前記無機材料の第３層が、該第３層の無機材
料が前記第４層の無機材料に対して選択的にエッチングされるようなエッチング
処理によりエッチングされることを特徴とする。この場合、無機材料の第４層は
、無機材料の第３層と比較して相対的に薄くすることが可能である。無機材料の
下側の第３層のエッチングの際のマスクとしての、無機材料の比較的薄い第４層
の付着は、結果として、当該エッチング処理における寸法制御が改善されること
になる。更に、無機材料の当該第４層の付着及び後の該層の除去に要する処理時
間が短縮される。
【００１０】 本発明による方法の一実施例は、前記無機材料の第１層が、該第１層の無機材
料が前記第２層の無機材料に対して選択的にエッチングされるようなエッチング
処理によりエッチングされることを特徴とする。この場合、無機材料の第２層は
、無機材料の第１層と比較して相対的に薄くすることが可能である。無機材料の
下側の第１層のエッチングの際のマスクとしての、無機材料の比較的薄い第２層
の付着は、結果として、該エッチング処理における寸法制御が改善されることに
なる。更に、低誘電率の有機含有材料の第１層及び第２層の間の無機材料の比較
的薄い第２層の存在は、全体としての誘電率を、従って半導体装置における導体
間の容量結合を大幅に増加させることはない。更に、無機材料の当該第２層の付
着及び後の可能性のある該層の除去に要する処理時間が短縮される。
【００１１】 本発明による方法の一実施例は、前記無機材料の第２層が前記有機含有材料の
第２層の付着前に除去されることを特徴とする。全体としての誘電率、従って半
導体装置における導体間の容量結合を減少させるためには、無機材料の第２層を
低誘電率を持つ有機含有材料の第２層を付着させる前に除去するのが有利である
。
【００１２】 本発明による方法の一実施例は、前記無機材料の第１層が、前記有機含有材料
の第１及び第２層よりも大幅に薄く付着されることを特徴とする。このようにし
て、無機材料の第１層の、全体としての誘電率、従って半導体装置における導体
間の容量結合に対する寄与を、可能な限り小さく維持することができる。
【００１３】 本発明による方法の一実施例は、前記無機材料の第４層が、前記有機含有材料
の第２及び第１層のエッチングよりも先に除去されることを特徴とする。無機材
料の第４層が、有機含有材料の第２及び第１層に構造が形成される前に除去され
る場合は、当該構造の底部は、この無機材料の層の除去の間には依然として有機
含有材料により覆われている。このようにして、この無機材料の層の除去の間に
おける上記構造の底部の汚染が防止され、これにより、当該構造の底部における
接触抵抗がむしろ低くなる。
【００１４】 本発明による方法の一実施例は、前記有機含有材料の第１及び第２層のエッチ
ングの間に、各々が前記有機含有材料の第１層に第１副構造を有し、前記有機含
有材料の第２層に第２副構造を有するような構造が形成され、前記第１副構造は
ビアであり、前記第２副構造はビア又はトレンチのいずれかであり、前記第１及
び第２副構造は、前記第２副構造上にも重なる導電材料により同時に充填され、
前記第２副構造上に重なる前記導電材料が除去されることを特徴とする。この実
施例は、各々がプラグと、導体か又は該プラグ上の他のプラグかのいずれかとの
組み合わせを有する導体構造を高密度で形成することができるという利点を有し
ている。上記第１副構造がプラグであり、第２副構造が導体である場合は、本方
法は“二重ダマシーン方法”として知られている。２つの重ね合わされたプラグ
を作製するために適用される当該方法は、“二重ダマシーン方法”の変形である
と考えることができる。
【００１５】 本発明による方法の一実施例は、前記無機材料の第３層か、又は前記無機材料
の第４及び第３層の両層かのいずれかが、前記第２副構造上に重なる前記導電材
料の除去の後に除去されることを特徴とする。上記構造内の導電材料と該構造の
底部と間の接触は、上記無機材料の第３層か、又は上記無機材料の第４及び第３
層の両層かのいずれかの除去の前に達成されるので、無機材料の上述した層又は
複数の層の除去の間における上記構造の底部の汚染は防止される。
【００１６】 本発明による方法の一実施例は、前記第２副構造上に重なる前記導電材料と、
前記無機材料の第３層か又は前記無機材料の第３及び第４層の両層かのいずれか
とが、化学機械的研磨により除去されることを特徴とする。この場合、上記第２
副構造上に重なる導電材料と、上述した無機材料の層又は複数の層との除去には
、１つの処理ステップしか必要とされない。更に、有機含有材料は化学機械的研
磨の間においては導電性及び無機質の材料よりも大幅に低い率で除去されること
が分かった。従って、有機含有材料の第２層は、該化学機械的研磨動作において
は停止層として働くことができる。
【００１７】 本発明による方法の一実施例は、前記無機材料の第１層と第３層とが同一の材
料で作製され、前記無機材料の第２層と第４層とが同一の材料で作製されること
を特徴とする。このようにして、当該電子装置の製造に必要とされる、異なる処
理ステップの合計数が低減される。
【００１８】 本発明による方法は、例えばポリ-(2-メトキシ-5-(3,7-ジメチルオクチルオキ
シ)-1,4-クロロメチルベンゼン｛poly-(2-methoxy-5-(3,7-dimethyloctyloxy)-1
,4-chloromethylbenzene) 等のエレクトロルミネセント特性を持つ有機含有材料
をパターン化するのにも非常に好適である。
【００１９】 本発明の、これら及び他の特徴は、以下に記載する実施例から明らかになるで
あろうし、これら実施例を参照して解説される。
【００２０】
【発明を実施するための最良の形態】 図１ないし１３は、本発明による方法を用いた、有機含有材料の２つの層を有
する電子装置の第１実施例の製造における多数の中間ステップの概念的断面図を
表している。
【００２１】 図１を参照すると、シリコン酸化物により被覆されたシリコン基板１には、ス
ピンコーティングにより、有機含有材料の第１層３が設けられる。本例では、上
記有機含有材料は、米国、ミシガン州、ミッドランドのダウケミカルにより販売
されている“SILK（Ｃ）”なる名称の、低誘電率を持つ材料である。導体２及び
１２なるパターンが基板１上に存在してもよく、これら導体２及び１２は基板１
内に形成された半導体装置に接続することができる。SILKの第１有機含有層３は
、本例では低温（即ち、摂氏４５０度未満）でPE-CVDにより又はＰＶＤにより付
着されたシリコン酸化物であるような、無機材料の第１層４により被覆される。
任意選択的に、上記SILKの第１有機含有層３には、上記シリコン酸化物の第１無
機層４が付着される前に、接着層（図示略）が設けられる。上記シリコン酸化物
の第１無機層４は、本例では低温（即ち、摂氏４５０度未満）でPE-CVDにより又
はＰＶＤにより付着されたシリコン窒化物であるような、無機材料の第２層５に
より被覆される。第１無機層４及び第２無機層５の材料は、これら層を互いに選
択的にエッチングするために、相違している。最後に、第１開口７を有するレジ
ストの第１マスク層６が、既知の技術を用いて、シリコン窒化物の第２無機層５
に付着される。
【００２２】 図２に示す状況は、例えばCH3Fガスを用いた異方性エッチングのような、シリ
コン窒化物がシリコン酸化物に対して選択的にエッチングされるようなエッチン
グ処理を用いて、シリコン窒化物の第２無機層５を第１開口７の位置においてエ
ッチングした後に得られる。結果として、シリコン窒化物の第２無機層５は局部
的に除去することができる一方、シリコン酸化物の第１無機層４は停止層として
作用するので、当該エッチング処理のタイミングは、最早、臨界的なものとはな
らない。このようにして、シリコン酸化物の第１無機層４は、比較的薄く付着さ
せることができる。好ましくは、シリコン酸化物の第１無機層４は、SILKの第１
有機含有層３及び後に付着されるべきSILKの第２有機含有層１３よりも、かなり
薄く付着されるものとする。シリコン酸化物の第１無機層４の厚さは、好ましく
は、１０ｎｍと５０ｎｍとの間の範囲とし、SILKの第１及び第２有機含有層３及
び１３の合計厚さは、約０.５μｍと２μｍとの間の範囲とする。
【００２３】 図３を参照すると、レジストの第１マスク層６が、該レジストがシリコン窒化
物及びシリコン酸化物に対して選択的にエッチングされる、例えば酸素に基づく
化学作用を用いた等方性エッチングのようなエッチング処理により除去される。
結果として、レジストの第１マスク層６は、タイミングが臨界的となることなく
、除去することができる。何故なら、シリコン酸化物の第１無機層４及びシリコ
ン窒化物の第２無機層５は、殆ど影響を受けないからである。
【００２４】 図４に示す状況は、例えばCO/C4F8ガス混合気を用いた異方性エッチングのよ
うな、シリコン酸化物がシリコン窒化物に対して選択的にエッチングされるよう
なエッチング処理を用いて、シリコン酸化物の第１無機層４を第１開口７の位置
においてエッチングした後に得られる。結果として、シリコン酸化物の第１無機
層４は局部的に除去することができ、その際、シリコン窒化物の第２無機層５は
マスクとして作用する。この場合、シリコン窒化物の第２無機層５は、シリコン
酸化物の第１層４に比較して相対的に薄くすることが可能である。しかしながら
、シリコン酸化物の第１無機層４をシリコン窒化物の第２無機層５に対して選択
的にエッチングする必要はないことに注意すべきである。何故なら、後者の無機
層は、前者の無機層のエッチングに耐える程充分に厚い厚さに付着させることが
できるからである。
【００２５】 図５を参照すると、シリコン窒化物の第２無機層５が、該層がシリコン酸化物
の第１無機層４に対して選択的に除去されるような処理、例えば燐酸を用いたエ
ッチングのようなエッチングにより、除去される。結果として、シリコン窒化物
の第２無機層５は、タイミングが臨界的となることなく、除去することができる
。何故なら、シリコン酸化物の第１無機層４が停止層として作用するからである
。
【００２６】 図６に示すように、本例ではSILKであるような有機含有材料の第２層１３が、
シリコン酸化物の第１無機層４及びSILKの第１有機含有層３の露出面に付着され
る。該SILKの第２有機含有層１３には、次いで、本例ではシリコン酸化物である
ような無機材料の第３層１４が設けられ、該層は本例ではシリコン窒化物である
ような無機材料の第４層１５により被覆される。任意選択的に、SILKの第２有機
含有層１３には、シリコン酸化物の第３無機層１４が付着される前に、接着層（
図示略）が設けられる。第３無機層１４と第４無機層１５との材料は、これらの
層を互いに選択的にエッチングするために、相違している。SILKの第２有機含有
層１３、シリコン酸化物の第３無機層１４及びシリコン窒化物の第４無機層１５
を付着させるために使用される方法は、図１を参照して述べたものと同様である
。最後に、第２開口１７を持つレジストの第２マスク層１６が、既知の技術を用
いて、シリコン窒化物の第４無機層１５に付着される。
【００２７】 図７に示す状況は、例えばCH3Fガスを用いた異方性エッチングのような、シリ
コン窒化物がシリコン酸化物に対して選択的にエッチングされるようなエッチン
グ処理を用いて、シリコン窒化物の第４無機層１５を第２開口１７の位置におい
てエッチングした後に得られる。結果として、シリコン窒化物の第４無機層１５
は局部的に除去することができる一方、シリコン酸化物の第３無機層１４は停止
層として作用するので、当該エッチング処理のタイミングは、最早、臨界的なも
のとはならない。このようにして、シリコン酸化物の第３無機層１４は、比較的
薄く付着させることができる。
【００２８】 図８を参照すると、レジストの第２マスク層１６が、該レジストがシリコン窒
化物及びシリコン酸化物に対して選択的にエッチングされる、例えば酸素に基づ
く化学作用を用いた等方性エッチングのようなエッチング処理により除去される
。結果として、レジストの第２マスク層１６は、タイミングが臨界的となること
なく、除去することができる。何故なら、シリコン酸化物の第３無機層１４及び
シリコン窒化物の第４無機層１５は、殆ど影響を受けないからである。
【００２９】 図９に示す状況は、例えばCO/C4F8ガス混合気を用いた異方性エッチングのよ
うな、シリコン酸化物がシリコン窒化物に対して選択的にエッチングされるよう
なエッチング処理を用いて、シリコン酸化物の第３無機層１４を第２開口１７の
位置においてエッチングした後に得られる。結果として、シリコン酸化物の第３
無機層１４は局部的に除去することができ、その際、シリコン窒化物の第４無機
層１５はマスクとして作用する。この場合、シリコン窒化物の第４無機層１５は
、シリコン酸化物の第３層１４に比較して相対的に薄くすることが可能である。
しかしながら、シリコン酸化物の第３無機層１４をシリコン窒化物の第４無機層
１５に対して選択的にエッチングする必要はないことに注意すべきである。何故
なら、後者の無機層は、前者の無機層のエッチングに耐える程充分に厚い厚さに
付着させることができるからである。
【００３０】 図１０を参照すると、シリコン窒化物の第４無機層１５が、該層がシリコン酸
化物の第３無機層１４に対して選択的に除去されるような処理、例えば燐酸を用
いたエッチングにより、除去される。結果として、シリコン窒化物の第４無機層
１５は、タイミングが臨界的となることなく、除去することができる。何故なら
、シリコン酸化物の第３無機層１４が停止層として作用するからである。
【００３１】 図１１の状況は、例えばHBr/O2エッチングのような、SILKがシリコン酸化物に
対して選択的にエッチングされるようなエッチング処理を用いて、第２開口１７
の位置においてSILKの第２有機含有層１３を及び第１開口７の位置においてSILK
の第１有機含有層３を同時にエッチングした後に得られる。このようにして、SI
LKの第１有機含有層３に第１副構造８を有し、SILKの第２有機含有層１３に第２
副構造１８を有するような構造が形成され、上記第１副構造８はビアであり、第
２副構造１８はビア又はトレンチのいずれかである。
【００３２】 図１２を参照すると、上記第１及び第２の副構造８及び１８は、例えばアルミ
ニウム又は銅等の導電材料９により充填され、該導電材料は第２副構造１８及び
シリコン酸化物の第３無機層１４上にも重なる。該導電材料９は電気メッキ、Ｐ
ＶＤ又はＣＶＤにより付着される。
【００３３】 図１３に示す状況は、SILKの第２有機含有層１３が露出されるまで、上記の上
に重なっている導電材料９及びシリコン酸化物の第３無機層１４を除去すること
により得られる。これは、例えば米国、エル・ドラド・ヒルズ、ロバート・ジェ
ー・マシューズ・パークウェイ５０８０のキャボットにより販売されているSS-E
P-A-5600等のスラリを用いた化学機械的研磨により実行することができる。この
ようにして、プラグと該プラグ上の導体又は他のプラグのいずれかとの組み合わ
せを有する導体構造が形成される。上記の第１副構造がプラグであり、第２副構
造が導体である場合は、当該方法は“二重ダマシーン方法（dual-damascene pro
cess）”として知られている。２つの重ね合わされたプラグを作製するために適
用される該方法は、上記“二重ダマシーン方法”の変形例と考えることができる
。“ダマシーン方法”の適用は、通常、高密度の導体構造を可能にする。
【００３４】 図１４及び１５は、本発明による製造方法を使用した、有機含有材料の２つの
層を有する電子装置の第２実施例の製造における２つの中間ステップの概念的断
面図を表している。この第２実施例においては、シリコン窒化物の第４無機層１
５は、第１及び第２副構造８及び１８が導電材料９により充填される前に削除さ
れることはなく、上記導電材料は第２副構造１８及びシリコン窒化物の第４無機
層１５上にも重なる。
【００３５】 図９の状況から開始して、図１４の状況は、例えばHBr/O2又はSO2/O2エッチン
グのような、SILKがシリコン窒化物に対して選択的にエッチングされるようなエ
ッチング処理を用い、第２開口１７の位置においてSILKの第２有機含有層１３を
、及び第１開口７の位置においてSILKの第１有機含有層３を同時にエッチングし
た後に得られる。
【００３６】 図１５を参照すると、第１及び第２副構造８及び１８は、電気メッキ、ＰＶＤ
又はＣＶＤを用いて例えばアルミニウム又は銅等の導電材料９により充填され、
該導電材料は第２副構造１８及びシリコン窒化物の第４無機層１５上にも重なっ
ている。次いで、SILKの第２有機含有層１３が露出されるまで、上記の上に重な
る導電材料９、シリコン窒化物の第４無機層１５及びシリコン酸化物の第３無機
層１４が除去される。これは、例えば、結果の状況が示された図１３を参照して
言及されたSS-EP-A-5600等のスラリを用いた化学機械的研磨により実行すること
ができる。
【００３７】 図１６ないし２１は、本発明による方法を用いた、有機含有材料の２つの層を
有する電子装置の第３実施例の製造における多数の中間ステップの概念的断面図
を表している。この第３実施例において、シリコン窒化物の第２無機層５はSILK
の第２有機含有層１３が付着される前に除去されることはない。
【００３８】 図４の状況から開始して、図１６の状況は、シリコン窒化物の第２無機層５及
びSILKの第１有機含有層３の露出面にSILKの第２有機含有層１３を先ず付着した
後に得られる。この場合、SILKの第２有機含有層１３には、シリコン酸化物の第
３無機層１４が設けられ、該無機層１４はシリコン窒化物の第４無機層１５によ
り被覆される。任意選択的に、SILKの第２有機含有層１３には、シリコン酸化物
の第３無機層１４が付着される前に接着層（図示略）が設けられる。第３無機層
１４と第４無機層１５との材料は、これら層を互いに選択的にエッチングするた
めに、相違している。SILKの第２有機含有層１３、シリコン酸化物の第３無機層
１４及びシリコン窒化物の第４無機層１５を付着させるために使用される方法は
、図１を参照して言及したものと同様である。最後に、第２開口１７を持つレジ
ストの第２マスク層１６が、既知の技術を用いてシリコン窒化物の第４無機層１
５に付着される。
【００３９】 図１７を参照すると、先ずシリコン窒化物の第４無機層１５が、例えばCH3Fガ
スを用いた異方性エッチングのような、シリコン窒化物がシリコン酸化物に対し
て選択的にエッチングされるようなエッチング処理を用いて第２開口１７の位置
でエッチングされる。結果として、シリコン窒化物の第４無機層１５は局部的に
除去することができ、その際にシリコン酸化物の第３無機層１４は停止層として
働くので、該エッチング処理のタイミングは、最早、臨界的なものではない。こ
のようにして、シリコン酸化物の第３無機層１４は比較的に薄く付着させること
ができる。次いで、レジストの第２マスク層１６が、例えば酸素に基づく化学作
用を用いた等方性エッチングのような、上記レジストがシリコン窒化物及びシリ
コン酸化物に対して選択的にエッチングされるエッチング処理において除去され
る。結果として、レジストの第２マスク層１６は、タイミングが臨界的になるこ
となく、除去することができる。何故なら、シリコン酸化物の第３無機層１４及
びシリコン窒化物の第４無機層１５は殆ど影響を受けないからである。最後に、
シリコン酸化物の第３無機層１４が、例えばCO/C4F8ガス混合気を用いた異方性
エッチングのような、シリコン酸化物がシリコン窒化物に対して選択的にエッチ
ングされるエッチング処理を用いて、第２開口１７の位置でエッチングされる。
結果として、シリコン酸化物の第３無機層１４は局部的に除去され、その際にシ
リコン窒化物の第４無機層１５はマスクとして働く。この場合、シリコン窒化物
の第４無機層１５は、シリコン酸化物の第３無機層１４に較べて相対的に薄くす
ることができる。しかしながら、シリコン酸化物の第３無機層１４をシリコン窒
化物の第４無機層１５に対して選択的にエッチングする必要はないことに注意す
べきである。何故なら、後者の無機層は、前者の無機層のエッチングに耐える程
充分に厚い厚さに付着させることができるからである。
【００４０】 図１８を参照すると、シリコン窒化物の第４無機層１５が、該層がシリコン酸
化物の第３無機層１４に対して選択的に除去されるような処理、例えば燐酸を用
いたエッチングにより、除去される。結果として、シリコン窒化物の第４無機層
１５は、タイミングが臨界的となることなく、除去することができる。何故なら
、シリコン酸化物の第３無機層１４が停止層として作用するからである。
【００４１】 図１９の状況は、例えばHBr/O2エッチングのような、SILKがシリコン酸化物に
対して選択的にエッチングされるようなエッチング処理を用いて、第２開口１７
の位置においてSILKの第２有機含有層１３を及び第１開口７の位置においてSILK
の第１有機含有層３を同時にエッチングした後に得られる。
【００４２】 図２０を参照すると、第１及び第２の副構造８及び１８は、例えばアルミニウ
ム又は銅等の導電材料９により充填され、該導電材料は上記第２副構造１８及び
シリコン酸化物の第３無機層１４上にも重なっている。該導電材料９は電気メッ
キ、ＰＶＤ又はＣＶＤにより付着される。
【００４３】 図２１に示す状況は、SILKの第２有機含有層１３が露出されるまで、上記の上
に重なっている導電材料９及びシリコン酸化物の第３無機層１４を、例えばSS-E
P-A-5600のようなスラリを用いた化学機械的研磨により除去した後に得られる。
【００４４】 図２２及び２３は、本発明による方法を用いた、有機含有材料の２つの層を有
する電子装置の第４実施例の製造における２つの中間ステップの概念的断面を表
している。この第４実施例において、シリコン窒化物の第２無機層５はSILKの第
２有機含有層１３を付着させる前には除去されておらず、シリコン窒化物の第４
無機層１５は第１及び第２副構造８及び１８が導電材料９により充填され、該導
電材料が上記第２副構造１８及びシリコン窒化物の第４無機層１５上に重なる前
には除去されていない。
【００４５】 図１７に示す状況から開始して、図２２に示す状況は、例えばHBr/O2又はSO2/
O2エッチング等の、SILKがシリコン窒化物に対して選択的にエッチングされるよ
うなエッチング処理を用いて、SILKの第２有機含有層１３を第２開口１７の位置
において、及びSILKの第１有機含有層３を第１開口７の位置において同時にエッ
チングした後に得られる。
【００４６】 図２３を参照すると、第１及び第２の副構造８及び１８は、電気メッキ、ＰＶ
Ｄ又はＣＶＤを用いて、例えばアルミニウム又は銅等の導電材料９により充填さ
れ、該導電材料は上記第２副構造１８及びシリコン窒化物の第４無機層１５上に
も重なる。次いで、上記の上に重なっている導電材料９、シリコン窒化物の第４
無機層１５及びシリコン酸化物の第３無機層１４が、例えばSS-EP-A-5600のよう
なスラリを用いた化学機械的研磨により、SILKの第２有機含有層１３が露出され
るまで除去される。結果としての状況は、図２１に示されている。
【００４７】 尚、本発明は、上述した実施例に限定されるものではないことに注意されたい
。例えば、無機材料の第３層、又は無機材料の第４及び第３層の両層は、前記の
上に重なる導電材料の除去の後に、除去する代わりに維持することもできる。更
に、前記レジストは、フォトレジスト、ｅビームレジスト又はｘ線レジストとす
ることができる。SILK（Ｃ）に加えて、パリレン（Parylene（Ｃ））又はテフロ
ン（登録商標）（Ｃ）型材料のような他の有機含有材料も、本発明による方法に より構造化することができる。線内及び線間容量を調整するために、有機含有材 料の第１及び第２層に対して、異なる材料を使用することができる。誘電体有機 含有材料をパターン化する他に、本方法は、例えばポリ-(2-メトキシ-5-(3,7-ジ メチルオクチルオキシ)-1,4-クロロメチルベンゼン｛poly-(2-methoxy-5-(3,7-d imethyloctyloxy)-1,4-chloromethylbenzene) 等のエレクトロルミネセント特性 を持つ有機含有材料をパターン化するのにも非常に好適である。
【００４８】 上述した実施例においては、シリコン酸化物が無機材料の第１及び第３層の両
方に使用される一方、シリコン窒化物が無機材料の第２及び第４層の両方に使用
されている。しかしながら、材料の同一の組み合わせが、無機材料の第１及び第
２層と、無機材料の第３及び第４層との両方に使用される必要はない。以下に解
説するように、多数の組み合わせが可能である。無機材料の第３及び第４層に関
しては、付着された前記有機含有材料の安定温度（典型的には、摂氏４００度か
ら４５０度の範囲である）より低い温度で付着することができる限り、共に絶縁
体、半導体及び金属を使用することができる。下記に示す表の上側部分は、これ
らの層に対して使用されるべき材料の対を、これら材料をエッチングするための
適切な処理と共に掲載している。無機材料の第１及び第２層に関しては、状況は
異なる。無機材料の第１層に対しては、絶縁体のみが適用可能である。何故なら
、この層は有機含有材料の第２層を付着させる前に除去されることはないからで
ある。無機材料の第２層に使用されるべき材料の型は、この層が有機含有材料の
第２層を付着させる前に除去されるか否かに依存する。該層が除去される状況で
は、共に絶縁体、金属及び半導体を使用することができるが、該層が除去されな
い場合は絶縁体のみが適用可能である。同じ表の下側の部分は、無機材料の第１
及び第２層に使用されるべき材料の対を、無機材料の第２層が有機含有材料の第
２層が付着される前に除去される状況に対しての適切なエッチング処理と共に掲
載している。付着された上記有機含有材料の安定温度（典型的には、摂氏４００
度から４５０度の範囲である）より低い温度で付着することが可能な材料が選択
されるべきであることに注意されたい。
【表１】
【図面の簡単な説明】
【図１】 図１は、本発明による方法を用いた、有機含有材料の２つの層を有する電子装
置の第１実施例の製造における或る中間ステップを概念的断面図で示す。
【図２】 図２は、上記第１実施例の製造における次の中間ステップを概念的断面図で示
す。
【図３】 図３は、上記第１実施例の製造における次の中間ステップを概念的断面図で示
す。
【図４】 図４は、上記第１実施例の製造における次の中間ステップを概念的断面図で示
す。
【図５】 図５は、上記第１実施例の製造における次の中間ステップを概念的断面図で示
す。
【図６】 図６は、上記第１実施例の製造における次の中間ステップを概念的断面図で示
す。
【図７】 図７は、上記第１実施例の製造における次の中間ステップを概念的断面図で示
す。
【図８】 図８は、上記第１実施例の製造における次の中間ステップを概念的断面図で示
す。
【図９】 図９は、上記第１実施例の製造における次の中間ステップを概念的断面図で示
す。
【図１０】 図１０は、上記第１実施例の製造における次の中間ステップを概念的断面図で
示す。
【図１１】 図１１は、上記第１実施例の製造における次の中間ステップを概念的断面図で
示す。
【図１２】 図１２は、上記第１実施例の製造における次の中間ステップを概念的断面図で
示す。
【図１３】 図１３は、上記第１実施例の製造における次の中間ステップを概念的断面図で
示す。
【図１４】 図１４は、本発明による方法を用いた、有機含有材料の２つの層を有する電子
装置の第２実施例の製造における或る中間ステップを概念的断面図で示す。
【図１５】 図１５は、上記第２実施例の製造における次の中間ステップを概念的断面図で
示す。
【図１６】 図１６は、本発明による方法を用いた、有機含有材料の２つの層を有する電子
装置の第３実施例の製造における或る中間ステップを概念的断面図で示す。
【図１７】 図１７は、上記第３実施例の製造における次の中間ステップを概念的断面図で
示す。
【図１８】 図１８は、上記第３実施例の製造における次の中間ステップを概念的断面図で
示す。
【図１９】 図１９は、上記第３実施例の製造における次の中間ステップを概念的断面図で
示す。
【図２０】 図２０は、上記第３実施例の製造における次の中間ステップを概念的断面図で
示す。
【図２１】 図２１は、上記第３実施例の製造における次の中間ステップを概念的断面図で
示す。
【図２２】 図２２は、本発明による方法を用いた、有機含有材料の２つの層を有する電子
装置の第４実施例の製造における或る中間ステップを概念的断面図で示す。
【図２３】 図２３は、上記第４実施例の製造における次の中間ステップを概念的断面図で
示す。
【符号の説明】
１…基板 ３…有機含有材料の第１層 ４…無機材料の第１層 ５…無機材料の第２層 ６…レジストの第１マスク層 ７…第１開口 ８…第１副構造 ９…導電材料 １４…無機材料の第３層 １５…無機材料の第４層 １６…レジストの第２マスク層 １７…第２開口 １８…第２副構造
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 3K007 AA07 AB18 CA03 DA02 EB00 FA01 FA03 5F033 HH05 HH08 HH11 HH18 HH19 HH21 HH32 HH33 JJ08 JJ11 MM02 PP06 PP14 PP27 QQ09 QQ10 QQ16 QQ25 QQ28 QQ37 QQ48 RR04 RR06 RR25 SS07 SS15 SS21 TT04 XX24 【要約の続き】 置において第４層の無機材料が第３層の無機材料に対し て選択的にエッチングされるエッチング処理を用いてエ ッチングするステップと、レジストの第２マスク層を除 去するステップと、第２開口（１７）の位置において無 機材料の第３層（１４）をエッチングするステップと、 有機含有材料の第２層（１３）を第２開口（１７）の位 置において且つ有機含有材料の第１層（３）を第１開口 （７）の位置において同時にエッチングするステップと を有している。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 有機含有材料の２つの層を有する電子装置を製造する方法で
    あって、該方法が、 ・有機含有材料の第１層を基板に付着するステップと、 ・前記有機含有材料の第１層を無機材料の第１層により被覆するステップと、 ・前記第１層の無機材料とは異なる無機材料の第２層を付着するステップと、 ・第１開口を有するレジストの第１マスク層を設けるステップと、 ・前記第１開口の位置において前記無機材料の第２層をエッチングするステップ
    と、 ・前記第１開口の位置において前記無機材料の第１層をエッチングするステップ
    と、 ・有機含有材料の第２層を付着するステップと、 ・前記有機含有材料の第２層を無機材料の第３層で被覆するステップと、 ・前記第３層の無機材料とは異なる無機材料の第４層を付着するステップと、 ・第２開口を有するレジストの第２マスク層を設けるステップと、 ・前記第２開口の位置において前記無機材料の第４層をエッチングするステップ
    と、 ・前記第２開口の位置において前記無機材料の第３層をエッチングするステップ
    と、 ・前記第２開口の位置において前記有機含有材料の第２層をエッチングするステ
    ップと、 を有するような方法において、 ・前記無機材料の第２層は、該第２層の無機材料が前記第１層の無機材料に対し
    て選択的にエッチングされるようなエッチング処理によりエッチングされ、 ・前記レジストの第１マスク層は、前記無機材料の第２層をエッチングするステ
    ップと前記無機材料の第１層をエッチングするステップとの間において除去され
    、 ・前記無機材料の第４層は、該第４層の無機材料が前記第３層の無機材料に対し
    て選択的にエッチングされるようなエッチング処理によりエッチングされ、 ・前記レジストの第２マスク層は、前記無機材料の第４層をエッチングするステ
    ップと前記無機材料の第３層をエッチングするステップとの間において除去され
    、 ・前記第２開口の位置において前記有機含有材料の第２層をエッチングするステ
    ップと前記第１開口の位置において前記有機含有材料の第１層をエッチングする
    ステップとが、同時に発生する、 ことを特徴とする有機含有材料の２つの層を有する電子装置を製造する方法。
  2. 【請求項２】 請求項１に記載の方法において、前記レジストの第１及び第
    ２マスク層が、等方性エッチングにより除去されることを特徴とする方法。
  3. 【請求項３】 請求項１に記載の方法において、低誘電率を有する誘電体材
    料が前記有機含有材料として使用されることを特徴とする方法。
  4. 【請求項４】 請求項１に記載の方法において、前記無機材料の第３層は、
    該第３層の無機材料が前記第４層の無機材料に対して選択的にエッチングされる
    ようなエッチング処理によりエッチングされることを特徴とする方法。
  5. 【請求項５】 請求項１に記載の方法において、前記無機材料の第１層は、
    該第１層の無機材料が前記第２層の無機材料に対して選択的にエッチングされる
    ようなエッチング処理によりエッチングされることを特徴とする方法。
  6. 【請求項６】 請求項１に記載の方法において、前記無機材料の第２層が前
    記有機含有材料の第２層の付着前に除去されることを特徴とする方法。
  7. 【請求項７】 請求項１に記載の方法において、前記無機材料の第１層が、
    前記有機含有材料の第１及び第２層よりも大幅に薄く付着されることを特徴とす
    る方法。
  8. 【請求項８】 請求項１に記載の方法において、前記無機材料の第４層が、
    前記有機含有材料の第２及び第１層のエッチングよりも先に除去されることを特
    徴とする方法。
  9. 【請求項９】 請求項１又は請求項８に記載の方法において、前記有機含有
    材料の第１及び第２層のエッチングの間に、各々が前記有機含有材料の第１層に
    第１副構造を有し、前記有機含有材料の第２層に第２副構造を有するような構造
    が形成され、前記第１副構造はビアであり、前記第２副構造はビア又はトレンチ
    のいずれかであり、前記第１及び第２副構造は、前記第２副構造上にも重なる導
    電材料により同時に充填され、前記第２副構造上に重なる前記導電材料が除去さ
    れることを特徴とする方法。
  10. 【請求項１０】 請求項９に記載の方法において、前記無機材料の第３層か
    、又は前記無機材料の第４及び第３層の両層かのいずれかが、前記第２副構造上
    に重なる前記導電材料の除去の後に除去されることを特徴とする方法。
  11. 【請求項１１】 請求項１０に記載の方法において、前記第２副構造上に重
    なる前記導電材料と、前記無機材料の第３層か又は前記無機材料の第３及び第４
    層の両層かのいずれかとが、化学機械的研磨により除去されることを特徴とする
    方法。
  12. 【請求項１２】 請求項１に記載の方法において、前記無機材料の第１層と
    第３層とが同一の材料で作製され、前記無機材料の第２層と第４層とが同一の材
    料で作製されることを特徴とする方法。
  13. 【請求項１３】 請求項１に記載の方法において、エレクトロルミネセント
    特性を有する材料が前記有機含有材料として使用されることを特徴とする方法。
JP2000584510A 1998-11-18 1999-11-02 有機含有材料の２つの層を有する電子装置を製造する方法 Pending JP2002530881A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98203879 1998-11-18
EP98203879.6 1998-11-18
PCT/EP1999/008341 WO2000031775A2 (en) 1998-11-18 1999-11-02 A method of manufacturing an electronic device comprising two layers of organic-containing material

Publications (1)

Publication Number Publication Date
JP2002530881A true JP2002530881A (ja) 2002-09-17

Family

ID=8234345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000584510A Pending JP2002530881A (ja) 1998-11-18 1999-11-02 有機含有材料の２つの層を有する電子装置を製造する方法

Country Status (7)

Country Link
US (1) US6309801B1 (ja)
EP (1) EP1064674B1 (ja)
JP (1) JP2002530881A (ja)
KR (1) KR100634904B1 (ja)
AT (1) ATE323327T1 (ja)
DE (1) DE69930839T2 (ja)
WO (1) WO2000031775A2 (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261058A (ja) * 2005-03-18 2006-09-28 Sony Corp 有機ｅｌ素子、表示装置、有機ｅｌ素子の製造方法
WO2010092798A1 (ja) * 2009-02-10 2010-08-19 パナソニック株式会社 発光素子の製造方法と発光素子、および発光装置の製造方法と発光装置
US8563994B2 (en) 2010-08-06 2013-10-22 Panasonic Corporation Light-emitting element, display device, and method for producing light-emitting element
US8664669B2 (en) 2010-06-24 2014-03-04 Panasonic Corporation Organic EL element, display apparatus, and light-emitting apparatus
US8703530B2 (en) 2010-06-24 2014-04-22 Panasonic Corporation Method for producing organic EL element, display device, light-emitting apparatus, and ultraviolet irradiation device
US8829510B2 (en) 2011-02-23 2014-09-09 Panasonic Corporation Organic electroluminescence display panel and organic electroluminescence display device
US8852977B2 (en) 2010-08-06 2014-10-07 Panasonic Corporation Method for producing light-emitting elements
US8866160B2 (en) 2009-02-10 2014-10-21 Panasonic Corporation Light-emitting element, device, and manufacturing method including a charge injection layer having a recess for suppressing uneven luminance
US8872164B2 (en) 2009-08-19 2014-10-28 Panasonic Corporation Organic el element
US8884281B2 (en) 2011-01-21 2014-11-11 Panasonic Corporation Organic EL element
US8884276B2 (en) 2011-05-11 2014-11-11 Panasonic Corporation Organic EL display panel and organic EL display apparatus
US8890129B2 (en) 2010-08-06 2014-11-18 Panasonic Corporation Light emitting device, light emitting apparatus provided with a light emitting device, and method of manufacturing a light emitting device
US8890173B2 (en) 2009-02-10 2014-11-18 Panasonic Corporation Light-emitting element including a charge injection transport layer having a recess portion for accumulating ink, and display device and method for manufacturing thereof
US8921838B2 (en) 2010-08-06 2014-12-30 Panasonic Corporation Light emitting element, method for manufacturing same, and light emitting device
US8927976B2 (en) 2010-08-06 2015-01-06 Panasonic Corporation Organic EL element and production method for same
US8927975B2 (en) 2010-08-06 2015-01-06 Panasonic Corporation Light emitting element, method for manufacturing same, and light emitting device
US8946693B2 (en) 2010-08-06 2015-02-03 Panasonic Corporation Organic EL element, display device, and light-emitting device
US8981361B2 (en) 2011-02-25 2015-03-17 Panasonic Corporation Organic electroluminescence display panel with tungsten oxide containing hole injection layer that electrically connects electrode to auxiliary wiring, and organic electroluminescence display device
US8999832B2 (en) 2010-08-06 2015-04-07 Panasonic Corporation Organic EL element
US9012897B2 (en) 2010-08-06 2015-04-21 Panasonic Corporation Organic EL element, display device, and light-emitting device
US9012896B2 (en) 2010-08-06 2015-04-21 Panasonic Corporation Organic EL element
US9029842B2 (en) 2010-08-06 2015-05-12 Joled Inc. Organic electroluminescence element and method of manufacturing thereof
US9029843B2 (en) 2010-08-06 2015-05-12 Joled Inc. Organic electroluminescence element
US9048448B2 (en) 2010-08-06 2015-06-02 Joled Inc. Organic electroluminescence element and method of manufacturing thereof
JP2015130390A (ja) * 2014-01-07 2015-07-16 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9130187B2 (en) 2010-08-06 2015-09-08 Joled Inc. Organic EL element, display device, and light-emitting device
US9490445B2 (en) 2010-07-30 2016-11-08 Joled Inc. Organic el element, organic el panel, organic el light-emitting apparatus, organic el display apparatus, and method of manufacturing organic el element
US9843010B2 (en) 2010-08-06 2017-12-12 Joled Inc. Light-emitting element, light-emitting device provided with light-emitting element, and light-emitting element production method

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
US6818437B1 (en) * 1998-05-16 2004-11-16 Applera Corporation Instrument for monitoring polymerase chain reaction of DNA
AU5492800A (en) * 1999-06-28 2001-01-31 Lam Research Corporation A method and apparatus for etching carbon-doped organic silicate glass
US6562715B1 (en) 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure
JP2003077920A (ja) * 2001-09-04 2003-03-14 Nec Corp 金属配線の形成方法
US6890851B2 (en) * 2003-05-29 2005-05-10 United Microelectronics Corp. Interconnection structure and fabrication method thereof
WO2012004823A1 (ja) * 2010-07-05 2012-01-12 パナソニック株式会社 有機ｅｌ表示パネルとその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US680085A (en) * 1901-01-17 1901-08-06 Luther B Thomas Computing spring-scale.
US5329152A (en) * 1986-11-26 1994-07-12 Quick Technologies Ltd. Ablative etch resistant coating for laser personalization of integrated circuits
US4836885A (en) * 1988-05-03 1989-06-06 International Business Machines Corporation Planarization process for wide trench isolation
US5625637A (en) * 1991-03-28 1997-04-29 Seiko Epson Corporation Surface emitting semiconductor laser and its manufacturing process
JPH08139194A (ja) 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
FR2736654B1 (fr) * 1995-07-13 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'elements de microstructures flottants rigides et dispositif equipe de tels elements
TW409194B (en) * 1995-11-28 2000-10-21 Sharp Kk Active matrix substrate and liquid crystal display apparatus and method for producing the same
JP3390329B2 (ja) 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
FR2777697B1 (fr) * 1998-04-16 2000-06-09 St Microelectronics Sa Circuit integre avec couche d'arret et procede de fabrication associe

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261058A (ja) * 2005-03-18 2006-09-28 Sony Corp 有機ｅｌ素子、表示装置、有機ｅｌ素子の製造方法
US8890173B2 (en) 2009-02-10 2014-11-18 Panasonic Corporation Light-emitting element including a charge injection transport layer having a recess portion for accumulating ink, and display device and method for manufacturing thereof
WO2010092798A1 (ja) * 2009-02-10 2010-08-19 パナソニック株式会社 発光素子の製造方法と発光素子、および発光装置の製造方法と発光装置
US8822246B2 (en) 2009-02-10 2014-09-02 Panasonic Corporation Method for manufacturing a light-emitting element including a protective film for a charge injection layer
US8890174B2 (en) 2009-02-10 2014-11-18 Panasonic Corporation Light-emitting element including a charge injection transport layer that includes a dissolvable metal compound, and display device and method for manufacturing thereof
US8866160B2 (en) 2009-02-10 2014-10-21 Panasonic Corporation Light-emitting element, device, and manufacturing method including a charge injection layer having a recess for suppressing uneven luminance
US8872164B2 (en) 2009-08-19 2014-10-28 Panasonic Corporation Organic el element
US8664669B2 (en) 2010-06-24 2014-03-04 Panasonic Corporation Organic EL element, display apparatus, and light-emitting apparatus
US8703530B2 (en) 2010-06-24 2014-04-22 Panasonic Corporation Method for producing organic EL element, display device, light-emitting apparatus, and ultraviolet irradiation device
US9490445B2 (en) 2010-07-30 2016-11-08 Joled Inc. Organic el element, organic el panel, organic el light-emitting apparatus, organic el display apparatus, and method of manufacturing organic el element
US8852977B2 (en) 2010-08-06 2014-10-07 Panasonic Corporation Method for producing light-emitting elements
US9029842B2 (en) 2010-08-06 2015-05-12 Joled Inc. Organic electroluminescence element and method of manufacturing thereof
US8890129B2 (en) 2010-08-06 2014-11-18 Panasonic Corporation Light emitting device, light emitting apparatus provided with a light emitting device, and method of manufacturing a light emitting device
US9843010B2 (en) 2010-08-06 2017-12-12 Joled Inc. Light-emitting element, light-emitting device provided with light-emitting element, and light-emitting element production method
US8563994B2 (en) 2010-08-06 2013-10-22 Panasonic Corporation Light-emitting element, display device, and method for producing light-emitting element
US8921838B2 (en) 2010-08-06 2014-12-30 Panasonic Corporation Light emitting element, method for manufacturing same, and light emitting device
US8927976B2 (en) 2010-08-06 2015-01-06 Panasonic Corporation Organic EL element and production method for same
US8927975B2 (en) 2010-08-06 2015-01-06 Panasonic Corporation Light emitting element, method for manufacturing same, and light emitting device
US8946693B2 (en) 2010-08-06 2015-02-03 Panasonic Corporation Organic EL element, display device, and light-emitting device
US9130187B2 (en) 2010-08-06 2015-09-08 Joled Inc. Organic EL element, display device, and light-emitting device
US8999832B2 (en) 2010-08-06 2015-04-07 Panasonic Corporation Organic EL element
US9012897B2 (en) 2010-08-06 2015-04-21 Panasonic Corporation Organic EL element, display device, and light-emitting device
US9012896B2 (en) 2010-08-06 2015-04-21 Panasonic Corporation Organic EL element
US9048448B2 (en) 2010-08-06 2015-06-02 Joled Inc. Organic electroluminescence element and method of manufacturing thereof
US9029843B2 (en) 2010-08-06 2015-05-12 Joled Inc. Organic electroluminescence element
US8884281B2 (en) 2011-01-21 2014-11-11 Panasonic Corporation Organic EL element
US8829510B2 (en) 2011-02-23 2014-09-09 Panasonic Corporation Organic electroluminescence display panel and organic electroluminescence display device
US8981361B2 (en) 2011-02-25 2015-03-17 Panasonic Corporation Organic electroluminescence display panel with tungsten oxide containing hole injection layer that electrically connects electrode to auxiliary wiring, and organic electroluminescence display device
US8884276B2 (en) 2011-05-11 2014-11-11 Panasonic Corporation Organic EL display panel and organic EL display apparatus
JP2015130390A (ja) * 2014-01-07 2015-07-16 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
KR100634904B1 (ko) 2006-10-17
DE69930839D1 (de) 2006-05-24
EP1064674B1 (en) 2006-04-12
US6309801B1 (en) 2001-10-30
EP1064674A2 (en) 2001-01-03
DE69930839T2 (de) 2007-04-12
KR20010034203A (ko) 2001-04-25
WO2000031775A2 (en) 2000-06-02
WO2000031775A3 (en) 2000-10-26
ATE323327T1 (de) 2006-04-15

Similar Documents

Publication Publication Date Title
JP2002530881A (ja) 有機含有材料の２つの層を有する電子装置を製造する方法
US6071805A (en) Air gap formation for high speed IC processing
TWI452658B (zh) 包含多變側壁輪廓的穿基板導孔
TWI377618B (en) Dry etchback of interconnect contacts
JPH09246242A (ja) 半導体装置及びその製造方法
JPH09246264A (ja) 低誘電率非晶質フッ素化炭素皮膜およびその製法
JP2005340808A (ja) 半導体装置のバリア構造
US7022582B2 (en) Microelectronic process and structure
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JP2000228372A (ja) 半導体装置の製造方法
CN108831859A (zh) 通孔的制造方法
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
US8293638B2 (en) Method of fabricating damascene structures
US20080122107A1 (en) Poly silicon hard mask
US6632707B1 (en) Method for forming an interconnect structure using a CVD organic BARC to mitigate via poisoning
EP0507881A1 (en) Semiconductor interconnect structure utilizing a polyimide insulator
TW469591B (en) Fabrication method of dual damascene
US20010029091A1 (en) Method for manufacturing an electronic device comprising an organic- containing material
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation
US20230178379A1 (en) Film deposition for patterning process
JPH1074837A (ja) 半導体装置及びその製造方法
JPH0653331A (ja) 半導体装置及びその製造方法
TW457628B (en) Air gap formation for high speed IC processing
KR100512051B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100396687B1 (ko) 반도채장치의금속배선형성방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061031

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100122