KR950012918B1 - 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 - Google Patents

선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 Download PDF

Info

Publication number
KR950012918B1
KR950012918B1 KR1019910018500A KR910018500A KR950012918B1 KR 950012918 B1 KR950012918 B1 KR 950012918B1 KR 1019910018500 A KR1019910018500 A KR 1019910018500A KR 910018500 A KR910018500 A KR 910018500A KR 950012918 B1 KR950012918 B1 KR 950012918B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
layer
contact
metal layer
insulating layer
Prior art date
Application number
KR1019910018500A
Other languages
English (en)
Other versions
KR930009023A (ko
Inventor
김상영
송용욱
김현도
Original Assignee
현대전자산업주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 정몽헌 filed Critical 현대전자산업주식회사
Priority to KR1019910018500A priority Critical patent/KR950012918B1/ko
Publication of KR930009023A publication Critical patent/KR930009023A/ko
Priority to US08/327,887 priority patent/US5683938A/en
Application granted granted Critical
Publication of KR950012918B1 publication Critical patent/KR950012918B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
제 1a 도 및 1b 도는 종래의 방법으로 콘택홈을 형성하고, 선택적 텅스텐(Tungsten) 박막으로 콘택홈을 예정된 두께로 채웠을때 콘택홈들이 단차 차이로 인해 깊은 곳을 채우지 못함을 나타내는 단면도.
제 2a 도 내지 제 2d 도는 본 발명의 공정방법에 의하여 2단계로 콘택홈을 형성하고 2단계로 선택 텅스텐 박막을 퇴적시킨 상태를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : N+ 또는 P+ 접합층
3 : 필드산화막 4 : 게이트(Gate) 산화막
5 : 게이트전극 6 : 제 1 층간 절연 산화막
7 : 폴리실리콘(Poly Silicon) 8 : 제 2 층간 절연 산화막
9 및 10 : 선택적 텅스텐 박막 20 : 콘택홈
30 : 제 1 콘택홈 40 : 제 2 콘택홈
본 발명은 고집적 반도체 소자 제조공정중 콘택홈에 금속을 매립하는 방법에 관한 것으로, 특히 콘택홈에 선택적 텅스텐 박막을 2단계 퇴적하여 콘택홈의 단차를 극복함으로서 금속층의 스탭커버리지(Step Coverage)를 향상시키는 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립 방법에 관한 것이다.
반도체 소자의 콘택(Contact) 크기가 미세화됨에 따라 콘택홈(contact hole)의 선택비(Aspec ratio)가 커지게 됨으로써 금속의 스탭커버리지(step coverage)가 나빠지게되어 소자의 신뢰성에 문제가 되고 있다.
이러한 문제점을 해결하기 위하여 콘택홈 내부를 텅스텐을 사용하여 채우는 선택적 텅스텐(Tungsten) 박막의 화학기상 증착법은 금속층의 스탭커버리지를 크게 개선시킬 수 있는 방법으로 많은 장점을 가지고 있다.
그러나, 이러한 선택적 텅스텐 박막의 화학기상 증착법도 콘택홈들의 단차의 차이로 인하여 단차가 가장 큰 콘택홈을 기준하여 선택적 텅스텐 박막을 채우게 되면 그보다 단차가 작은 콘택홈에서는 텅스텐 박막이 과잉 성장되어 이로인한 금속배선간의 단락을 일으킬 우려가 있다. 따라서, 단차가 가장 작은 콘택홈을 기준으로 하여 선택적 텅스텐 박막을 채울 수 밖에 없음으로 큰 단차를 갖는 콘택홈의 선택비를 크게 개선시킬 수 없으며 반도체 소자가 고집적화, 초미세화 될수록 이러한 현상은 더욱더 증가할 것으로 예상된다.
따라서, 본 발명은 기존의 선택적 텅스텐 박막을 2단계로 퇴적함으로써 텅스텐으로 콘택매립(Contact filling)를 극대화하여 금속선의 스탭커버리지를 향상시켜 금속선의 안정성을 확보하여 소자에 대한 선뢰성을 향상시킨 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립 방법을 제공하는데 그 목적이 있다.
본 발명에 의하여 콘택홈의 단차의 차이로 인해 금속층의 스탭커버리지가 나빠지는 것을 방지하기 위하여, 실리콘 기판 상부에 필스산화막, 접합층, 및 게이트전극을 각각 형성하고, 전체구조 상부에 제 1 층간 절연층을 형성한 다음, 제 1 층간 절연층의 예정된 부분을 제거하여 하부의 접합층 및 게이트 전극이 노출된 제 1 콘택홈을 형성하는 단계와, 제 1 콘택홈에 금속층을 완전히 매립한 다음, 이 금속층과 이격된 제 1 층간절연층 상부에 도전층 패턴을 형성하는 단계와, 전체 구조 상부에 제 2 층간 절연층을 형성한 후, 제 2 층간 절연층의 예정된 부분을 제거하여 하부의 제 1 콘택홈의 금속층과 도전층 패턴이 노출된 제 2 콘택홈을 형성하는 단계와, 제 2 콘택홈에 금속층을 매립하여 하부의 금속층과 도전층 패턴에 접속하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 도면을 참고하여 상세히 설명하기로 한다.
제 1a 도는 실리콘 기판(1)에 소자간의 격리를 위한 필드(field) 산화막(3)을 적응하고 N+ 또는 P+ 접합층(2)을 형성한 다음, 게이트(gate) 산화막(4)을 성장한 후, 게이트 전극(5)용 폴리실리콘을 형성하고, 제 1 층간 절연산화막(6)을 전체적으로 적층하고 배선용 폴리실리콘(7)을 예정된 영역에 형성한 후, 전체적으로 제 2 층간 절연산화막(8)을 적층한 후 예정된 영역에 콘택홈을 형성하기 위해 감광막을 사용한 패턴공정으로 상기 층간 절연산화막(6 및 8)의 예정된 부분 제거하여 콘택홈을 형성한 상태의 단면도이다.
제 1b 도는 제 1a 도와 같이 단차가 차이나는 콘택홈(20)에 종래의 방법으로 선택적 텅스텐 박막(9)을 깊이가 가장 낮은 콘택홈을 기준으로 하여 콘택홈(20)에 채웠을때 단차 차이로 인해 콘택홈(20)이 깊은 곳은 선택적 텅스텐 박막(9)이 많이 채워지지 않은 상태를 도시한 단면도이다.
제 2a 도 내지 제 2d 도는 본 발명에 의해 2단계로 콘택홈을 형성하고 2단계로 선택적 텅스텐을 퇴적시키는 단계를 도시한 단면도이다.
제 2a 도는 실리콘 기판(1)에 필드산화막(3) 및 게이트 산화막(4)을 성장시킨 다음, N+ 또는 P+ 접합층(2)을 형성하고, 게이트 전극(5)을 게이트 산화막(4) 상부에 형성한 후, 전체적으로 제 1 층간 절연산화막(6)을 적층하는 단계까지는 공지의 기술로 형성한다. 그후 공정으로, 감광막을 사용하여 콘택패턴 마스크를 형성하고 노출되는 제 1 층간 절연산화막(6)을 습식/건식 식각으로 식각하여 게이트전극(5) 및 N+ 또는 P+ 접합층(2)이 노출된 제 1 콘택홈(30)을 형성한 상태의 단면도이다.
제 2b 도는 제 2a 도에서 성형한 제 1 콘택홈(30)에 화학기상증착법으로 선택적 텅스텐 박막(9)을 매립한 상태의 단면도이다. 이때 제 1 콘택홈(30)에 채워진 선택적 텅스텐 박막(9) 상부에 또 콘택을 할때 부정합(misalign)의 방지를 위해 선택적 텅스텐 박막(9)을 적절하게 과잉 성장시킨다.
제 2c 도는 배선용 폴리실리콘(7)을 상기 제 1 층간 절연산화막(6) 상부의 예정된 영역에 형성하고, 전체적으로 제 2 층간 절연 산화막(8)을 적층한 후, 콘택패턴 마스크를 사용하여 상기 제 1 콘택홈(30)과 배선용 폴리실리콘(7) 상부의 제 2 층간 절연 산화막(8)을 식각을 하여 제 2 콘택홈(40)을 형성한 단면도이다.
제 2d 도는 제 2c 도에서 형성한 제 2 콘택홈(40)에 선택적 텅스텐 박막(10)을 화학기상 증착법으로 예정된 두께를 매립한 것을 나타낸 단면도로서, 상기 제 2 콘택홈(40)에 선택적 텅스텐 박막(10)이 거의 채워져 있는 상태를 도시한 단면도이다.
상기한 바와같이 본 발명은 단차가 심한 콘택홈에 금속층을 매립하는 방법으로 제 1 층간 절연막을 형성한 후 제 1 콘택홈을 형성하여 선택적 텅스텐 박막을 채우고, 그 상부에 제 2 층간 절연막을 형성하고, 제 1 콘택홈 상부 및 예정된 영역에 제 2 콘택홈을 형성한 다음, 선택적 텅스텐 박막을 제 2 콘택홈에 거의 채울수 있도록 함으로서 콘택홈에서 금속선의 스탭커버리지를 개선할 수 있다.

Claims (2)

  1. 실리콘 기판 상기 필드산화막, N+ 또는 P+ 접합층 및 게이트 전극을 각각 형성하고, 전체구조 상부에 제 1 층간 절연층을 형성하고, 제 1 층간 절연층의 예정된 영역에 도전층 패턴을 형성한 다음, 전체구조 상부에 제 2 층간 절연층을 형성하고, 상기의 제 2 층간 절연층, 제 1 층간 절연층의 예정된 부분을 제거하여 접합층, 게이트 전극 및 도전층 페턴등이 노출된 콘택홈을 형성하고 금속층을 콘택홈에 매립하는 방법에 있어서, 콘택홈의 단차의 차이로 인해 금속층의 스탭커버리지가 나빠지는 것을 방지하기 위하여, 실리콘 기판상부에 필드산화막, 접합층, 및 게이트전극을 각각 형성하고, 전체구조 상부에 제 1 층간 절연층을 형성한 다음, 제 1 층간 절연층의 예정된 부분을 제거하여 하부의 접합층 및 게이트 전극이 노출된 제 1 콘택홈을 형성하는 단계와, 제 1 콘택홈에 금속층을 완전히 매립한 다음, 이 금속층과 이격된 제 1 층간 절연층 상부에 도전층 패턴을 형성하는 단계와, 전체 구조 상부에 제 2 층간 절연층을 형성한 후, 제 2 층간 절연층의 예정된 부분을 제거하여 하부의 제 1 콘택홈의 금속층과 도전층 패턴이 노출된 제 2 콘택홈을 형성하는 단계와, 제 2 콘택홈에 금속층을 매립하여 하부의 금속층과 도전층 패턴에 접속하는 단계로 이루어지는 것을 특징으로 하는 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법.
  2. 제 1 항에 있어서, 상기 제 1 콘택홈 및 제 2 콘택홈에 매립하는 금속층은 선택적 텅스텐 박막을 화학기상 증착법으로 형성하는 것을 특징으로 하는 선택적 텅스텐 박막의 2단계 퇴적에 의한 텅스텐 매립방법.
KR1019910018500A 1991-10-21 1991-10-21 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 KR950012918B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019910018500A KR950012918B1 (ko) 1991-10-21 1991-10-21 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
US08/327,887 US5683938A (en) 1991-10-21 1994-10-24 Method for filling contact holes with metal by two-step deposition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018500A KR950012918B1 (ko) 1991-10-21 1991-10-21 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법

Publications (2)

Publication Number Publication Date
KR930009023A KR930009023A (ko) 1993-05-22
KR950012918B1 true KR950012918B1 (ko) 1995-10-23

Family

ID=19321554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018500A KR950012918B1 (ko) 1991-10-21 1991-10-21 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법

Country Status (2)

Country Link
US (1) US5683938A (ko)
KR (1) KR950012918B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69533823D1 (de) * 1994-12-29 2005-01-05 St Microelectronics Inc Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
DE19802161A1 (de) * 1998-01-21 1999-07-22 Siemens Ag Verfahren zur Herstellung von Stacked Vias
US6277761B1 (en) 1999-01-20 2001-08-21 Siemens Aktiengesellschaft Method for fabricating stacked vias
US6143604A (en) * 1999-06-04 2000-11-07 Taiwan Semiconductor Manufacturing Company Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM)
KR20010037869A (ko) * 1999-10-20 2001-05-15 박종섭 반도체 소자의 제조방법
DE10200741A1 (de) * 2002-01-11 2003-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer topologieoptimierten Elektrode für einen Resonator in Dünnfilmtechnologie
US20100107389A1 (en) * 2002-01-11 2010-05-06 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method of fabricating an electrode for a bulk acoustic resonator
US7319065B1 (en) 2003-08-08 2008-01-15 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture
US8009477B2 (en) * 2008-07-30 2011-08-30 Qimonda Ag Integrated circuit and method of forming an integrated circuit
US9793216B2 (en) 2016-01-26 2017-10-17 Globalfoundries Inc. Fabrication of IC structure with metal plug
CN106024719B (zh) * 2016-06-24 2019-09-27 武汉新芯集成电路制造有限公司 一种金属钨的沉积方法
CN111916496B (zh) * 2020-06-18 2022-02-11 南瑞联研半导体有限责任公司 一种igbt栅极总线结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56165320A (en) * 1980-05-23 1981-12-18 Sanyo Electric Co Ltd Formation of multilayer electrodes of semiconductor device
DE3580192D1 (de) * 1984-06-02 1990-11-29 Fujitsu Ltd Verfahren zum herstellen eines kontaktes fuer eine halbleiteranordnung.
US5084414A (en) * 1985-03-15 1992-01-28 Hewlett-Packard Company Metal interconnection system with a planar surface
JPS6231116A (ja) * 1985-08-02 1987-02-10 Toshiba Corp 半導体装置の製造方法
JPS62216224A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
US5069749A (en) * 1986-07-29 1991-12-03 Digital Equipment Corporation Method of fabricating interconnect layers on an integrated circuit chip using seed-grown conductors
US5063175A (en) * 1986-09-30 1991-11-05 North American Philips Corp., Signetics Division Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
US4956313A (en) * 1987-08-17 1990-09-11 International Business Machines Corporation Via-filling and planarization technique
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer
JPH0234929A (ja) * 1988-07-25 1990-02-05 Matsushita Electron Corp 半導体装置の製造方法
JPH02231714A (ja) * 1989-03-03 1990-09-13 Toshiba Corp 半導体装置の製造方法
JPH02257640A (ja) * 1989-03-30 1990-10-18 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5000818A (en) * 1989-08-14 1991-03-19 Fairchild Semiconductor Corporation Method of fabricating a high performance interconnect system for an integrated circuit
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
JP3469251B2 (ja) * 1990-02-14 2003-11-25 株式会社東芝 半導体装置の製造方法
DE69026503T2 (de) * 1990-07-31 1996-11-14 Ibm Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten selbstjustierten Feldeffekttransistoren aus Polisilizium und sich daraus ergebende Struktur
US5124780A (en) * 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization

Also Published As

Publication number Publication date
KR930009023A (ko) 1993-05-22
US5683938A (en) 1997-11-04

Similar Documents

Publication Publication Date Title
US4987099A (en) Method for selectively filling contacts or vias or various depths with CVD tungsten
US4857141A (en) Method of forming holes in semiconductor integrated circuit device
JPH08204014A (ja) 半導体装置とその製造方法
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
US5593921A (en) Method of forming vias
JPH0214552A (ja) 半導体装置内の下方レベルの金属に接触するように少なくとも１つの付加的なレベルの金属相互接続を形成するための方法
KR100187686B1 (ko) 반도체 소자의 금속층 형성 방법
KR0137978B1 (ko) 반도체 소자 제조방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100680939B1 (ko) 반도체 소자의 배선 형성방법
KR0120568B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법
KR100339026B1 (ko) 반도체소자의금속배선형성방법
JPH08130195A (ja) 半導体装置及びその製造方法
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
JP2695861B2 (ja) 半導体装置の製造方法
KR100250746B1 (ko) 반도체 소자의 금속배선 형성방법
KR960000368B1 (ko) 반도체장치 및 그 제조방법
KR100271660B1 (ko) 반도체소자의 층간절연막 형성방법
KR100457407B1 (ko) 반도체소자의금속배선형성방법
KR960011250B1 (ko) 반도체 접속장치 제조방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR0147770B1 (ko) 반도체 장치 제조방법
KR100230735B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee