JPH0234929A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0234929A JPH0234929A JP18498388A JP18498388A JPH0234929A JP H0234929 A JPH0234929 A JP H0234929A JP 18498388 A JP18498388 A JP 18498388A JP 18498388 A JP18498388 A JP 18498388A JP H0234929 A JPH0234929 A JP H0234929A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- wiring
- contact hole
- wiring layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 27
- 239000010937 tungsten Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000007772 electroless plating Methods 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 239000012808 vapor phase Substances 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052802 copper Inorganic materials 0.000 abstract description 6
- 239000010949 copper Substances 0.000 abstract description 6
- 239000003984 copper intrauterine device Substances 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関し、詳しくは、多層
の配線を有した半導体装置の製造方法に関する。
の配線を有した半導体装置の製造方法に関する。
従来の技術
従来のＡＩ ２層配線の工程順断面図を第２図に示し、
以下、その工程の説明を行−う。尚、簡明化のため、図
中には、Ａ６２Ｗ配線部のみを示し、あえてトランジス
ター領域の断面は示していない。
以下、その工程の説明を行−う。尚、簡明化のため、図
中には、Ａ６２Ｗ配線部のみを示し、あえてトランジス
ター領域の断面は示していない。
まず、第２図ａに示すように、シリコン基板１上に形成
したトランジスタと第１の配線層３とを分離するだめの
絶縁膜２をＣＶＤ法により形成した後、第１の配線層３
（最下層の配線）であるＡ１合金膜（ここでは、ＡＩ模
膜中１％のＳＬ原子を含んだＡ１合金膜を用いている。
したトランジスタと第１の配線層３とを分離するだめの
絶縁膜２をＣＶＤ法により形成した後、第１の配線層３
（最下層の配線）であるＡ１合金膜（ここでは、ＡＩ模
膜中１％のＳＬ原子を含んだＡ１合金膜を用いている。
）をスパッタリング法によシ成模する。続いて、配線と
して必要な領域のみを残し、他の領域をエツチング除去
する。つぎに、第１の配線層３と第２の配線層８とを電
気的に分離するだめの絶縁膜４をＣＶＤ法により形成す
る。その後、この絶縁膜４に第１の配線層３と第２の配
線層８とを接続するための孔であるコンタクトホール６
を形成する。つぎに、反応ガスにＷＦ６．Ｈ２を用い化
学気相成長法により、タングステン６をコンタクトホー
ル５に選択的ニ形成し、コンタクトホール５をタングス
テン６で埋め込む。続いて、第２の配線層８をスパッタ
リング法で成膜し、第１の配線層３の場合と同様に、配
線として必要な領域のみを残し、他はエツチング除去す
る。最後に、配線を保護するための、保護膜９をＣＶＤ
法により形成し、２層配線の工程を終了する。
して必要な領域のみを残し、他の領域をエツチング除去
する。つぎに、第１の配線層３と第２の配線層８とを電
気的に分離するだめの絶縁膜４をＣＶＤ法により形成す
る。その後、この絶縁膜４に第１の配線層３と第２の配
線層８とを接続するための孔であるコンタクトホール６
を形成する。つぎに、反応ガスにＷＦ６．Ｈ２を用い化
学気相成長法により、タングステン６をコンタクトホー
ル５に選択的ニ形成し、コンタクトホール５をタングス
テン６で埋め込む。続いて、第２の配線層８をスパッタ
リング法で成膜し、第１の配線層３の場合と同様に、配
線として必要な領域のみを残し、他はエツチング除去す
る。最後に、配線を保護するための、保護膜９をＣＶＤ
法により形成し、２層配線の工程を終了する。
発明が解決しようとする課題
しかしながら、上記方法により、微細化、高集積化を行
った超ＬＳＩを形成した場合、多くの問題が生じる。
った超ＬＳＩを形成した場合、多くの問題が生じる。
まず、第１の配線層３と第２の配線層８を接続するコン
タクトホール６の深さが１μｍ以上の場合、コンタクト
ホール６をタングステン６で埋め込んだ場合、第２図Ｃ
に示すように、タングステンの表面は非常に慌く２Ｑ０
０〜５０００人程度の凹凸が形成される。そのため、続
いて形成された第２の配線層８は、コンタクトホール６
の所で凹凸になり、膜厚の不均一を生じるとともに、そ
の上に形成された保護膜９のカバレッジ特性を著しく悪
化させる。また、タングステン６を１μｍ以上形成した
場合、選択性が悪くなシ、絶縁膜４上にもタングステン
１０が成長し、第２図Ｃに示すように第２の配線層８同
志を短絡してしまう恐れがある。
タクトホール６の深さが１μｍ以上の場合、コンタクト
ホール６をタングステン６で埋め込んだ場合、第２図Ｃ
に示すように、タングステンの表面は非常に慌く２Ｑ０
０〜５０００人程度の凹凸が形成される。そのため、続
いて形成された第２の配線層８は、コンタクトホール６
の所で凹凸になり、膜厚の不均一を生じるとともに、そ
の上に形成された保護膜９のカバレッジ特性を著しく悪
化させる。また、タングステン６を１μｍ以上形成した
場合、選択性が悪くなシ、絶縁膜４上にもタングステン
１０が成長し、第２図Ｃに示すように第２の配線層８同
志を短絡してしまう恐れがある。
課題を解決するだめの手段
化学気相成長法を用いて成長させたタングステンの表面
は非常に凹凸が激しいため、タングステンの表面にのみ
、選択的に無電解メッキにより銅を形成し、表面を滑ら
かにすると共に、コンタクトホール部でのタングステン
の厚さを少なくする。
は非常に凹凸が激しいため、タングステンの表面にのみ
、選択的に無電解メッキにより銅を形成し、表面を滑ら
かにすると共に、コンタクトホール部でのタングステン
の厚さを少なくする。
作 用
本発明は、表面の慌いタングステン上に滑らかな平面を
有する銅を無電解メッキにより形成することにより、第
２の配線層を平滑にするとともに、タングステンの厚さ
を薄くできるため、タングステンの選択性を失うことを
防ぎ、第２配線層同志の短絡を防止できる。
有する銅を無電解メッキにより形成することにより、第
２の配線層を平滑にするとともに、タングステンの厚さ
を薄くできるため、タングステンの選択性を失うことを
防ぎ、第２配線層同志の短絡を防止できる。
実施例
本発明にかかるＡ１２層配線技術を用いた半導体装置の
製造方法の一実施例を第１図を用いて説明する。尚、簡
明化のため図中にはＡ４４層配線分のみを示し、あえて
、トランジスター領域の断面は省略した。
製造方法の一実施例を第１図を用いて説明する。尚、簡
明化のため図中にはＡ４４層配線分のみを示し、あえて
、トランジスター領域の断面は省略した。
まず、シリコン基板１上に、トランジスターを形成した
後、厚さ約５ｏｏｏ人の絶縁膜２をＣＶＤ法により形成
し、所定の個所にトランジスターとの接続を行うコンタ
クト窓（図にはこのコンタクト窓は示されていない。）
を開孔した後、厚さ約１μｍの第１の配線層３をスパッ
タリング法によシ形成する。続いて、配線として必要な
領域のみを残し、他の領域をエツチング除去する。つぎ
に、第１の配線層３と第２の配線層８とを電気的に分離
するだめの絶縁膜４をＣＶＤ法により約１μｍの厚さで
形成する。その後、この絶縁膜４に第１の配線層３と第
２の配線層８とを接続するだめの孔であるコンタクトホ
ール５を形成する。つぎに、反応ガスにＷＦ６とＨ２を
用い化学気相成長法により、タングステン６をコンタク
トホール６に選択的に形成し、コンタクトホール５の３
分の２、つ−ｉｐ約６０００Ａをタングステン６で埋め
込む。
後、厚さ約５ｏｏｏ人の絶縁膜２をＣＶＤ法により形成
し、所定の個所にトランジスターとの接続を行うコンタ
クト窓（図にはこのコンタクト窓は示されていない。）
を開孔した後、厚さ約１μｍの第１の配線層３をスパッ
タリング法によシ形成する。続いて、配線として必要な
領域のみを残し、他の領域をエツチング除去する。つぎ
に、第１の配線層３と第２の配線層８とを電気的に分離
するだめの絶縁膜４をＣＶＤ法により約１μｍの厚さで
形成する。その後、この絶縁膜４に第１の配線層３と第
２の配線層８とを接続するだめの孔であるコンタクトホ
ール５を形成する。つぎに、反応ガスにＷＦ６とＨ２を
用い化学気相成長法により、タングステン６をコンタク
トホール６に選択的に形成し、コンタクトホール５の３
分の２、つ−ｉｐ約６０００Ａをタングステン６で埋め
込む。
続いて、硫酸銅にわずかに弗酸金属ぜた水溶液中に約１
分浸漬し、コンタクトホール５内のタングステン６の表
面に銅を被着し、コンタクトホール６を埋め込む。その
後、厚さ約１μｍの第２の配線層８をスパッタリング法
により形成し、第１の配線層の場合と同様に、配線とし
て必要な領域のみに残し、他はエツチング除去する。最
後に、配線を保護するだめの、保護膜９をＣＶＤ法によ
り形成し、２層配線工程を終了する。
分浸漬し、コンタクトホール５内のタングステン６の表
面に銅を被着し、コンタクトホール６を埋め込む。その
後、厚さ約１μｍの第２の配線層８をスパッタリング法
により形成し、第１の配線層の場合と同様に、配線とし
て必要な領域のみに残し、他はエツチング除去する。最
後に、配線を保護するだめの、保護膜９をＣＶＤ法によ
り形成し、２層配線工程を終了する。
発明の効果
本発明によれば、配線間同志を接続するコンタクトホー
ル部に選択的に、タングステンと銅の２層を形成し、コ
ンタクトホール部を平滑に埋め込めるため、上層配線の
コンタクトホール部での段切れあるいは凹凸を防止でき
るため、配線の信頼性向上に役立つ。さらに、同実施例
ではＡＩ ２層配線工程について行なった場合について
説明したが、本発明は複数の導電層を有する半導体装置
全般において応用できるものである。
ル部に選択的に、タングステンと銅の２層を形成し、コ
ンタクトホール部を平滑に埋め込めるため、上層配線の
コンタクトホール部での段切れあるいは凹凸を防止でき
るため、配線の信頼性向上に役立つ。さらに、同実施例
ではＡＩ ２層配線工程について行なった場合について
説明したが、本発明は複数の導電層を有する半導体装置
全般において応用できるものである。
第１図ａ〜ｄは本発明の一実施例における半導体装置の
製造工程を説明するだめの工程順断面図、第２図ａ ”
−ｃは従来の技術を説明するだめの工程順断面図である
。 １・・・・・・シリコン基板、２・・・・・・絶縁膜、
３・・・・・・第１の配線層膜、４・・・・・・絶縁膜
、６・・・・・・コンタクトホール、６・・・・・・タ
ングステン、７・・・・・・銅、８・・・・・・第２の
配線層、９・・・・・・保護膜、１０・・・・・・タン
グステン。
製造工程を説明するだめの工程順断面図、第２図ａ ”
−ｃは従来の技術を説明するだめの工程順断面図である
。 １・・・・・・シリコン基板、２・・・・・・絶縁膜、
３・・・・・・第１の配線層膜、４・・・・・・絶縁膜
、６・・・・・・コンタクトホール、６・・・・・・タ
ングステン、７・・・・・・銅、８・・・・・・第２の
配線層、９・・・・・・保護膜、１０・・・・・・タン
グステン。
Claims (1)
- 第１の導電層を設けた半導体基板面に絶縁膜を被着する
工程と、前記第１の導電層上の前記絶縁膜にコンタクト
窓を開孔する工程と、化学気相反応により、前記コンタ
クト窓部にタングステン膜を選択的に形成する工程と、
前記タングステン膜上に、無電界メッキにより前記タン
グステンよりも酸化され難い金属膜を被着する工程と、
前記酸化され難い金属膜の上に第２の導電層を形成する
工程とを有することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18498388A JPH0234929A (ja) | 1988-07-25 | 1988-07-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18498388A JPH0234929A (ja) | 1988-07-25 | 1988-07-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0234929A true JPH0234929A (ja) | 1990-02-05 |
Family
ID=16162746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18498388A Pending JPH0234929A (ja) | 1988-07-25 | 1988-07-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0234929A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5527739A (en) * | 1993-12-23 | 1996-06-18 | Motorola, Inc. | Process for fabricating a semiconductor device having an improved metal interconnect structure |
| US5683938A (en) * | 1991-10-21 | 1997-11-04 | Hyundai Electronics Industries Co., Ltd. | Method for filling contact holes with metal by two-step deposition |
-
1988
- 1988-07-25 JP JP18498388A patent/JPH0234929A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5683938A (en) * | 1991-10-21 | 1997-11-04 | Hyundai Electronics Industries Co., Ltd. | Method for filling contact holes with metal by two-step deposition |
| US5527739A (en) * | 1993-12-23 | 1996-06-18 | Motorola, Inc. | Process for fabricating a semiconductor device having an improved metal interconnect structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06120351A (ja) | 半導体装置の製造方法 | |
| JPH11330231A (ja) | 金属被覆構造 | |
| JP2001257226A (ja) | 半導体集積回路装置 | |
| JP4829389B2 (ja) | 半導体素子の配線形成方法 | |
| JPH0234929A (ja) | 半導体装置の製造方法 | |
| JPS62298136A (ja) | 半導体素子の製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JP2000277608A (ja) | 半導体装置の製造方法 | |
| JPH0629237A (ja) | 半導体装置及びその製造方法 | |
| JPS62243324A (ja) | 半導体集積回路の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JP2646897B2 (ja) | 多層配線の形成方法 | |
| JPH06291194A (ja) | 半導体装置の製造方法 | |
| JPH05166939A (ja) | 多層配線層の形成方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JPH08335631A (ja) | 無電解金めっき方法及びその方法を用いた埋め込み方法 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JPH0837237A (ja) | 半導体素子の多層金属配線形成方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 |