JP2000277608A

JP2000277608A - 半導体装置の製造方法

Info

Publication number: JP2000277608A
Application number: JP11080270A
Authority: JP
Inventors: Naoki Izumi; 直希泉
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1999-03-24
Filing date: 1999-03-24
Publication date: 2000-10-06
Anticipated expiration: 2019-03-24
Also published as: JP3628903B2

Abstract

(57)【要約】【課題】安価なプロセスで配線層間の接続のための良好
なプラグを形成する。【解決手段】酸化シリコン膜３７に配線パターンに対応
した溝３７ａが形成され、この溝３７ａに連通するプラ
グ用開口３８が酸化シリコン膜３５に形成される。これ
により、第１層目の銅配線層３２が露出させられる。溝
３７ａおよびプラグ用開口３８の内壁を窒化した後、無
電解めっきによって、開口３８内に選択的に銅が析出さ
せられ、開口３８内に埋設された銅プラグ４０が形成さ
れる。さらに、銅層４１の形成およびその平坦化によ
り、溝３７ａに埋設された第２層目の銅配線層４１Ａが
形成される。【効果】プラグ用開口３８のアスペクト比が大きい場合
でも、銅プラグ４０は銅配線層３２に良好に密着する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、配線層間の接続
などのためのプラグを有する半導体装置の製造方法に関
する。

【０００２】

【従来の技術】半導体の配線材料には、アルミニウム系
合金が従来から適用されてきたが、低消費電力化および
高速動作化などのために、より導電性の高い銅の適用に
ついての研究がなされている。銅は、ドライエッチング
などによる微細なパターニングが困難であるため、いわ
ゆるダマシン法による配線の微細加工が有力な形成手法
である。ダマシン法では、絶縁膜に、配線パターンに対
応した微細な溝が形成され、この絶縁膜上に、たとえば
電解めっき法によって、銅層が形成される。その後、Ｃ
ＭＰ（化学的機械的研磨）法によって表面を平坦化する
と、溝外の銅が除去され、絶縁膜の溝内には、微細な銅
配線パターンが埋設される。

【０００３】半導体装置の高集積化のために、配線の多
層化が従来から行われている。すなわち、層間絶縁膜を
挟んで、複数層の配線層が積層して設けられる。配線層
間の接続は、層間絶縁膜に形成したヴィアホール（via
hole）内に金属プラグを埋め込むことにより達成され
る。この金属プラグを埋め込むための開口と、上層の配
線を形成するための溝とを連続的に形成するようにした
配線形成プロセスは、デュアルダマシンプロセスと呼ば
れる。

【０００４】従来からのデュアルダマシンプロセスは、
図６に示されている。まず、図６(a)に示すように、半
導体基板上に形成された第１酸化シリコン膜２に、第１
層の配線層を形成する銅配線３がダマシン法により形成
される。すなわち、第１酸化シリコン膜２には、配線パ
ターンに対応した溝２ａが形成され、この溝２ａの内壁
には、ＴｉＮなどからなるバリアメタル層４が被着され
る。この状態で、溝２ａ内には、第１層の銅配線３が埋
設される。その後、銅配線３および第１酸化シリコン膜
２の表面に窒化シリコン膜５が形成される。

【０００５】次に、図６(b)に示すように、窒化シリコ
ン膜５上に第２酸化シリコン膜６、窒化シリコン膜７が
形成される。そして、窒化シリコン膜７が、ドライエッ
チングにより、ＶＩＡコンタクトパターンにパターニン
グされる。その後、第３酸化シリコン膜８が積層して形
成される。第２層の配線パターンに対応したレジストを
用いたパターニングにより、第３シリコン膜８、第２シ
リコン膜６が一括してエッチングされ、溝８ａおよび第
１層の銅配線層３を露出させるプラグ用開口９が形成さ
れる。

【０００６】これに引き続き、図６(c)に示すように、
全面に、ＴｉＮなどからなるバリア層１０および銅のシ
ード層１１がそれぞれスパッタ法により成膜される。そ
して、全面のシード層１１を利用した電解めっきによっ
て、全面に銅層１２が形成される。次いで、図６(d)に
示すように、ＣＭＰ法による平坦化処理によって、溝８
ａ外の銅層１２、シード層１１およびバリア層１０が除
去され、溝８ａ内に微細なパターンの銅配線１２Ａが残
され、プラグ用開口９には、第１層の銅配線３と第２層
の銅配線１２Ａとを電気接続する銅プラグ１３が埋め込
まれることになる。

【０００７】図７には、別の多層配線構造の形成方法が
示されている。まず、図７(a)に示すように、半導体基
板上に形成された第１酸化シリコン膜２２の表面には、
バリアメタル層２３（ＴｉＮなど）を介在させて、アル
ミニウム系配線層２４がパターン形成される。次いで、
図７(b)に示すように、アルミニウム系配線層２４上に
プラグ用開口２５ａを有する第２酸化シリコン膜２５が
形成される。

【０００８】そして、図７(c)に示すように、全面にバ
リアメタル層２６（ＴｉＮなど）が形成され、その後、
ＣＶＤ法（化学的気相成長法）によって、タングステン
膜２７が全面に堆積される。次に、図７(d)に示すよう
に、タングステン膜２７をエッチバックして、あるいは
タングステン膜２７をＣＭＰ研磨して、プラグ用開口２
５ａ外のバリアメタル層２６を露出させ、さらに、全面
にアルミニウム合金膜２８が堆積させられる。

【０００９】そして図７(e)に示すように、アルミニウ
ム合金膜２８およびバリアメタル層２６をパターニング
することにより、第２層目のアルミニウム系配線２８Ａ
が得られる。このアルミニウム系配線２８Ａは、プラグ
用開口２５ａ内に残されたタングステンプラグ２７Ａを
介して、第１層のアルミニウム系配線層２４と電気的に
接続されることになる。

【００１０】

【発明が解決しようとする課題】半導体装置の高集積化
のために配線パターンを微細化すると、これに伴ってプ
ラグ用開口の開口面積も小さくなる。これにより、図６
および図７の構成におけるプラグ用開口９，２５ａのア
スペクト比（深さと開口の径との比）が大きくなる。

【００１１】そのため、図６のプロセスでは、スパッタ
リングによって形成されるバリア層１０およびシード層
１１のステップカバレッジが悪くなり、とくに、プラグ
用開口９の底面において、バリア層１０およびシード層
１１が良好に被着しなくなる。そのため、銅プラグ１３
と第１層の銅配線３との接続が不安定になるおそれがあ
る。

【００１２】また、銅プラグ１３と第１層の銅配線３と
の間にバリア層１０が介在されるため、銅プラグ１３の
底部付近におけるエレクトロマイグレーション耐性が悪
くなるという問題もある。すなわち、第１層および第２
層の銅配線３，１２Ａ間に比較的大きな電流が流れると
きに、銅原子とバリア層１０を構成する原子との移動量
の差のために、銅プラグ１３の底部付近にボイドが形成
され、銅配線３，１２Ａ間の断線故障に至る場合があ
る。

【００１３】さらに、第２層の銅配線１２Ａを溝８ａ内
に埋め込むためのＣＭＰ処理では、銅層１２および銅で
形成されたシード層１１のみならず、バリア層１０まで
研磨しなければならない。ＣＭＰ処理による銅の研磨レ
ートとバリア層１０の研磨レートとには差があるから、
溝８ａ外のバリア層１０を完全に除去する過程で、溝８
ａ内の銅配線１２Ａの頂部がえぐられ、いわゆるディッ
シングやエロージョンと呼ばれる不良が生じるおそれが
ある。

【００１４】一方、上記図７のプロセスでは、微細化に
伴ってプラグ用開口２５ａのアスペクト比がある程度高
くなっても、ＣＶＤプロセスによるタングステンプラグ
２７Ａの形成は良好に行うことができる。しかし、タン
グステンプラグ２７Ａの形成工程は、ＣＶＤプロセスに
よってタングステン膜２７を形成し、これにエッチバッ
クまたはＣＭＰ法による平坦化処理を施すという、高価
で複雑な工程となっている。そのため、より安価なプロ
セスが望まれている。

【００１５】そこで、この発明の目的は、上述の技術的
課題を解決し、安価なプロセスで配線層間の接続のため
の良好なプラグを形成することができる半導体装置の製
造方法を提供することである。この発明の他の目的は、
アスペクト比の高い開口内に安価なプロセスで良好なプ
ラグを埋設することができる半導体装置の製造方法を提
供することである。

【００１６】この発明のさらに他の目的は、銅の再配線
を簡単なプロセスで形成できる半導体装置の製造方法を
提供することである。さの発明のさらなる目的は、銅の
再配線層上に簡単なプロセスでバンプを成長させること
ができる半導体装置の製造方法を提供することである。

【００１７】

【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、半導体基
板上に銅析出反応の触媒物質を含む下地層を形成する工
程と、この下地層上に絶縁膜を形成する工程と、この絶
縁膜に、上記下地層を露出させる開口を形成する工程
と、無電解めっきによって上記下地層上に銅を選択的に
析出させることにより、上記開口内に銅プラグを形成す
る工程とを含むことを特徴とする半導体装置の製造方法
である。

【００１８】上記触媒物質は、銅、銀、パラジウムまた
は白金のいずれかであってもよい。下地層を配線として
利用する場合には、この下地層を銅で形成することが好
ましい。また、上記絶縁膜は、酸化シリコン膜等であっ
てもよいし、レジスト膜であってもよい。

【００１９】さらに、上記銅プラグは、配線層間を接続
するためのプラグであってもよいし、半導体装置と外部
との接続のためのいわゆるバンプであってもよい。請求
項１記載の発明によれば、銅析出反応の触媒物質を含む
下地層が形成され、この下地層を絶縁膜の開口から露出
させた状態で無電解めっきが行われる。これにより、下
地層の露出部分にのみ選択的に銅が析出するため、開口
内に銅プラグが選択的に成長する。このようにして、Ｃ
ＶＤ法のような高価なプロセスを用いることなく、簡単
なプロセスで銅プラグを形成することができる。また、
開口のアスペクト比が高い場合であっても、無電解めっ
き法は、薬液処理であるため、アスペクト比によらずに
銅プラグが形成され、スパッタ法でシード層などを形成
する場合のようなステップカバレッジ不良の問題が生じ
ることもない。

【００２０】請求項２記載の発明は、上記下地層は、銅
配線層であることを特徴とする請求項１記載の半導体装
置の製造方法である。この発明では、下地層は銅配線を
なしている。このような下地層を用いることにより、銅
の自己触媒作用を利用して、良好な銅プラグを形成する
ことができる。請求項３記載の発明は、上記下地層
は、アルミニウム系配線層の表面に形成された表面銅層
であることを特徴とする請求項１記載の半導体装置の製
造方法である。

【００２１】この発明によれば、アルミニウム系配線層
に下地層を介して電気接続される銅プラグを簡単なプロ
セスで形成することができる。請求項４記載の発明は、
上記銅プラグの形成の前に、上記開口の内壁を窒化させ
るステップをさらに含むことを特徴とする請求項１ない
し３のいずれかに記載の半導体装置の製造方法である。

【００２２】この発明によれば、開口の内壁を窒化する
ことにより、シリコン酸化膜系絶縁膜において銅プラグ
に接触する表面部分には窒化物層が形成される。この窒
化物層の働きにより、銅が絶縁層内に拡散していくこと
を防止することができる。請求項５記載の発明は、上記
絶縁膜上に、上記銅プラグに接続する配線層を形成する
工程をさらに含むことを特徴とする請求項１ないし４の
いずれかに記載の半導体装置の製造方法である。

【００２３】この発明により、複数の配線層間を銅プラ
グで互いに接続した構成の良好な半導体装置を、簡単な
工程で作製することができ、その微細化も容易に行うこ
とができる。請求項６記載の発明は、下層絶縁膜として
の上記絶縁膜上に、別の上層絶縁膜を形成する工程と、
上記上層絶縁膜に配線パターンに対応した溝を形成する
工程とをさらに含み、上記下層絶縁膜に開口を形成する
工程は、上記溝の形成に引き続いて、当該溝に連通する
ように上記開口を形成する工程を含み、さらに、上記銅
プラグの形成の後に、上記溝内に、当該銅プラグに接続
された銅配線層を埋設する工程を含むことを特徴とする
請求項１ないし４のいずれかに記載の半導体装置の製造
方法である。

【００２４】この発明では、いわゆるデュアルダマシン
プロセスによって、絶縁膜上に配線層が形成される。上
記下層絶縁膜と上層絶縁膜とは連続的に形成された１層
の厚い絶縁膜からなっていてもよい。すなわち、厚い絶
縁膜に配線パターンに対応した溝を形成し、これに引き
続いて、当該溝に連通するとともに所定位置において上
記下地層を露出させる開口を形成すればよい。

【００２５】なお、銅配線の埋設は、表面の全域に銅層
を堆積する工程と、表面を平坦化して、溝外の銅を除去
する工程とを含んでもよい。平坦化による銅の除去は、
ＣＭＰ法により行われてもよい。請求項７記載の発明
は、上記銅プラグの形成前に、上記溝および開口の内壁
を窒化する工程をさらに含むことを特徴とする請求項６
記載の半導体装置の製造方法である。

【００２６】この発明によれば、銅配線または銅プラグ
に接触する下層側および上層側の絶縁膜の部分、すなわ
ち、開口および溝の内壁が窒化させられる。これによ
り、銅が絶縁膜中に拡散することを防止できる。なお、
絶縁膜の窒化処理は、半導体装置の製造工程中のいずれ
かにおいて銅に接触する表面領域の全てについて行われ
ることが好ましい。すなわち、上層絶縁膜の全面に銅層
が少なくとも一時的に堆積される場合には、この上層絶
縁膜の表面の全域が、少なくとも銅層の形成の前に窒化
されることが好ましい。

【００２７】請求項８記載の発明は、上記下地層は、内
部配線層に接続されて形成され、上記絶縁膜上に上記銅
プラグに接続された銅の再配線層を形成する工程をさら
に含むことを特徴とする請求項１ないし４のいずれかに
記載の半導体装置の製造方法である。この発明によれ
ば、無電解めっきによって開口内に形成された銅プラグ
に接続する銅の再配線層を形成することにより、銅の再
配線層を有する半導体装置を、安価で、かつ、簡単なプ
ロセスで作成できる。

【００２８】請求項９記載の発明は、上記銅の再配線層
上に、無電解めっきによって選択的に銅を析出させるこ
とにより、上記絶縁膜上に隆起した銅バンプを形成する
工程をさらに含むことを特徴とする請求項８記載の半導
体装置の製造方法である。この発明によれば、無電解め
っきを利用した簡単なプロセスで、銅の再配線層上に隆
起した銅バンプを形成することができる。

【００２９】なお、内部配線層との接続のための銅プラ
グの形成は無電解めっき以外の方法（たとえば、リフト
オフ法により銅の再配線層の形成と同時に形成）により
行うこととし、銅バンプの形成のみを無電解めっきによ
り行うようにしてもよい。この場合、再配線層が形成さ
れた基板表面にバンプ用開口を有する絶縁膜またはレジ
スト膜を形成し、バンプ用開口から露出する再配線層を
下地層として、無電解めっきにより、バンプ用開口内に
銅を選択的に析出させればよい。

【００３０】

【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の第１の実施形態に係る半導体装置の製造方法を工
程順に示す断面図である。シリコンなどの半導体基板上
に形成された第１酸化シリコン膜３１には、まず、図１
(a)に示すように、いわゆるダマシン法によって第１層
目の銅配線層３２が形成される。すなわち、第１酸化シ
リコン膜３１には、配線パターンに対応した微細な溝３
１ａが加工されており、この溝３１ａ内に銅配線層３２
が埋設されている。銅配線層３２の埋設に際しては、溝
３１ａが加工された第１酸化シリコン膜３１の全面に、
バリアメタル層３３（たとえば、ＴｉＮなどからな
る。）および図示しないシード層（銅からなる。）をた
とえばスパッタ法により形成し、その後、電解めっきに
よって、溝３１ａの深さよりも厚い銅層を上記シード層
上に堆積させる。続いて、ＣＭＰ処理によって、溝３１
ａ外の銅層、シード層およびバリアメタル層を除去して
第１酸化シリコン膜３１の表面が露出するまで表面の平
坦化を行うと、溝３１ａ内にのみ銅配線層３２が埋設さ
れた状態となる。この銅配線層３２（下地層）および露
出した第１酸化シリコン膜３１の表面には、第１窒化シ
リコン膜３４が形成される。

【００３１】次に、図１(b)に示すように、第２酸化シ
リコン膜３５（下層絶縁膜）、第２窒化シリコン膜３６
が順に積層される。そして、公知のフォトリソグラフィ
技術によって、第２窒化シリコン膜３６がプラグ用開口
３８に即したパターンでエッチングされる。その後、第
３酸化シリコン膜３７（上層絶縁膜）が形成される。そ
して、第２層目の配線パターンに対応したレジストによ
るパターニングにより、第３酸化シリコン膜３７および
第２酸化シリコン膜３５が一括してエッチングされ、溝
３７ａとプラグ用開口３８（ヴィアホール：開口）が形
成される。このプラグ用開口３８は、第１層目の銅配線
層３２の表面を露出させる。このようにして、いわゆる
デュアルダマシン構造が形成される。第２窒化シリコン
膜３６は、溝３７ａの形成の際のエッチングストッパと
して機能する。

【００３２】この状態でプラズマ窒化処理が行われるこ
とにより、図１(b)において「×」を付して示すよう
に、第２および第３酸化シリコン膜３５，３７の露出し
た表面が窒化されて、ＳｉＯＮ層（あるいはＳｉＮ層）
が形成される。すなわち、第２酸化シリコン膜３５にお
いてプラグ用開口３８の内壁をなす表面、第３酸化シリ
コン膜３７において溝３７ａの内壁（側壁および底面）
をなす表面、および第３酸化シリコン膜３７の上面の各
表層部分が窒化されることになる。

【００３３】次に、プラグ用開口３８から露出した第１
層目の銅配線層３２の表面をシードとした無電解めっき
により、図１(c)に示すように、銅プラグ４０がプラグ
用開口３８内に選択的に成長させられる。すなわち、銅
配線層３２の表面を下地層とし、この銅配線層３２を構
成する銅の自己触媒作用により、プラグ用開口３８内に
のみ選択的に銅が析出する。これにより、銅配線層３２
に対する密着性の良好な銅プラグ４０が得られる。

【００３４】無電解めっきは、めっき液中に半導体基板
を浸漬したり、半導体基板にめっき液をスプレーしたり
して行われるウェットプロセスであるので、プラグ用開
口３８のアスペクト比が高い場合でも、銅配線層３２と
銅プラグ４０は良好に密着し、スパッタリングを行う場
合のようなステップカバレッジ不良の問題が生じるおそ
れはない。

【００３５】銅プラグ４０の形成の後は、図１(d)にお
いて二点鎖線で示すように、全面に銅層４１が堆積させ
られる。この銅層４１の堆積は、スパッタ法などのＰＶ
Ｄ法（物理的気相成長法）、ＣＶＤ法（化学的気相成長
法）、ＥＰ（Electro Plating：電解めっき）などで行
うことができる。アスペクト比の大きなプラグ用開口３
８は既に銅プラグ４０で埋められているから、ＰＶＤ法
によって銅層４１を形成した場合でも、溝３７ａの内面
に良好に密着した銅層４１を形成できる。銅層４１の膜
厚は、溝３７ａの深さよりも厚くされる。

【００３６】銅層４１の形成後には、ＣＭＰ法による表
面研磨による平坦化処理が行われ、溝３７ａ外の銅層４
１が除去され、第３酸化シリコン膜３７の表面が露出さ
せられる。これにより、溝３７ａに埋設された第２層目
の銅配線層４１Ａが得られる。このようにこの実施形態
の半導体装置の製造方法では、プラグ用開口３８から露
出する第１層の銅配線層３２を下地層とした無電解めっ
きにより、簡単なプロセスで、良好な銅プラグ４０をプ
ラグ用開口３８内に埋設することができる。

【００３７】しかも、この実施形態の方法では、銅プラ
グ４０と銅配線層３２との間には、バリアメタル層が介
在されておらず、銅プラグ４０および第２層目の銅配線
層４１Ａと第２および第３酸化シリコン膜３５，３７と
の間の材料の拡散は、第２および第３酸化シリコン膜３
５，３７の表層部に形成された窒化物層によって阻止さ
れるようになっている。これにより、第１層目および第
２層目の銅配線層３２，４１Ａ間で比較的大きな電流が
流れる場合であっても、銅プラグ４０と第１層目の銅配
線層３２との間でのエレクトロマイグレーションに起因
する断線不良が生じることがない。

【００３８】さらに、バリアメタル層を用いていないの
で、銅層４１に対するＣＭＰ処理の際には、銅層のみを
除去すればよい。そのため、溝３７ａ外の銅層４１が除
去されて第３酸化シリコン膜３７が露出した状態におい
て、銅配線層４１Ａは良好な矩形断面を有することがで
きる。すなわち、ディッシングやエロージョンが生じに
くい。

【００３９】図２は、この発明の第２の実施形態に係る
半導体装置の製造方法を工程順に示す断面図である。こ
の実施形態の方法は、上述の第１の実施形態の方法と類
似しているので、図２において図１の各部に対応する部
分には図１の場合と同じ参照符号が付されている。この
第２の実施形態の方法では、第１層目の銅配線層３２が
形成され、さらに全面が第１窒化シリコン膜３４で覆わ
れた状態から、図２(a)に示すように、厚い第２酸化シ
リコン膜３５Ａが形成される。そして、公知のフォトリ
ソグラフィ技術によって、第２酸化シリコン膜３５Ａ
に、第２層目の配線パターンに対応した溝３７ａが形成
される。

【００４０】この後、さらに、図２(b)に示すように、
溝３７ａの底部と第２層目の銅配線層３２との間を所定
位置で連通させるためのプラグ用開口３８ａが形成され
る。そして、この状態でプラズマ窒化処理が行われるこ
とにより、溝３７ａの内壁（側壁および底面）、プラグ
用開口３８ａの内壁、および溝３７ａ外の第２酸化シリ
コン膜３５Ａの表面が窒化される。すなわち、第２酸化
シリコン膜３５Ａの露出している全表面が窒化される。

【００４１】次いで、図２(c)に示すように、プラグ用
開口３８ａから露出する銅配線層３２の表面をシードと
した無電解めっきにより、銅プラグ３８がプラグ用開口
３８ａ内に選択的に形成される。この後のプロセスは、
上述の第１の実施形態の場合と同様であり、これによ
り、図２(d)に示すように、第１層目および第２層目の
銅配線層３２，４１Ａを銅プラグ４０を介して接続した
多層配線構造が得られる。

【００４２】なお、上述の第１および第２の実施形態で
は、第１層目の銅配線層３２が埋設される溝３１ａの内
壁にはバリアメタル層３３を配置しているが、図３(a)
および図３(b)に第１および第２の実施形態に対する変
形例をそれぞれ示すように、溝３１ａの内壁をプラズマ
窒化などで窒化しておけば（「×」で示す。）、バリア
メタル層３３を排することができる。

【００４３】図４は、この発明の第３の実施形態に係る
半導体装置の製造方法を工程順に示す断面図である。こ
の実施形態の方法では、層間絶縁膜を介して積層された
第１層目および第２層目のアルミニウム系配線層５１，
５２が、銅プラグ５３を介して接続されて、多層配線構
造の半導体装置が形成される。詳細に説明すると、ま
ず、図４(a)に示すように、半導体基板（たとえば、シ
リコン基板）上に形成された第１酸化シリコン膜５５上
に、バリアメタル層（たとえば、ＴｉＮからなる。）５
６が積層され、さらに、ＰＶＤ法（たとえばスパッタ
法）によって、アルミニウム合金層５１Ａが形成され
る。さらに、このアルミニウム合金層５１Ａ上に、下地
層となる銅層５７（表面銅層）が、ＰＶＤ法（たとえ
ば、スパッタ法または蒸着法）によって、可能な限り薄
く形成される。アルミニウム合金層５１ａは、たとえ
ば、Ａｌ−Ｃｕ合金やＡｌ−Ｓｉ−Ｃｕ合金からなる。
むろん、アルミニウム合金の代わりにアルミニウムが用
いられてもよい。

【００４４】次いで、図４(b)に示すように、第１層の
配線パターンに対応したレジスト５８がパターン形成さ
れ、このレジスト５８をマスクとして、銅層５７がエッ
チングされてパターニングされる。この場合のエッチン
グには、ウエットエッチングが適用されてもよいし、た
とえばアルゴン粒子や塩素粒子を利用したドライエッチ
ングが利用されてもよい。銅層５７は、膜厚が薄く、ま
た、後述のプラグ用開口６１から露出する部分に存在し
ていれば十分なので、ウエットエッチングでも十分であ
る。

【００４５】さらに、図４(c)に示すように、上記レジ
スト５８をマスクとしたドライエッチング（たとえば、
塩素系ドライエッチング。ウエットエッチングでもよい
が、微細加工のためにはドライエッチングが好まし
い。）によって、アルミニウム合金層５１Ａがパターニ
ングされて第１層目のアルミニウム系配線層５１が形成
され、さらに、バリアメタル層５６が同じパターンにパ
ターニングされる。

【００４６】レジスト５８を除去した後、図４(d)に示
すように、銅の拡散防止のためのストッパ層をなす窒化
シリコン層６０が全面に薄く形成され、さらに、第２酸
化シリコン膜５９が全面に形成される。その後、公知の
フォトリソグラフィ技術の適用により、第２酸化シリコ
ン膜５９および窒化シリコン層６０が開口されてプラグ
用開口６１（ヴィアホール：開口）が形成され、下地の
銅層５７が露出させられる。この状態で、プラズマ窒化
処理が施されることにより、第２酸化シリコン膜５９の
露出面の表層が窒化されて、ＳｉＯＮ膜が形成される。
すなわち、第２酸化シリコン膜５９において、プラグ用
開口６１の内壁を形成する表面および上面の表層部に窒
化膜部（図４において「×」を付した部分）が形成され
る。

【００４７】続いて、プラグ用開口６１から露出した銅
層５７を下地層として利用した無電解めっきにより、銅
の自己触媒作用を利用して、プラグ用開口６１内に選択
的に銅を析出させる。これにより、プラグ用開口６１に
埋設された銅プラグ５３が形成される。次に、図４(e)
に示すように、必要に応じてバリアメタル層６２（Ｔｉ
Ｎなど）を介在させて、第２層目のアルミニウム系配線
層５２が形成される。このアルミニウム系配線層５２
は、Ａｌ−Ｃｕ合金やＡｌ−Ｓｉ−Ｃｕ合金などのアル
ミニウム合金で形成されてもよく、アルミニウムで形成
されてもよい。

【００４８】バリアメタル層５６，６２は、必ずしも必
要ではないが、シリコンノジュールの防止やスパイク防
止のために、設けられることが好ましい。以上のように
この実施形態の方法では、第１層目のアルミニウム系配
線層５１の上面に銅層５７が形成され、この銅層５７を
シードとして利用した無電解めっきによって、プラグ用
開口６１内に選択的に銅を析出させて銅プラグ５３を形
成するようにしている。したがって、プラグ用開口６１
のアスペクト比が高い場合であっても、第１層のアルミ
ニウム系配線層５１との接続状態の良好な銅プラグ５３
を形成することができる。

【００４９】そして、ＣＶＤ法によるタングステン層の
形成と、このタングステン層のエッチングによってプラ
グを形成していた従来技術（図７）に比較して、はるか
に安価でかつ簡単なプロセスで、第１層および第２層の
アルミニウム系配線層５１，５２間を接続する銅プラグ
５３を形成することが可能になる。また、銅プラグは、
タングステンプラグよりも抵抗が低いので、低抵抗化を
実現できる。

【００５０】また、酸化シリコン膜５９への銅材料の拡
散についても、酸化シリコン膜５９の表面の窒化処理に
よって防止しているので、この点においても、プロセス
の簡略化が図られている。図５は、この発明の第４の実
施形態に係る半導体装置の製造方法を工程順に示す断面
図である。この実施形態は、いわゆるチップサイズパッ
ケージの半導体装置の製造工程に本発明の方法を適用し
た例である。より具体的には、半導体装置の内部配線層
に接続された銅再配線層の形成、およびこの銅再配線層
に接続された銅バンプの形成のために、本発明の方法が
適用される。

【００５１】まず、図５(a)に示すように、半導体基板
上の第１絶縁膜７１には、配線パターンに対応した溝７
１ａが形成され、この溝７１ａ内に銅配線パッド７２
（下地層を兼ねる内部配線層）が埋め込まれる。この銅
配線パッド７２の代わりに、ポリシリコンやアルミニウ
ムにより内部配線およびパッド（内部配線層）を形成
し、このパッド上にスパッタ法などにより銅を被着して
下地層を形成してもよい。さらに、銅配線パッド７２に
対応する開口７３を有するポリイミド膜７４（絶縁膜）
が形成される。ポリイミド膜の代わりに窒化シリコン膜
を用いてもよい。

【００５２】次に、図５(b)に示すように、ポリイミド
膜７４の表面上で、予め定めた銅パッド７２同士を接続
する銅再配線層７６が形成される。銅再配線層７６の形
成には、たとえば、リフトオフ法が適用できる。すなわ
ち、ポリイミド膜７４の全面に、スパッタリングにより
銅のシード層を成膜し、その上に、レジストパターンを
形成する。そして、銅の電解めっきを行った後に、レジ
ストを除去することにより、不要な銅層部分を剥離す
る。その後、ウエットエッチングなどにより、銅のシー
ド層を除去する。なお、ここでは、一括して銅再配線を
行ったが、プラグ部分のアスペクトが高い場合、無電解
めっきを用いて銅プラグ７５だけを先に形成し、その
後、上記の再配線プロセスを用いて、銅再配線層７６を
形成してもよい。

【００５３】この後、バンプ用開口８０ａを有する絶縁
膜８０を図５(c)のように形成する。そして、図５(d)に
示すように、銅の無電解めっきにより、バンプ用開口８
０ａから露出する銅再配線層７６を下地層として、その
上に選択的に銅バンプ７７が成長させられる。この後
は、図５(e)に示すように、銅バンプ７７の上に半田ボ
ール８１が形成される。

【００５４】なお、図５(c)の工程において、絶縁膜８
０の代わりにレジストを用い、選択的無電解銅めっきを
施して、当該レジストに形成されたバンプ用開口内に選
択的に銅バンプ７７を成長させるようにしてもよい。そ
の後、レジストを除去し、さらに樹脂封止すれば、図５
(d)と同様の形態を作ることができる。このように、こ
の実施形態によれば、無電解めっきを利用した簡単なプ
ロセスにより、銅バンプ７７の形成が達成されている。
これにより、チップサイズパッケージの半導体装置の生
産コストの低減に寄与することができる。

【００５５】同様な構成を作成するための従来技術で
は、プラグ用の開口を形成した後に、開口の内壁を含む
全面にスパッタリングなどでシード層を形成し、このシ
ード層上にレジストをパターン形成した上で電解めっき
を行うことにより、銅再配線層が形成され、さらに別の
レジストパターンを用いて、同様のプロセスにより銅バ
ンプが形成される。この後、シード層の不要部分がウエ
ットエッチングにより除去される。このようなプロセス
では、シード層の全面形成や、シード層の不要部分の除
去などが必要であるため、工程が複雑である。しかもプ
ラグ用の開口のアスペクト比が高い場合には、プラグ用
開口内において、シード層と内部配線のパッドとの密着
性が不十分になる場合もあり、接続不良が生じるおそれ
がある。

【００５６】この実施形態の方法にはこのような欠点が
なく、開口７３のアスペクト比が高くても密着性の良好
な銅プラグ７５を形成でき、かつ簡単なプロセスで銅バ
ンプ７７を形成できる。以上、この発明の４つの実施形
態について説明したが、この発明は、他の形態でも実施
することができる。たとえば、上述の第１の実施形態で
は、デュアルダマシンプロセスに本発明が適用された例
について説明したが、この発明はシングルダマシンプロ
セスにおける銅プラグの形成に適用されてもよい。すな
わち、図１のプロセスにおいて、銅プラグ４０を形成し
た後に酸化シリコン膜３７を形成し、この酸化シリコン
膜３７に溝３７ａを形成して、この溝３７ａに銅配線層
４１ａを埋設するようにしてもよい。

【００５７】その他、特許請求の範囲に記載された事項
の範囲で種々の変更を施すことが可能である。

【図面の簡単な説明】

【図１】この発明の第１の実施形態に係る半導体装置の
製造方法を工程順に示す断面図である。

【図２】この発明の第２の実施形態に係る半導体装置の
製造方法を工程順に示す断面図である。

【図３】第１および第２の実施形態の変形例を説明する
ための断面図である。

【図４】この発明の第３の実施形態に係る半導体装置の
製造方法を工程順に示す断面図である。

【図５】この発明の第４の実施形態に係る半導体装置の
製造方法を工程順に示す断面図である。

【図６】従来からのデュアルダマシンプロセスを工程順
に示す断面図である。

【図７】多層配線構造の形成のための別の従来技術を工
程順に示す断面図である。

【符号の説明】

３２銅配線層３５酸化シリコン膜３７酸化シリコン膜３７ａ溝３８プラグ用開口４０銅プラグ４１銅層４１Ａ銅配線層５１アルミニウム系配線層５１Ａアルミニウム合金層５２アルミニウム系配線層５３銅プラグ５７銅層５９酸化シリコン膜６１プラグ用開口７２銅配線パッド７３開口７４ポリイミド膜７５銅プラグ７６銅再配線層７７銅バンプ８０絶縁膜８０ａバンプ用開口

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4K022 AA02 BA08 CA06 DA01 EA04 4M104 AA01 BB04 BB30 CC01 DD07 DD16 DD17 DD53 EE12 EE17 FF18 FF21 HH01 HH09 HH12 5F033 HH07 HH08 HH09 HH11 JJ11 KK04 KK08 KK09 KK11 KK33 MM01 MM05 MM08 MM12 MM13 NN01 PP06 PP15 PP27 PP28 QQ08 QQ09 QQ10 QQ11 QQ19 QQ23 QQ28 QQ37 QQ48 QQ90 RR04 RR06 RR22 TT02 VV07 XX01 XX05 XX10 XX14 XX34

Claims

【特許請求の範囲】

【請求項１】半導体基板上に銅析出反応の触媒物質を含
む下地層を形成する工程と、この下地層上に絶縁膜を形成する工程と、この絶縁膜に、上記下地層を露出させる開口を形成する
工程と、無電解めっきによって上記下地層上に銅を選択的に析出
させることにより、上記開口内に銅プラグを形成する工
程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】上記下地層は、銅配線層であることを特徴
とする請求項１記載の半導体装置の製造方法。
【請求項３】上記下地層は、アルミニウム系配線層の表
面に形成された表面銅層であることを特徴とする請求項
１記載の半導体装置の製造方法。
【請求項４】上記銅プラグの形成の前に、上記開口の内
壁を窒化させるステップをさらに含むことを特徴とする
請求項１ないし３のいずれかに記載の半導体装置の製造
方法。
【請求項５】上記絶縁膜上に、上記銅プラグに接続する
配線層を形成する工程をさらに含むことを特徴とする請
求項１ないし４のいずれかに記載の半導体装置の製造方
法。
【請求項６】下層絶縁膜としての上記絶縁膜上に、別の
上層絶縁膜を形成する工程と、上記上層絶縁膜に配線パターンに対応した溝を形成する
工程とをさらに含み、上記下層絶縁膜に開口を形成する工程は、上記溝の形成
に引き続いて、当該溝に連通するように上記開口を形成
する工程を含み、さらに、上記銅プラグの形成の後に、上記溝内に、当該
銅プラグに接続された銅配線層を埋設する工程を含むこ
とを特徴とする請求項１ないし４のいずれかに記載の半
導体装置の製造方法。
【請求項７】上記銅プラグの形成前に、上記溝および開
口の内壁を窒化する工程をさらに含むことを特徴とする
請求項６記載の半導体装置の製造方法。
【請求項８】上記下地層は、内部配線層に接続されて形
成され、上記絶縁膜上に上記銅プラグに接続された銅の再配線層
を形成する工程をさらに含むことを特徴とする請求項１
ないし４のいずれかに記載の半導体装置の製造方法。
【請求項９】上記銅の再配線層上に、無電解めっきによ
って選択的に銅を析出させることにより、上記絶縁膜上
に隆起した銅バンプを形成する工程をさらに含むことを
特徴とする請求項８記載の半導体装置の製造方法。