JP2002134612A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002134612A
JP2002134612A JP2000327154A JP2000327154A JP2002134612A JP 2002134612 A JP2002134612 A JP 2002134612A JP 2000327154 A JP2000327154 A JP 2000327154A JP 2000327154 A JP2000327154 A JP 2000327154A JP 2002134612 A JP2002134612 A JP 2002134612A
Authority
JP
Japan
Prior art keywords
film
metal film
metal
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000327154A
Other languages
English (en)
Other versions
JP3686325B2 (ja
Inventor
Hideo Nakagawa
秀夫 中川
Eiji Tamaoka
英二 玉岡
Masabumi Kubota
正文 久保田
Tetsuya Ueda
哲也 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000327154A priority Critical patent/JP3686325B2/ja
Priority to US09/982,144 priority patent/US20020050651A1/en
Priority to TW090126602A priority patent/TW523868B/zh
Publication of JP2002134612A publication Critical patent/JP2002134612A/ja
Priority to US10/958,282 priority patent/US7144761B2/en
Application granted granted Critical
Publication of JP3686325B2 publication Critical patent/JP3686325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 接続孔のアスペクト比が高くなっても、接続
孔に形成されるプラグにボイドができないようにする。 【解決手段】 第１のバリアメタル層１０２、第１の金
属膜１０３、第２のバリアメタル層１０４及び第２の金
属膜１０５からなる積層膜の上に第１の層間絶縁膜１０
７を形成した後、該第１の層間絶縁膜１０７に接続孔１
０９を形成して第２の金属膜１０５を露出させる。接続
孔１０９の内部において第２の金属膜１０５の上に第３
の金属膜１１１を成長させて該第３の金属膜１１１から
なるプラグを形成する。前記積層膜に対して、第３の金
属膜１１１からなるプラグ及びパターン化された第１の
層間絶縁膜１０７をマスクにしてエッチングを行なっ
て、前記積層膜からなる金属配線を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、金属配線と、該金
属配線と接続するプラグとを備えた半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】現在量産化されている最先端の半導体装
置の加工寸法は０．１８μｍであり、加工寸法の微細化
は今後ますます進み、次世代以降の加工寸法は０．１５
μｍ、０．１３μｍ、そして０．１μｍと確実に微細化
していく。その際、金属配線とプラグとの位置合せ（ア
ライメント）精度は±１０％以下であることが好まし
い。
【０００３】しかしながら、金属配線の微細化が進む中
で、±１０％以下のアライメント精度を実現するために
は、リソグラフィ技術のみでは対応が困難であり、セル
フアライメント法を用いる微細加工が必要不可欠となっ
てくる。
【０００４】また、近年の多層配線は、配線遅延を低減
するために、層間絶縁膜として比誘電率ｋが小さい材
料、いわゆるＬｏｗ−ｋ材料を使用する技術、又は配線
間にエアギャップ（空隙）を形成する技術等の開発が進
められている。
【０００５】以下、アライメント精度の向上を目的とし
て開発されたセルフアライメント法により形成された、
プラグ及び金属配線を備えた半導体装置の製造方法の一
例について、図１７（ａ）〜（ｄ）、図１８（ａ）〜
（ｃ）、図１９（ａ）〜（ｃ）及び図２０（ａ）〜
（ｃ）を参照しながら説明する。
【０００６】まず、図１７（ａ）に示すように、半導体
基板１０の上に、周知の化学気相蒸着（ＣＶＤ：Chemic
al Vapor Deposition ）法又は回転塗布法により、絶縁
性物質からなる絶縁膜１１を形成した後、図示は省略し
ているが、絶縁膜１１に、半導体基板１０又は半導体基
板１０上の配線と接続されるプラグを形成する。尚、絶
縁膜１１としては、通常、シリコン酸化膜（比誘電率ｋ
は４．３程度である。）又はシリコン酸化膜よりも比誘
電率の低い低誘電率膜が用いられる。
【０００７】次に、図１７（ｂ）に示すように、絶縁膜
１１の上に、第１のバリアメタル層１２、金属膜１３及
び第２のバリアメタル層１４を順次堆積して積層金属膜
１５を形成する。尚、金属膜１３は、周知のスパッタリ
ング法により堆積されたアルミニウム膜からなり、第１
及び第２のバリアメタル層１２、１４は、周知のスパッ
タリング法により堆積され、金属膜１３がアルミニウム
膜からなる場合には、通常窒化チタンが用いられる。
【０００８】次に、図１７（ｃ）に示すように、積層金
属膜１５の上に、ＣＶＤ法又は回転塗布法により、絶縁
性物質からなる第１の層間絶縁膜１６を形成した後、該
第１の層間絶縁膜１６の上に、周知のリソグラフィ法に
より、第１のレジストパターン１７を形成する。
【０００９】次に、図１７（ｄ）に示すように、第１の
層間絶縁膜１６に対して第１のレジストパターン１７を
マスクとしてドライエッチングを行なって、第１の層間
絶縁膜１６に接続孔（ヴィアホール）１８を形成する。
【００１０】次に、図１８（ａ）に示すように、ＣＶＤ
法により、第１の層間絶縁膜１６の上に導電膜１９を接
続孔１８が埋まるように堆積する。尚、導電膜１９とし
ては、例えばタングステン膜が用いられ、図示は省略し
ているが、導電膜１９の下側にはスパッタリング法によ
り形成されたチタン膜及び窒化チタン膜からなるバリア
メタル層が形成されている。
【００１１】ところで、接続孔１８のアスペクト比（開
口径に対する深さの比）がおよそ４以上になると、導電
膜１９における接続孔１８の内部の領域にボイド２０が
形成される。
【００１２】次に、導電膜１９における第１の層間絶縁
膜１６の上側に位置する部分を例えば化学機械研磨（CM
P：Chemical Mechanical Polishing）法により除去し
て、図１８（ｂ）に示すようにプラグ２１を形成した
後、第１の層間絶縁膜１６に対して全面的にドライエッ
チングを行なって、図１８（ｃ）に示すように、第１の
層間絶縁膜１６を薄膜化する。
【００１３】次に、図１９（ａ）に示すように、薄膜化
された第１の層間絶縁膜１６の上に第２のレジストパタ
ーン２２を形成した後、第１の層間絶縁膜１６に対して
第２のレジストパターン２２をマスクにしてドライエッ
チングを行なって、図１９（ｂ）に示すように、パター
ン化された第１の層間絶縁膜１６Ａを形成する。
【００１４】次に、積層金属膜１５に対して、プラグ２
１及びパターン化された第１の層間絶縁膜１６Ａをマス
クにしてドライエッチングを行なって、図１９（ｃ）に
示すように、積層金属膜１５からなる金属配線１５Ａを
形成する。このように、プラグ２１と金属配線１５Ａと
はセルフアライメント構造になっているため、プラグ２
１と金属配線１５Ａとの間の位置ずれは発生しない。
【００１５】尚、第２のレジストパターン２２は、積層
金属膜１５に対するドライエッチング工程の前又は後
に、アッシングにより除去される。第２のレジストパタ
ーン２２が積層金属膜１５に対するドライエッチング工
程の後に除去される場合であっても、第２のレジストパ
ターン２２におけるプラグ２１の上に存在する部分は、
積層金属膜１５に対するドライエッチング工程において
消滅するため、プラグ２１の上部が若干エッチングされ
るので、ボイド２０の上部に開口部２０ａが形成され
る。
【００１６】次に、絶縁膜１１及びパターン化された第
１の層間絶縁膜１６Ａに対して全面的にドライエッチン
グを行なって、図２０（ａ）に示すように、絶縁膜１１
及びパターン化された第１の層間絶縁膜１６Ａを薄膜化
する。
【００１７】次に、図２０（ｂ）に示すように、ＣＶＤ
法により、半導体基板１０の上に全面に亘って第２の層
間絶縁膜２３を堆積して、金属配線１５Ａ同士の間に空
隙（エアギャップ）２４を形成した後、図２０（ｃ）に
示すように、ＣＭＰ法により第２の層間絶縁膜２３を平
坦化する。
【００１８】その後、図１７（ｂ）〜図２０（ｃ）に示
す工程を繰り返し行なうと、エアギャップを有する多層
配線構造を備えた半導体装置を製造することができる。
【００１９】
【発明が解決しようとする課題】ところが、前述した従
来の半導体装置の製造方法によると、接続孔１８のアス
ペクト比がおよそ４以上になると、図１８（ｂ）のよう
に、プラグ２１の内部にボイド２０が形成されるため、
空隙２４を有する金属配線１５Ａが形成されたときに
は、図２０（ｃ）に示すように、プラグ２１のボイド２
０に完全な開口部２０ａが形成されてしまう。
【００２０】このため、第２の層間絶縁膜２３の上に形
成される上層の金属配線と、プラグ２１との間の電気抵
抗が著しく増大するので、デバイスの特性が劣化すると
いう問題がある。
【００２１】この場合、上層の金属配線と接続プラグ２
１との電気抵抗が限界を越える程度に大きくなると、金
属配線構造の信頼性が著しく低下し、最悪の場合には半
導体装置が動作しなくなるという問題が起きる。
【００２２】また、第２の層間絶縁膜２３をＣＭＰ法に
より平坦化する工程において、ＣＭＰ法に用いる研磨剤
がボイド２０の内部に侵入し、プラグ２１が研磨剤によ
り腐食されるという問題も発生する。
【００２３】前記に鑑み、本発明は、接続孔のアスペク
ト比が高くなっても、接続孔に形成されるプラグにボイ
ドができないようにして、高性能で且つ高信頼性を有す
る半導体装置が得られるようにすることを目的とする。
【００２４】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置は、半導体基板上に絶縁膜
を介して堆積された第１の金属膜と、該第１の金属膜の
上に堆積された第２の金属膜との積層膜からなる金属配
線と、金属配線の上に形成された層間絶縁膜と、層間絶
縁膜に形成された接続孔の内部において第２の金属膜の
上に選択的に成長した第３の金属膜からなるプラグとを
備えている。
【００２５】本発明に係る半導体装置によると、プラグ
は、接続孔の内部において第２の金属膜の上に選択的に
成長した第３の金属膜からなるため、プラグにはボイド
が存在しないので、半導体装置の性能及び信頼性が向上
する。
【００２６】本発明に係る半導体装置において、第３の
金属膜はメッキ法により成長した膜であることが好まし
い。
【００２７】このようにすると、第２の金属膜の上に第
３の金属膜を確実に成長させることができるので、半導
体装置の性能及び信頼性が確実に向上する。
【００２８】本発明に係る半導体装置において、第２の
金属膜と第３の金属膜とは同種の金属からなることが好
ましい。
【００２９】このようにすると、第２の金属膜の上に第
３の金属膜を確実に成長させることができるので、半導
体装置の性能及び信頼性が確実に向上する。
【００３０】本発明に係る半導体装置において、第２の
金属膜及び第３の金属膜は銅を主成分とする金属からな
り、第３の金属膜はメッキ法により成長しており、第２
の金属膜と第３の金属膜との間には密着層が形成されて
いないことが好ましい。
【００３１】このように、第２の金属膜及び第３の金属
膜が銅を主成分とする金属からなり、第３の金属膜がメ
ッキ法により選択的に成長すると、低抵抗で且つ金属配
線との接触抵抗が低いプラグを確実に形成することがで
きる。
【００３２】本発明に係る半導体装置において、層間絶
縁膜における金属配線同士の間には空隙が形成されてい
ることが好ましい。
【００３３】このようにすると、層間絶縁膜における金
属配線間の比誘電率を低減して、金属配線間の静電容量
を抑制することができる。
【００３４】本発明に係る半導体装置において、金属配
線を構成する第１の金属膜の配線抵抗は、金属配線を構
成する第２の金属膜の配線抵抗のほぼ５分の１以下であ
ることが好ましい。
【００３５】このようにすると、金属配線を流れる電流
は実質的に第１の金属膜中を流れて第２の金属配線中に
は殆ど流れないため、第１の金属膜は電流を流す役割を
担う一方第２の金属膜は第３の金属膜を成長させるため
のシード層として役割を担うというように、第１の金属
膜と第２の金属膜とが役割分担をできるので、第１の金
属膜及び第２の金属膜として役割に応じた最適な材料を
選択することができる。
【００３６】本発明に係る半導体装置において、金属配
線を構成する第１の金属膜の配線抵抗と、金属配線を構
成する第２の金属膜の配線抵抗とは、ほぼ等しいことが
好ましい。
【００３７】このようにすると、第１の金属膜を流れる
電流の分布定数回路における位相と、第２の金属膜を流
れる電流の分布定数回路における位相とは、金属配線の
全領域においてほぼ等しくなるので、該金属配線を流れ
る電流により伝搬される信号の乱れを最小限に抑制する
ことができる。
【００３８】本発明に係る半導体装置の製造方法は、半
導体基板上に絶縁膜を介して第１の金属膜を堆積する工
程と、第１の金属膜の上に第２の金属膜を堆積する工程
と、第２の金属膜の上に層間絶縁膜を形成する工程と、
層間絶縁膜に接続孔を形成して、第２の金属膜を接続孔
に露出させる工程と、接続孔の内部において第２の金属
膜の上に第３の金属膜を選択的に成長させて、第３の金
属膜からなるプラグを形成する工程と、層間絶縁膜を配
線形状にパターニングして、パターン化された層間絶縁
膜を形成する工程と、第１の金属膜と第２の金属膜とか
らなる積層膜に対して、プラグ及びパターン化された層
間絶縁膜をマスクにしてエッチングを行なって、積層膜
からなる金属配線を形成する工程とを備えている。
【００３９】本発明に係る半導体装置の製造方法による
と、第２の金属膜の上に層間絶縁膜を形成した後、該層
間絶縁膜に接続孔を形成して、第２の金属膜を接続孔に
露出させ、その後、接続孔の内部において第２の金属膜
の上に第３の金属膜を選択的に成長させて、第３の金属
膜からなるプラグを形成するため、接続孔の底部に均一
で且つ所望の厚さを持つ第２の金属膜からなるシード層
を形成できるので、第３の金属膜を確実に成長させるこ
とができ、これによって、ボイドの無い良好なプラグを
形成することができる。
【００４０】本発明に係る半導体装置の製造方法におい
て、第３の金属膜はメッキ法により成長することが好ま
しい。
【００４１】このようにすると、第２の金属膜の上に第
３の金属膜を確実に成長させることができるので、半導
体装置の性能及び信頼性が確実に向上する。
【００４２】本発明に係る半導体装置の製造方法におい
て、第２の金属膜と第３の金属膜とは同種の金属からな
ることが好ましい。
【００４３】このようにすると、第２の金属膜の上に第
３の金属膜を確実に成長させることができるので、半導
体装置の性能及び信頼性が確実に向上する。
【００４４】本発明に係る半導体装置の製造方法におい
て、第２の金属膜及び第３の金属膜は銅を主成分とする
金属からなり、第３の金属膜は、第２の金属膜との間に
密着層を介在させることなく、メッキ法により成長する
ことが好ましい。
【００４５】このようにすると、低抵抗で且つ金属配線
との接触抵抗が低いプラグを確実に形成することができ
る。
【００４６】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置及びその製造方法に
ついて、図面を参照しながら説明する。
【００４７】図１は、第１の実施形態に係る半導体装置
の製造方法のシーケンスを表わしている。図１に示すよ
うに、第１の実施形態に係る半導体装置の製造方法は、
半導体基板上の絶縁膜の上に積層金属膜を形成する第１
の工程と、該積層金属膜の上に第１の層間絶縁膜を形成
する第２の工程と、該第１の層間絶縁膜に前記積層金属
膜に達するように接続孔を形成する第３の工程と、該接
続孔に導電膜を埋め込んでプラグを形成する第４の工程
と、積層金属膜をパターニングして金属配線を形成する
第５の工程と、第２の層間絶縁膜を形成する第６の工程
と、第２の層間絶縁膜を平坦化する第７の工程とを備え
ている。
【００４８】また、前述の第１〜第７の工程を繰り返し
行なうことにより、多層配線構造を有する半導体装置を
製造することができる。
【００４９】以下、前述の第１〜第７の工程について図
面を参照しながら詳細に説明する。
【００５０】＜第１の工程＞以下、半導体基板上の絶縁
膜の上に積層金属膜を形成する第１の工程について、図
２及び図９（ａ）〜（ｄ）を参照しながら説明する。
【００５１】まず、図９（ａ）に示すように、半導体基
板１００の上に、ＣＶＤ法又は回転塗布法により、絶縁
性物質からなる絶縁膜１０１を形成した後、図示は省略
しているが、絶縁膜１０１に、半導体基板１００又は半
導体基板１００上の配線と接続されるプラグを形成す
る。尚、絶縁膜１０１としては、シリコン酸化膜（比誘
電率ｋは４．３程度である。）又はシリコン酸化膜より
も比誘電率が低い低誘電率膜（いわゆる、Ｌｏｗ−ｋ
膜）が用いられる。低誘電率膜としては、アロマティク
ポリマー等の有機膜、フッ素を含有するシリコン酸化膜
（Fluorinated Silicate Glass）のような無機膜、又は
メチル基等を含有するシリコン酸化膜のような有機無機
ハイブリッド膜等を用いることができる。また、Ｌｏｗ
−ｋ膜よりも比誘電率が低いＵＬＫ（Ｕｌｔｒａ Ｌｏ
ｗ−Ｋ）膜であって、Ｓｉ−Ｓｉ結合及びＳｉ−Ｏ結合
を有し内部に空孔を有するポーラス膜等を用いることも
できる。
【００５２】次に、図９（ｂ）に示すように、絶縁膜１
０１の上に、第１のバリアメタル層１０２、第１の金属
膜１０３及び第２のバリアメタル層１０４を順次堆積し
た後、図９（ｃ）に示すように、第２のバリアメタル層
１０４の上に第２の金属膜１０５を堆積し、その後、図
９（ｄ）に示すように、第２の金属膜１０５の上に拡散
防止膜１０６を堆積する。
【００５３】第１の金属膜１０３は、スパッタリング
法、ＣＶＤ法又はメッキ法により形成され、アルミ合
金、金、銀、銅又はプラチナ等の低抵抗材料を用いるこ
とができ、第２の金属膜１０５は、スパッタリング法、
ＣＶＤ法又はメッキ法により形成され、金、銀、銅又は
プラチナ等の低抵抗材料を用いることができる。
【００５４】第１及び第２のバリアメタル層１０２、１
０４としては、チタン膜若しくは窒化チタン膜又はタン
タル膜若しくは窒化タンタル膜のように、密着性を向上
させると共に金属の拡散を防止する膜を用いることが好
ましい。
【００５５】拡散防止膜１０６としては、第２の金属膜
１０５を構成する金属の拡散を防止できる膜であること
が必要であって、例えばＣＶＤ法により堆積されるシリ
コン窒化膜又はシリコン炭化膜等を用いることができ
る。また、拡散防止膜１０６としては、比誘電率の低い
膜であることが好ましいと共に密着性に優れていること
が好ましい。
【００５６】尚、第１及び第２のバリアメタル層１０
２、１０４は第１の金属膜１０３を構成する金属が拡散
し難い場合には省いてもよいし、拡散防止膜１０６は、
第２の金属膜１０５が密着性に優れていると共に拡散し
難い場合には省いてもよい。
【００５７】＜第２の工程＞以下、積層金属膜の上に第
１の層間絶縁膜を形成する第２の工程について、図３及
び図１０（ａ）を参照しながら説明する。
【００５８】まず、図１０（ａ）に示すように、積層金
属膜を構成する拡散防止膜１０６の上に、ＣＶＤ法又は
回転塗布法により、絶縁性物質からなる第１の層間絶縁
膜１０７を形成する。第１の層間絶縁膜１０７として
は、シリコン酸化膜、又はＬｏｗ−Ｋ）膜、例えばアロ
マティクポリマー等の有機膜、フッ素を含有するシリコ
ン酸化膜等の無機膜若しくはメチル基等を含有するシリ
コン酸化膜等の有機無機ハイブリッド膜、又はＵＬＫ
膜、例えばＳｉ−Ｓｉ結合及びＳｉ−Ｏ結合を有し内部
に空孔を有するポーラス膜等を用いることができる。
【００５９】＜第３の工程＞以下、第１の層間絶縁膜に
接続孔（ヴィアホール）を形成する第３の工程につい
て、図４及び図１０（ｂ）、（ｃ）を参照しながら説明
する。
【００６０】図１０（ｂ）に示すように、第１の層間絶
縁膜１０７の上に、周知のリソグラフィ法により、第１
のマスクパターン１０８を形成した後、第１の層間絶縁
膜１０７及び拡散防止膜１０６に対して、第１のマスク
パターン１０８をマスクとし且つフロンを主成分とする
ガスを用いるプラズマエッチングを行なって、図１０
（ｃ）に示すように、第１の層間絶縁膜１０７及び拡散
防止膜１０６に接続孔１０９を形成する。
【００６１】尚、第１のマスクパターン１０８として
は、第１の層間絶縁膜１０７が無機膜又は有機無機ハイ
ブリッド膜からなる場合にはレジストパターンを用いる
ことが好ましく、第１の層間絶縁膜１０７が有機膜から
なる場合にはシリコン酸化膜等からなるハードマスクを
用いることが好ましい。
【００６２】また、第１の層間絶縁膜１０７及び拡散防
止膜１０６に対するプラズマエッチングは、連続して行
なってもよいし、２工程に分けて行なってもよい。
【００６３】＜第４の工程＞以下、プラグを形成する第
４の工程について、図５、図１１（ａ）〜（ｃ）及び図
１２（ａ）を参照しながら説明する。
【００６４】まず、図１１（ａ）に示すように、ＣＶＤ
法又はスパッタ法により、接続孔１０９の壁面及び底面
並びに第１の層間絶縁膜１０７の上面に対して全面に亘
って密着層１１０を堆積する。
【００６５】次に、密着層１１０に対して、例えばフロ
ンを主成分とするエッチングガスからなるプラズマを用
いる異方性エッチングを行なって、図１１（ｂ）に示す
ように、密着層１１０における、接続孔１０９の底面及
び第１の層間絶縁膜１０７の上面に存在する部分を除去
して、密着層１１０を接続孔１０９の壁面にのみ残存さ
せる。その後、接続孔１０９の底部に露出した第２の金
属膜１０５の表面を、例えばアルゴンガスからなるプラ
ズマ又はアルゴンと水素との混合ガスからなるプラズマ
を用いてスパッタリングすることによりクリーニングを
行なう。
【００６６】次に、図１１（ｃ）に示すように、接続孔
１０９の底面に露出している第２の金属膜１０５の上に
第３の金属膜１１１をメッキ法により選択的に成長させ
た後、該第３の金属膜１１１における第１の層間絶縁膜
１０７の上に存在する部分をＣＭＰ法により除去して、
図１２（ａ）に示すように、第３の金属膜１１１からな
るプラグ１１２を形成する。
【００６７】第３の金属膜１１１としては、金、銀、銅
又はプラチナ等の低抵抗金属を用いることができ、第２
の金属膜１０５と第３の金属膜１１１とは、同種の金属
であってもよいし、異なる金属であってもよい。もっと
も、第３の金属膜１１１として第２の金属膜１０５と同
種の金属を用いると、第３の金属膜１１１を無電解メッ
キ法だけでなく電解メッキ法によっても成長させること
は容易である。
【００６８】第３の金属膜１１１は、無電解メッキ法又
は電解メッキ法により成長させることができるが、第２
の金属膜１０５が半導体基板１００の上にシート状に存
在するため、第３の金属膜１１１を電解メッキ法により
成長させることは容易である。
【００６９】密着層１１０としては、シリコン窒化膜又
はシリコン炭化膜等のような絶縁膜を用いることができ
るが、第３の金属膜１１１を構成する金属が第１の層間
絶縁膜１０７に拡散することを防止できる材料を選択す
ることが好ましい。従って、密着層１１０の材質として
は、第３の金属膜１１１との適合性を考慮して選択する
ことが好ましい。
【００７０】ところで、従来から知られているプラグの
形成方法、つまり、ＣＶＤ法により接続孔に金属膜例え
ばタングステン膜を埋め込む第１の方法、又はスパッタ
リング法により接続孔の底面を含む層間絶縁膜の上に全
面に亘ってシード層を形成しておき、接続孔の内部にお
いてシード層の上にメッキ法により金属膜を成長させる
第２の方法によると、接続孔のアスペクト比が４以上に
なると、プラグの内部にボイドが形成されてしまうとい
う問題がある。その理由は、第１の方法によると、接続
孔の内部に金属膜をボイドが形成されないように埋め込
むことができないことに原因があり、第２の方法による
と、接続孔の底面に均一にシード層を形成することがで
きないことに原因がある。
【００７１】ところが、本実施形態にように、第２の金
属膜１０５の上に第１の層間絶縁膜１０７を形成した
後、第１の層間絶縁膜１０７に接続孔１０９を形成し
て、第２の金属膜１０５を接続孔１０９に露出させる
と、接続孔１０９の底部に均一で且つ所望の厚さを有す
る第２の金属膜１０５からなるシード層を確実に形成で
きるため、接続孔１０９の内部において第２の金属膜１
０５の上に第３の金属膜１１１を確実に成長させること
ができるので、ボイドの無い良好なプラグ１１２を形成
することができる。
【００７２】尚、本実施形態においては、メッキ法によ
り第３の金属膜１１１を成長させたが、これに代えて、
選択ＣＶＤ法により、接続孔１０９の内部において第２
の金属膜１０５の上に第３の金属膜１１１を選択的に成
長させてもよい。
【００７３】＜第５の工程＞以下、金属配線を形成する
第５の工程について、図６、図１２（ｂ）、（ｃ）、図
１３（ａ）〜（ｃ）及び図１４（ａ）を参照しながら説
明する。
【００７４】まず、図１２（ｂ）に示すように、第１の
層間絶縁膜１０７に対して全面的にエッチングを行なっ
て、第１の層間絶縁膜１０７を薄膜化すると共に、薄膜
化された第１の層間絶縁膜１０７からプラグ１１２を突
出させる。
【００７５】次に、図１２（ｃ）に示すように、第１の
層間絶縁膜１０７の上に第２のマスクパターン１１３を
形成した後、第１の層間絶縁膜１０７及び拡散防止膜１
０６に対して、第２のマスクパターン１１３をマスクと
して用い且つフロンを主成分とするガスからなるプラズ
マエッチングを行なって、図１３（ａ）に示すように、
パターン化された第１の層間絶縁膜１０７Ａ及びパター
ン化された拡散防止膜１０６Ａを形成する。
【００７６】尚、第２のマスクパターン１１３として
は、第１の層間絶縁膜１０７が有機膜と異なる場合には
レジストパターンを用いることが好ましく、第１の層間
絶縁膜１０７が有機膜である場合にはシリコン酸化膜等
からなるハードマスクを用いることが好ましい。
【００７７】また、第１の層間絶縁膜１０７及び拡散防
止膜１０６に対するプラズマエッチングは、連続して行
なってもよいし、２工程に分けて行なってよい。
【００７８】次に、第２の金属膜１０５に対して、第２
のマスクパターン１１３、プラグ１１２及びパターン化
された第１の層間絶縁膜１０７Ａをマスクとしてドライ
エッチングを行なって、図１３（ｂ）に示すように、パ
ターン化された第２の金属膜１０５Ａを形成した後、第
２のバリアメタル層１０４、第１の金属膜１０３及び第
１のバリアメタル層１０２に対して、プラグ１１２及び
パターン化された第１の層間絶縁膜１０７Ａをマスクと
してドライエッチングを行なって、図１３（ｃ）に示す
ように、パターン化された、第２のバリアメタル層１０
４Ａ、第１の金属膜１０３Ａ及び第１のバリアメタル層
１０２Ａを形成することにより、パターン化された、第
２の金属膜１０５Ａ、第２のバリアメタル層１０４Ａ、
第１の金属膜１０３Ａ及び第１のバリアメタル層１０２
Ａからなる金属配線１１４を形成する。
【００７９】尚、第２の金属膜１０５に対するエッチン
グ工程、並びに第２のバリアメタル層１０４、第１の金
属膜１０３及び第１のバリアメタル層１０２に対するエ
ッチング工程は、塩素ガス、臭素ガス又はヨウ素ガスを
主成分とするガスからなるプラズマエッチングにより行
なうことができると共に、前者のエッチング工程と後者
のエッチング工程とは、連続して行なってもよいし、２
工程に分けて行なってよい。
【００８０】ところで、第２の金属膜１０５に対するエ
ッチング工程、並びに第２のバリアメタル層１０４、第
１の金属膜１０３及び第１のバリアメタル層１０２に対
するエッチング工程は、いずれも、プラグ１１２及びパ
ターン化された第１の層間絶縁膜１０７Ａをマスクとし
て行なわれるため、パターン化された、第１のバリアメ
タル層１０２Ａ、第１の金属膜１０３Ａ、第２のバリア
メタル層１０４Ａ及び第２の金属膜１０５Ａからなる金
属配線１１４と、プラグ１１２とは、自己整合（セルフ
アライメント）構造を有している。従って、金属配線１
１４及びプラグ１１２に対して、位置ずれすることなく
微細加工を施すことができる。
【００８１】次に、図示は省略しているが、残存してい
る第２のマスクパターン１１３をアッシングにより除去
した後に洗浄を行なう。
【００８２】次に、パターン化された第１の層間絶縁膜
１０７Ａ、及び絶縁膜１０１に対して全面的にドライエ
ッチングを行なって、図１４（ａ）に示すように、パタ
ーン化された第１の層間絶縁膜１０７Ａを薄膜化すると
共に、絶縁膜１０１を薄膜化して該絶縁膜１０１に凹状
溝１１５を形成する。
【００８３】＜第６の工程＞以下、第２の層間絶縁膜を
形成する第６の工程について、図７及び図１４（ｂ）を
参照しながら説明する。
【００８４】図１４（ｂ）に示すように、ＣＶＤ法によ
り、半導体基板１００の上に全面に亘って第２の層間絶
縁膜１１６を堆積して、金属配線１１４同士の間に空隙
（エアギャップ）１１７を形成する。
【００８５】＜第７の工程＞以下、第２の層間絶縁膜を
平坦化する第７の工程について、図８及び図１４（ｃ）
を参照しながら説明する。
【００８６】図１４（ｃ）に示すように、ＣＭＰ法によ
り、第２の層間絶縁膜１１６を平坦化して、プラグ１１
２の上面を露出させる。
【００８７】次に、図９（ｂ）〜図１４（ｃ）を参照し
ながら説明した各工程を繰り返し行なうことにより、エ
アギャップを有する多層配線構造を形成する。
【００８８】以下、パターン化された第１の金属膜１０
３Ａの配線抵抗と、パターン化された第２の金属膜１０
５Ａの配線抵抗との関係について説明する。
【００８９】まず、第１の方法としては、パターン化さ
れた第１の金属膜１０３Ａの配線抵抗を、パターン化さ
れた第２の金属膜１０５Ａの配線抵抗のほぼ５分の１以
下に設定する。
【００９０】このようにすると、金属配線１１４を流れ
る電流は主としてパターン化された第１の金属膜１０３
Ａを流れるようになるため、パターン化された第１の金
属膜１０３Ａが配線としての主たる役割を担うと共に、
第２の金属膜１０５が第３の金属膜１１１を成長させる
ためのシード層としての役割を担うというように、役割
分担をすることができる。
【００９１】従って、第１の金属膜１０３としては、抵
抗値が低い金属材料、例えばアルミニウムを用いること
ができると共に、第２の金属膜１０５としては、第３の
金属膜をメッキ法により成長させ易い金属材料、例えば
銅を用いることができる。
【００９２】次に、第２の方法としては、パターン化さ
れた第１の金属膜１０３Ａの配線抵抗と、パターン化さ
れた第２の金属膜１０５Ａの配線抵抗とをほぼ等しく設
定する。
【００９３】このようにすると、パターン化された第１
の金属膜１０３Ａを流れる電流の分布定数回路における
位相と、パターン化された第２の金属膜１０５Ａを流れ
る電流の分布定数回路における位相とは、金属配線１１
４の全領域においてほぼ等しくなるので、該金属配線１
１４を流れる電流により伝搬される信号の乱れを最小限
に抑制することができる。尚、このように配線抵抗をほ
ぼ等しくするための具体的な方法については、第３の実
施形態で詳細に説明する。
【００９４】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置及びその製造方法について、
図１５を参照しながら説明する。
【００９５】第２の実施形態に係る半導体装置は、第１
の実施形態に係る半導体装置に比べて、絶縁膜１０１に
凹状溝１１５（図１４（ａ）を参照）が形成されていな
い点と、金属配線１１４同士の間に空隙１１７（図１４
（ｃ）を参照）が形成されていない点が異なる。
【００９６】第２の実施形態に係る半導体装置を製造す
るためには、第１の実施形態に係る半導体装置の製造方
法の工程から、図１２（ｂ）を参照しながら説明した、
第１の層間絶縁膜１０７に対して全面的にエッチングを
行なって第１の層間絶縁膜１０７を薄膜化する工程と、
図１４（ａ）を参照しながら説明した、絶縁膜１０１に
対して全面的にエッチングを行なって絶縁膜１０１に凹
状溝１１５を形成する工程とを省略すればよい。このよ
うにすると、金属配線１１４同士の間に空隙１１７を有
しない配線構造を形成することができる。
【００９７】第２の実施形態においても、プラグ１１２
と金属配線１１４とは、セルフアライメント構造を有し
ているため、金属配線１１４及びプラグ１１２に対し
て、位置ずれすることなく微細加工を施すことができ
る。
【００９８】また、第３の金属膜１１１をメッキ法によ
り接続孔１０９の内部に成長させるため、ボイドの無い
良好なプラグ１１２を形成することができる。
【００９９】（第３の実施形態）以下、第３の実施形態
に係る半導体装置について、図１６（ａ）、（ｂ）を参
照しながら説明する。
【０１００】図１６（ａ）は、第１の実施形態に係る半
導体装置の製造方法により製造された半導体装置を示
し、図１６（ｂ）は、第２の実施形態に係る半導体装置
の製造方法により製造された半導体装置を示している。
【０１０１】第３の実施形態に係る半導体装置は、いず
れの構造においても、パターン化された第１の金属膜１
０３Ａの厚さｈ1 及びパターン化された第２の金属膜１
０５Ａの厚さｈ2 は、パターン化された第１の金属膜１
０３Ａの配線抵抗とパターン化された第２の金属膜１０
５Ａの配線抵抗とがほぼ等しくなるように設定されてい
ることを特徴とする。
【０１０２】このようにすると、パターン化された第１
の金属膜１０３Ａを流れる電流の分布定数回路における
位相と、パターン化された第２の金属膜１０５Ａを流れ
る電流の分布定数回路における位相とは、金属配線１１
４の全領域においてほぼ等しくなるので、該金属配線１
１４を流れる電流により伝搬される信号の乱れを最小限
に抑制することができる。
【０１０３】例えば、第１の金属膜１０３がアルミ合金
からなり、第２の金属膜１０５が銅からなるとすると、
２０℃における電気抵抗率は、アルミ合金が２．６９
（μΩ・ｃｍ）であり、銅が１．６９６（μΩ・ｃｍ）
である。従って、同じ配線幅に加工された、パターン化
された第１の金属膜１０３Ａの配線抵抗とパターン化さ
れた第２の金属膜１０５Ａの配線抵抗とを等しくするた
めには、膜厚比：ｈ1 ／ｈ2 の値がほぼ１．６になるよ
うに、第１の金属膜１０３及び第２の金属膜１０５の各
厚さを制御すればよい。
【０１０４】尚、膜厚比：ｈ1 ／ｈ2 の値は、ほぼ±１
０％の範囲で許容可能であるから、実用的にはほぼ１．
４〜１．８の範囲内であればよい。
【０１０５】
【発明の効果】本発明に係る半導体装置及びその製造方
法によると、プラグは、接続孔の内部において第２の金
属膜の上に選択的に成長した第３の金属膜からなるた
め、プラグにはボイドが存在しないので、半導体装置の
性能及び信頼性が向上する。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の製造方法を
説明するシーケンス図である。
【図２】第１の実施形態に係る半導体装置の製造方法に
おける第１の工程を説明する図である。
【図３】第１の実施形態に係る半導体装置の製造方法に
おける第２の工程を説明する図である。
【図４】第１の実施形態に係る半導体装置の製造方法に
おける第３の工程を説明する図である。
【図５】第１の実施形態に係る半導体装置の製造方法に
おける第４の工程を説明する図である。
【図６】第１の実施形態に係る半導体装置の製造方法に
おける第５の工程を説明する図である。
【図７】第１の実施形態に係る半導体装置の製造方法に
おける第６の工程を説明する図である。
【図８】第１の実施形態に係る半導体装置の製造方法に
おける第７の工程を説明する図である。
【図９】（ａ）〜（ｄ）は第１の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）〜（ｃ）は第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図１１】（ａ）〜（ｃ）は第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図１２】（ａ）〜（ｃ）は第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図１３】（ａ）〜（ｃ）は第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図１４】（ａ）〜（ｃ）は第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図１５】第２の実施形態に係る半導体装置を示す断面
図である。
【図１６】（ａ）及び（ｂ）は第３の実施形態に係る半
導体装置を示す断面図である。
【図１７】（ａ）〜（ｄ）は従来の半導体装置の製造方
法の各工程を示す断面図である。
【図１８】（ａ）〜（ｃ）は従来の半導体装置の製造方
法の各工程を示す断面図である。
【図１９】（ａ）〜（ｃ）は従来の半導体装置の製造方
法の各工程を示す断面図である。
【図２０】（ａ）〜（ｃ）は従来の半導体装置の製造方
法の各工程を示す断面図である。
【符号の説明】
１００ 半導体基板 １０１ 絶縁膜 １０２ 第１のバリアメタル層 １０２Ａ パターン化された第１のバリアメタル層 １０３ 第１の金属膜 １０３Ａ パターン化された第１の金属膜 １０４ 第２のバリアメタル層 １０４Ａ パターン化された第２のバリアメタル層 １０５ 第２の金属膜 １０５Ａ パターン化された第２の金属膜 １０６ 拡散防止膜 １０６Ａ パターン化された拡散防止膜 １０７ 第１の層間絶縁膜 １０７Ａ パターン化された第１の層間絶縁膜 １０８ 第１のマスクパターン １０９ 接続孔 １１０ 密着層 １１１ 第３の金属膜 １１２ プラグ １１３ 第２のマスクパターン １１４ 金属配線 １１５ 凹状溝 １１６ 第２の層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保田 正文 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 上田 哲也 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F033 HH09 HH11 HH13 HH14 HH18 HH21 HH32 HH33 JJ07 JJ11 JJ13 JJ14 KK09 KK11 KK13 KK14 KK18 KK21 KK32 KK33 MM08 MM13 NN01 NN19 PP06 PP07 PP15 PP27 PP28 QQ08 QQ09 QQ11 QQ12 QQ16 QQ27 QQ28 QQ37 QQ48 QQ92 RR00 RR01 RR04 RR06 RR11 RR21 RR29 SS11 SS21 TT02 TT04 TT07 XX00 XX03 XX04 XX15 XX24

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に絶縁膜を介して堆積され
    た第１の金属膜と、前記第１の金属膜の上に堆積された
    第２の金属膜との積層膜からなる金属配線と、 前記金属配線の上に形成された層間絶縁膜と、 前記層間絶縁膜に形成された接続孔の内部において前記
    第２の金属膜の上に選択的に成長した第３の金属膜から
    なるプラグとを備えていることを特徴とする半導体装
    置。
  2. 【請求項２】 前記第３の金属膜はメッキ法により成長
    した膜であることを特徴とする請求項１に記載の半導体
    装置。
  3. 【請求項３】 前記第２の金属膜と前記第３の金属膜と
    は同種の金属からなることを特徴とする請求項１に記載
    の半導体装置。
  4. 【請求項４】 前記第２の金属膜及び前記第３の金属膜
    は銅を主成分とする金属からなり、 前記第３の金属膜はメッキ法により成長しており、前記
    第２の金属膜と前記第３の金属膜との間には密着層が形
    成されていないことを特徴とする請求項１に記載の半導
    体装置。
  5. 【請求項５】 前記層間絶縁膜における前記金属配線同
    士の間には空隙が形成されていることを特徴とする請求
    項１に記載の半導体装置。
  6. 【請求項６】 前記金属配線を構成する前記第１の金属
    膜の配線抵抗は、前記金属配線を構成する前記第２の金
    属膜の配線抵抗のほぼ５分の１以下であることを特徴と
    する請求項１に記載の半導体装置。
  7. 【請求項７】 前記金属配線を構成する前記第１の金属
    膜の配線抵抗と、前記金属配線を構成する前記第２の金
    属膜の配線抵抗とは、ほぼ等しいことを特徴とする請求
    項１に記載の半導体装置。
  8. 【請求項８】 半導体基板上に絶縁膜を介して第１の金
    属膜を堆積する工程と、 前記第１の金属膜の上に第２の金属膜を堆積する工程
    と、 前記第２の金属膜の上に層間絶縁膜を形成する工程と、 前記層間絶縁膜に接続孔を形成して、前記第２の金属膜
    を前記接続孔に露出させる工程と、 前記接続孔の内部において前記第２の金属膜の上に第３
    の金属膜を選択的に成長させて、前記第３の金属膜から
    なるプラグを形成する工程と、 前記層間絶縁膜を配線形状にパターニングして、パター
    ン化された層間絶縁膜を形成する工程と、 前記第１の金属膜と前記第２の金属膜とからなる積層膜
    に対して、前記プラグ及びパターン化された前記層間絶
    縁膜をマスクにしてエッチングを行なって、前記積層膜
    からなる金属配線を形成する工程とを備えていることを
    特徴とする半導体装置の製造方法。
  9. 【請求項９】 前記第３の金属膜はメッキ法により成長
    することを特徴とする請求項８に記載の半導体装置の製
    造方法。
  10. 【請求項１０】 前記第２の金属膜と前記第３の金属膜
    とは同種の金属からなることを特徴とする請求項８に記
    載の半導体装置の製造方法。
  11. 【請求項１１】 前記第２の金属膜及び前記第３の金属
    膜は銅を主成分とする金属からなり、 前記第３の金属膜は、前記第２の金属膜との間に密着層
    を介在させることなく、メッキ法により成長することを
    特徴とする請求項８に記載の半導体装置。
JP2000327154A 2000-10-26 2000-10-26 半導体装置及びその製造方法 Expired - Fee Related JP3686325B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000327154A JP3686325B2 (ja) 2000-10-26 2000-10-26 半導体装置及びその製造方法
US09/982,144 US20020050651A1 (en) 2000-10-26 2001-10-19 Semiconductor device and method for fabricating the same
TW090126602A TW523868B (en) 2000-10-26 2001-10-26 Semiconductor device and method for fabricating the same
US10/958,282 US7144761B2 (en) 2000-10-26 2004-10-06 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000327154A JP3686325B2 (ja) 2000-10-26 2000-10-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002134612A true JP2002134612A (ja) 2002-05-10
JP3686325B2 JP3686325B2 (ja) 2005-08-24

Family

ID=18804234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000327154A Expired - Fee Related JP3686325B2 (ja) 2000-10-26 2000-10-26 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US20020050651A1 (ja)
JP (1) JP3686325B2 (ja)
TW (1) TW523868B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459062B1 (ko) * 2001-12-28 2004-12-03 동부전자 주식회사 반도체 제조 공정에서의 콘택트 홀 형성 방법
KR20150032208A (ko) * 2013-09-16 2015-03-25 에스피티에스 테크놀러지스 리미티드 반도체 구조의 전세정

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3588582B2 (ja) * 2000-10-20 2004-11-10 松下電器産業株式会社 半導体装置の製造方法
JP3654830B2 (ja) * 2000-11-17 2005-06-02 松下電器産業株式会社 半導体装置及びその製造方法
JP2004356469A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体集積回路装置の製造方法
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
KR100585181B1 (ko) * 2005-02-24 2006-05-30 삼성전자주식회사 국부 에치 스톱퍼를 갖는 반도체 메모리 소자 및 그 제조방법
US7268588B2 (en) * 2005-06-29 2007-09-11 Freescale Semiconductor, Inc. Cascadable level shifter cell
KR101340727B1 (ko) * 2006-09-11 2013-12-12 엘지디스플레이 주식회사 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법
US8021974B2 (en) * 2009-01-09 2011-09-20 Internatioanl Business Machines Corporation Structure and method for back end of the line integration
CN102013428B (zh) * 2009-09-04 2012-10-24 尼克森微电子股份有限公司 金氧半导体芯片及其制作方法
US8169019B2 (en) * 2009-09-10 2012-05-01 Niko Semiconductor Co., Ltd. Metal-oxide-semiconductor chip and fabrication method thereof
US8772183B2 (en) * 2011-10-20 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an integrated circuit
JP5932604B2 (ja) * 2012-10-24 2016-06-08 株式会社東芝 半導体装置及びその製造方法
CN112908861B (zh) * 2021-01-25 2022-03-08 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0358421A (ja) 1989-07-26 1991-03-13 Nec Corp 半導体装置の製造方法
JP2985326B2 (ja) 1991-03-19 1999-11-29 日本電気株式会社 半導体装置の製造方法
JPH05121404A (ja) 1991-10-25 1993-05-18 Nec Corp 半導体装置の製造方法
JP3063338B2 (ja) 1991-11-30 2000-07-12 日本電気株式会社 半導体装置およびその製造方法
US5654245A (en) * 1993-03-23 1997-08-05 Sharp Microelectronics Technology, Inc. Implantation of nucleating species for selective metallization and products thereof
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US6001420A (en) * 1996-09-23 1999-12-14 Applied Materials, Inc. Semi-selective chemical vapor deposition
JPH10233446A (ja) 1997-02-19 1998-09-02 Sony Corp 配線形成方法
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
JP4492982B2 (ja) 1997-11-06 2010-06-30 パナソニック株式会社 多層配線を有する半導体装置の製造方法
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
JP3362675B2 (ja) 1998-09-08 2003-01-07 日本電気株式会社 半導体装置及びその製造方法
JP2000183158A (ja) 1998-12-14 2000-06-30 Fujitsu Ltd 半導体集積回路装置及びその製造方法
US6326301B1 (en) * 1999-07-13 2001-12-04 Motorola, Inc. Method for forming a dual inlaid copper interconnect structure
US6303498B1 (en) * 1999-08-20 2001-10-16 Taiwan Semiconductor Manufacturing Company Method for preventing seed layer oxidation for high aspect gap fill
US6136707A (en) * 1999-10-02 2000-10-24 Cohen; Uri Seed layers for interconnects and methods for fabricating such seed layers
US6200900B1 (en) * 1999-10-08 2001-03-13 National Semiconductor Corporation Method for formation of an air gap in an integrated circuit architecture

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459062B1 (ko) * 2001-12-28 2004-12-03 동부전자 주식회사 반도체 제조 공정에서의 콘택트 홀 형성 방법
KR20150032208A (ko) * 2013-09-16 2015-03-25 에스피티에스 테크놀러지스 리미티드 반도체 구조의 전세정
JP2015092548A (ja) * 2013-09-16 2015-05-14 エスピーティーエス テクノロジーズ リミティド 半導体構造のプレクリーニング
US10978291B2 (en) 2013-09-16 2021-04-13 Spts Technologies Limited Pre-cleaning a semiconductor structure
KR102302635B1 (ko) * 2013-09-16 2021-09-14 에스피티에스 테크놀러지스 리미티드 반도체 구조의 전세정

Also Published As

Publication number Publication date
TW523868B (en) 2003-03-11
JP3686325B2 (ja) 2005-08-24
US20020050651A1 (en) 2002-05-02
US7144761B2 (en) 2006-12-05
US20050059231A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
US20230013937A1 (en) Semiconductor device with reduced via resistance
US6492722B1 (en) Metallized interconnection structure
TWI402936B (zh) 用於金屬集成之新穎結構及其製造方法
JP4516640B2 (ja) 半導体素子における相互接続構造の形成方法
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
KR100386155B1 (ko) 다마신 상호연결을 위한 이중 에칭 멈춤/확산 방지막
CN100442474C (zh) 制造半导体器件的方法
US6756297B2 (en) Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer
TWI290356B (en) Semiconductor device and method for fabricating the same
US20060006538A1 (en) Extreme low-K interconnect structure and method
TWI377618B (en) Dry etchback of interconnect contacts
JP2010258213A (ja) 半導体装置及び半導体装置の製造方法
JP2002134612A (ja) 半導体装置及びその製造方法
JPH10150105A (ja) 半導体装置及びその製造方法
US6426558B1 (en) Metallurgy for semiconductor devices
US6284642B1 (en) Integrated method of damascene and borderless via process
JP2970757B2 (ja) 金属スペーサを用いた相互接続およびその形成方法
JPH11186391A (ja) 半導体装置およびその製造方法
JP2001007202A (ja) 半導体装置の製造方法
JP2001176965A (ja) 半導体装置及びその製造方法
JP3924501B2 (ja) 集積回路装置の製造方法
JP2001044202A (ja) 半導体装置及びその製造方法
JP2001044280A (ja) 多層配線構造及びその製造方法
US6352919B1 (en) Method of fabricating a borderless via
KR100458594B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees