KR102302635B1 - 반도체 구조의 전세정 - Google Patents

반도체 구조의 전세정 Download PDF

Info

Publication number
KR102302635B1
KR102302635B1 KR1020140122667A KR20140122667A KR102302635B1 KR 102302635 B1 KR102302635 B1 KR 102302635B1 KR 1020140122667 A KR1020140122667 A KR 1020140122667A KR 20140122667 A KR20140122667 A KR 20140122667A KR 102302635 B1 KR102302635 B1 KR 102302635B1
Authority
KR
South Korea
Prior art keywords
cleaning
exposed
dielectric layer
electrically conductive
semiconductor
Prior art date
Application number
KR1020140122667A
Other languages
English (en)
Other versions
KR20150032208A (ko
Inventor
알렉스 시오도시우
스티브 버제스
Original Assignee
에스피티에스 테크놀러지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피티에스 테크놀러지스 리미티드 filed Critical 에스피티에스 테크놀러지스 리미티드
Publication of KR20150032208A publication Critical patent/KR20150032208A/ko
Application granted granted Critical
Publication of KR102302635B1 publication Critical patent/KR102302635B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes

Abstract

유기 유전체 물질(organic dielectric material)의 노출된 유전체층을 갖고, 상기 유전체층은 이에 형성된 하나 이상의 개구(opening)로서, 전세정 되는 하나 이상의 전기 전도성 구조(electrically conductive structure)를 노출시키며, 상기 전기 전도성 구조는 각각 금속층을 포함하고, 선택적으로 그 상부에 형성된 배리어층을 포함하며, 상기 노출된 유전체층의 표면 영역은 상기 유전체층에 의해 노출된 상기 전기 전도성 구조의 표면 영역보다 큰 반도체 구조를 제공하는 제1 단계; 및 Ar/H2 스퍼터 에칭을 수행함으로써 상기 노출된 전기 전도성 구조의 물질 및 상기 노출된 유전체층의 유기 유전체 물질을 제거하여 상기 반도체 구조를 전세정(pre-cleaning)하는 제2 단계;를 포함하고, 상기 제2 단계는 Ar : H2가 1.0 : 1 이하, 더욱 바람직하게는 0.5 : 1 이하, 가장 바람직하게는 0.4 : 1 이하인 분압비(partial pressure ratio)로 존재하는 Ar 및 H2를 사용하여 수행되는 반도체 구조의 전세정 방법 및 이를 수행하기 위한 모듈러 반도체 공정 수단을 제공한다.

Description

반도체 구조의 전세정{Pre-Cleaning a Semiconductor Structure}
본 발명은 반도체 구조를 전세정(pre-cleaning)하는 방법 및 관련 모듈러 반도체 공정 수단에 관한 것이다.
반도체 산업에서 금속화 수단(metallization tool)과 통합되어, 티타늄, 티타늄 나이트라이드, 알루미늄 및 구리와 같은 금속층 또는 다른 전도성층을 증착하기 전에 금속층간절연막(IMD, Inter Metal Dielectric) 하부에 형성되는 금속 접촉면(metal contact)을 스퍼터 에칭하는 것이 통례이다. 상기 금속 접촉면은 알루미늄 또는 다른 금속으로 형성될 수 있다. 상기 스퍼터 에칭의 목적은 알루미늄 또는 다른 금속 표면의 자연발생 산화물(native oxide)을 제거하여, 후속되는 증착에 있어서 원자적으로 깨끗한 기판을 만드는 것이다. 상기 금속 표면으로부터 필요량의 물질이 제거된 후, 스퍼터 에칭 공정의 일부인 플라즈마가 멈춰지고, 통합 공정 수단(integrated process tool)의 다른 모듈이 오염되는 것을 방지하기 위하여 공정 챔버가 예정된 압력으로 배기된다. 전세정(pre-cleaning) 모듈의 생산성은 상기 모듈로부터 웨이퍼를 제거하여 수송 모듈을 통해 증착 모듈로 이동시키기 전에 상기 모듈 안을 충분히 낮은 압력으로 회복하는 데 걸리는 시간에 큰 영향을 받는다. 통상적으로, 스퍼터 에칭은 높은 진공 하에서 수행되는 아르곤 스퍼터 에칭이고, 여기서 상기 웨이퍼 표면에 Ar+ 이온으로 충격을 가하게 된다.
일부 응용 분야에서, 예를 들어 상대적으로 두꺼운 IMD(통상적으로 수 미크론보다 두꺼운)인 경우, 폴리이미드(PI)와 같은 유기 유전체 물질(organic dielectric material)이 성능 및 비용 측면에서 선택된다. 이러한 응용 분야의 비제한적인 예시가 금속 하부층(UBM, Under Bump Metallisation)이다.
US6107192는 금속화 이전의 다양한 플라즈마를 사용한 전세정 공정을 개시한다. 상기 플라즈마 전세정은 구리(Cu) 하부층을 스퍼터링 하지 않고, 자연발생 산화구리(CuO)를 화학적으로 환원하는 것을 포함할 수 있다. US6107192에 개시된 IMD는 SiO2, SiOF와 같은 낮은 k(low k)의 무기 물질, 또는 낮은 k의 탄소도핑산화물(CDO, carbon doped oxides)이다. 본 발명은 유기 IMD를 사용한 다른 공정에 관한 것이고, 여기서 물리적인 물질의 제거가 수행된다. US4357203은 다층 금속화 시스템(multi layer metallisation system)의 형성을 개시하고, 여기서 비아(vias)는 알루미늄 층을 오버레이(overlaying)한 폴리이미드 유전체 절연층에 형성된다. 상기 비아(vias)는 폴리이미드의 산소 플라즈마 에칭을 통해 형성되고, 노출된 하부의 알루미늄 층 상에 잔류 박막(자연발생 산화물이 아닌)을 형성한다. 상기 잔류 박막은 이어서 두 번째 플라즈마 에칭 단계에 의해 제거된다. US4357203에 개시된 이 공정은 상기 비아(vias)의 에칭 전에 마스크를 형성하기 위해 두 번째 알루미늄 패턴층을 사용하고, 상기 알루미늄 마스크는 두 번째 에칭이 수행될 때 위치하게 된다. 이러한 공정은 본 발명에 개재된 공정과 양립할 수 없다. 대조적으로, 본 발명은 현대의, 상업적인 반도체 제조 기술을 응용하며, 이는 금속화 단계 이전에 패턴화된 IMD 층 하부에 금속층을 갖지만 상기 IMD 층 상부에는 추가 층을 갖지 않는 반도체 구조를 제공한다. 노출된 상기 금속층을 미리 세정하기 위하여 전세정 단계를 제공하는 것이 바람직하다. 전술한 바와 같이, 이러한 전세정(pre-cleaning)을 달성하기 위하여 Ar 스퍼터 에칭을 수행하는 것은 잘 알려져 있다. 그러나, 본 발명자는 이러한 Ar 스퍼터 공정이 반도체 웨이퍼 표면상 물질에 대하여 상대적으로 낮은 선택성을 갖는다는 것을 깨달았다. 또한, 본 발명자는 상기 반도체 구조의 표면으로부터 제거된 물질의 대부분이 실제로는 상기 IMD의 표면으로부터 제거된 것의 결과로서, 전세정 되기 위해 노출된 금속의 표면 영역이 실제로는 전세정 되기 위해 노출된 IMD의 표면 영역보다 상당히 적은 것을 깨달았다. 또한, 본 발명자는 스퍼터된 IMD 물질이 잠재적으로 상기 전세정 공정 챔버의 명백한 오염원이고, 또한 나머지 공정 수단이 상기 전세정 모듈의 휘발성 가스를 배출해야 한다는 것을 깨달았다. 그러므로, Ar 스퍼터 에칭 공정에 따른 상기 전세정 모듈의 불필요한 오염원의 양을 최소화하는 것이 바람직하다. 본 발명자는 또한, 오염원의 생성은 특히 폴리이미드와 같은 유기 유전체 물질이 사용될 때, Ar 스퍼터 에칭 후 생성되는 오염원의 특성에 기인한 문제일 수 있다는 것을 깨달았다. 문제가 되는 오염원의 예로는 CO 및 CO2가 있다.
요약하면, 본 발명의 발명자는 구체적이지만 상업적으로 중요한 공정 조건의 조합이 전술한 특정 문제들을 야기한다는 것을 깨달았다. 따라서, 본 발명자는, 적어도 일부 구현예에서 전술한 문제들을 해결하는 본 발명을 고안하였다.
본 발명의 제1 태양에 따르면, 유기 유전체 물질(organic dielectric material)의 노출된 유전체층을 포함하고, 상기 유전체층은 이에 형성된 하나 이상의 개구(opening)로서, 전세정 되는 하나 이상의 전기 전도성 구조(electrically conductive structure)를 노출시키며, 상기 전기 전도성 구조는 각각 금속층을 포함하고, 선택적으로 그 상부에 형성된 배리어층을 포함하며, 상기 노출된 유전체층의 표면 영역은 상기 유전체층에 의해 노출된 상기 전기 전도성 구조의 표면 영역보다 큰 반도체 구조를 제공하는 제1 단계; 및
Ar/H2 스퍼터 에칭을 수행함으로써 상기 노출된 전기 전도성 구조의 물질 및 상기 노출된 유전체층의 유기 유전체 물질을 제거하여 상기 반도체 구조를 전세정(pre-cleaning)하는 제2 단계를 포함하고, 상기 제2 단계는 Ar : H2가 1.0 : 1 이하, 더 바람직하게는 0.5 : 1 이하, 가장 바람직하게는 0.4 : 1 이하인 분압비(partial pressure ratio)로 존재하는 Ar 및 H2를 사용하여 수행되는 반도체 구조의 전세정 방법을 제공한다.
이렇게 하여, 스퍼터 에칭 중에 생성되는 불필요한 오염원의 양을 감소시키고, 바람직한 압력, 통상적으로 높은 진공을 얻기 위해 요구되는 펌핑(pumping) 시간을 감소시키는 것이 가능하다. 또 다른 이점은 상기 반도체 구조, 특히 상기 금속층의 오염원이 감소된다는 것이다.
도 1은 본 발명의 전세정(pre-clean) 모듈의 단면도이다.
도 2는 전세정 되는 반도체 구조를 간단히 반-도식적으로 나타낸 단면도이다.
도 3은 Ar 스퍼터 에칭 전세정을 사용하여 에칭된 PI/알루미늄 웨이퍼의 잔류 가스 분석(Residual Gas Analyser(RGA)) 추적 결과를 나타낸 것이다.
도 4는 본 발명의 Ar/H2 스퍼터 에칭 전세정을 사용하여 에칭된 PI/알루미늄 웨이퍼의 RGA 추적 결과를 나타낸 것이다.
도 5는 그 상부에 알루미늄 및 PI 층을 갖는 웨이퍼의 Ar 스퍼터 에칭 전세정 및 Ar/H2 스퍼터 에칭 전세정에 있어서, CO의 분압이 1 X 10-7 Torr에 도달하는 데 걸리는 시간을 나타낸 것이다.
본 발명의 제1 태양은 유기 유전체 물질(organic dielectric material)의 노출된 유전체층을 갖고, 상기 유전체층은 이에 형성된 하나 이상의 개구(opening)로서, 전세정 되는 하나 이상의 전기 전도성 구조(electrically conductive structure)를 노출시키며, 상기 전기 전도성 구조는 각각 금속층을 포함하고, 선택적으로 그 상부에 형성된 배리어층을 포함하며, 상기 노출된 유전체층의 표면 영역은 상기 유전체층에 의해 노출된 상기 전기 전도성 구조의 표면 영역보다 큰 반도체 구조를 제공하는 제1 단계; 및
Ar/H2 스퍼터 에칭을 수행함으로써, 상기 노출된 전기 전도성 구조의 물질 및 상기 노출된 유전체층의 유기 유전체 물질을 제거하여 상기 반도체 구조를 전세정(pre-cleaning)하는 제2 단계를 포함하고, 상기 제2 단계는 Ar : H2가 1.0 : 1 이하, 더욱 바람직하게는 0.5 : 1 이하, 가장 바람직하게는 0.4 : 1 이하인 분압비(partial pressure ratio)로 존재하는 Ar 및 H2를 사용하여 수행되는 반도체 구조의 전세정 방법을 제공한다.
이렇게 하여, 스퍼터 에칭 중에 생성되는 불필요한 오염원의 양을 감소시키고, 바람직한 압력, 통상적으로 높은 진공을 얻기 위해 요구되는 펌핑(pumping) 시간을 감소시키는 것이 가능하다. 또 다른 이점은 상기 반도체 구조, 특히 상기 금속층의 오염원이 감소된다는 것이다.
당업자는 만약 벌크 산화물이 그 자체로 유기 물질이 아니라면, 즉, 탄소 도핑이 무기물을 유기물로 되게 한 것이 아니라면, CDO가 '유기 유전체 물질'이 아니라는 것을 이해할 것이다.
CO 및 CO2와 같은 오염원은 본 발명의 수행 결과로서 감소될 것이다.
용어 '금속'은 그 범위 내에서 합금을 포함하는 것으로 이해된다. 의문을 피하기 위하여, 용어 '합금'은 금속들의 조합뿐만 아니라, 금속이 비금속 첨가제를 갖는 경우도 포괄한다. 예를 들어, 알루미늄-실리콘 합금은 본 발명의 범위에 속한다. 실리콘은 통상적으로 소량 성분으로 존재하고, 예를 들어 0.5 내지 2.5 At%의 범위로 존재한다.
상기 제2 단계는 Ar : H2가 0.1 : 1 이상의 분압비로 존재하는 Ar 및 H2를 사용하여 수행될 수 있다.
상기 제시된 임의의 두 수치 사이의 모든 가능한 분압비 범위가 본 발명의 범위에 속하는 것으로 이해된다. 예를 들어, 본 발명은 그 범위 내에 Ar : H2 분압비가 1.0 : 1 내지 0.1 : 1의 범위, 0.5 : 1 내지 0.1 : 1의 범위 및 0.4 : 1 내지 0.1 : 1의 범위인 것을 포함한다.
상기 유기 유전체 물질(organic dielectric material)은 탄소 및 산소를 포함할 수 있다.
상기 유기 유전체 물질은 유기 폴리머를 포함할 수 있다. 바람직하게, 상기 유기 유전체 물질은 폴리이미드(polyimide)이다.
상기 전기 전도성 구조(electrically conductive structure)는 그 상부에 각각 자연발생 산화물층(native oxide layer)을 포함할 수 있고, 상기 제2 단계는 노출된 상기 전기 전도성 구조로부터 자연발생 산화물(native oxide)을 제거함으로써 상기 반도체 구조를 전세정(pre-cleaning)하는 단계를 포함할 수 있다. 상기 유전체층에 의해 노출된 상기 전기 전도성 구조의 표면 영역에 대한 상기 노출된 유전체층의 표면 영역의 비는 25 : 1 이상일 수 있고, 바람직하게는 50 : 1 이상일 수 있다. 일부 구현예에서, 상기 유전체층에 의해 노출된 상기 전기 전도성 구조의 표면 영역에 대한 상기 노출된 유전체층의 표면 영역의 비는 매우 클 수 있고, 75 : 1 이상일 수 있고, 또는 100 : 1 이상일 수 있다.
상기 제2 단계는 상기 노출된 유전체층으로부터 유기 유전체 물질이 적어도 10㎚ 깊이로 제거되도록 수행될 수 있다.
상기 유기 유전체 물질의 유전체층은 적어도 1 미크론(micron)의 두께를 가질 수 있다.
상기 금속층은 알루미늄 또는 구리일 수 있다.
상기 전기 전도성 구조는 각각 금속층을 포함할 수 있다. 또한, 상기 전기 전도성 구조는 그 상부에 배리어층을 갖는 금속층을 포함할 수 있다. 상기 배리어층은 티타늄 같은 금속층, 또는 TiN 같은 전도성 화합물층일 수 있다. 상기 배리어층은 당업자에 의해 잘 이해되는 반사-방지 코팅(ARC, anti-reflective coating)층으로서 존재할 수 있다.
본 발명의 방법은 전세정 공정 챔버(pre-cleaning process chamber)에서 수행될 수 있다. 상기 방법은 상기 전세정 공정 챔버를 예정된 압력 이하로 배기시키는 제3 단계를 더 포함할 수 있고, 바람직하게는 상기 예정된 압력이 1 X 10-6 Torr일 수 있다.
상기 방법은 후속 공정 단계가 수행될 수 있도록 상기 반도체 구조가 후속 공정 챔버로 이송되는 제4 단계를 더 포함할 수 있고, 상기 반도체 구조는 상기 전세정 공정 챔버가 상기 예정된 압력으로 이루어진 후에 이송될 수 있다.
상기 제2 단계에서 수행되는 전세정은 CO를 생산할 수 있고, 상기 제3 단계에서 수행되는 상기 공정 챔버를 예정된 압력으로 배기시키는 단계는 상기 CO의 분압을 1 X 10-7 Torr 이하로 달성하는 단계를 포함할 수 있다.
통상적으로, 상기 반도체 구조는 상기 전기 전도성 구조 및 그 상부에 형성된 상기 노출된 유전체층을 갖는 반도체 웨이퍼를 포함한다.
본 발명의 제2 태양에 따르면, 유기 유전체 물질(organic dielectric material)의 노출된 유전체층을 갖고, 상기 유전체층은 이에 형성된 하나 이상의 개구(opening)로서, 전세정 되는 하나 이상의 전기 전도성 구조(electrically conductive structure)를 노출시키며, 상기 전기 전도성 구조는 각각 금속층을 포함하고, 선택적으로 그 상부에 형성된 배리어층을 포함하며, 상기 노출된 유전체층의 표면 영역은 상기 유전체층에 의해 노출된 상기 전기 전도성 구조의 표면 영역보다 큰 반도체 구조를 제공하는 하나 이상의 공정 모듈(processing module);
전세정 공정 챔버(pre-cleaning process chamber);
상기 반도체 구조의 후속 공정 단계를 수행하기 위한 후속 공정 챔버(further process chamber);
상기 반도체 구조를 공정 모듈(processing module)로부터 상기 전제성 공정 챔버(pre-cleaning process chamber)로 이송시키기 위한 수단; 및
상기 반도체 구조를 전세정 후에 상기 전세정 공정 챔버(pre-cleaning process chamber)로부터 상기 후속 공정 챔버(further process chamber)로 이송시키기 위한 수단;을 포함하고,
상기 전세정 공정 챔버는, 상기 노출된 전기 전도성 구조로부터 물질을 제거하고, 상기 노출된 유전체층으로부터 유기 유전체 물질을 제거하기 위해, Ar : H2가 1.0 : 1 이하, 더욱 바람직하게는 0.5 : 1 이하, 가장 바람직하게는 0.4 : 1 이하인 분압비로 존재하는 Ar 및 H2를 사용하여 Ar/H2 스퍼터 에칭을 수행하기 위한 스퍼터 에칭 장치(sputter etching apparatus)를 포함하는 모듈러 반도체 공정 수단(modular semiconductor process tool)이 제공된다.
일부 구현예에서, 상기 후속 공정 챔버는 상기 반도체 구조 상에 하나 이상의 금속층을 증착하기 위한 금속화 수단(metallisation tool)일 수 있다. 티타늄, 티타늄 나이트라이드, 알루미늄 또는 구리와 같은 금속층 또는 다른 전도성 층이 상기 금속화 수단을 사용하여 증착될 수 있다.
상기 전세정 공정 챔버로부터 상기 후속 공정 챔버로 상기 반도체 구조를 이송시키는 수단은 상기 전세정 공정 챔버에 관한 공정 조건을 탐지하여 작동될 수 있다. 상기 공정 조건은 전세정 후에 상기 전세정 공정 챔버가 예정된 압력을 달성하는 것일 수 있다. 통상적으로, 상기 공정 수단은 상기 공정 조건을 탐지하고, 상기 반도체 구조를 상기 전세정 공정 챔버로부터 상기 후속 공정 챔버로 이송시키기 위한 수단의 작동을 조절하는 조절 시스템을 포함한다. 통상적으로, 상기 조절 시스템은 다른 공정 수단의 상태 및/또는 공정 파라미터를 관측하고, 다른 공정 수단의 작동을 조절한다. 상기 반도체 구조를 상기 공정 수단의 모듈 간에 이송시키기 위한 이송 모듈 및 이송 장비는 당업자에게 잘 알려진 것이다.
본 발명은 전술된 바와 같으나, 전술된 특징, 후술하는 기재, 도면 또는 청구항의 임의의 발명적 조합으로 확장된다.
본 발명에 따른 방법 및 장치의 구현예는 이제 첨부 도면을 참조하여 설명할 것이다.
도 1은 본 발명의 전세정(pre-clean) 모듈의 단면도이다.
도 2는 전세정 되는 반도체 구조를 간단히 반-도식적으로 나타낸 단면도이다.
도 3은 Ar 스퍼터 에칭 전세정을 사용하여 에칭된 PI/알루미늄 웨이퍼의 잔류 가스 분석(Residual Gas Analyser(RGA)) 추적 결과를 나타낸 것이다.
도 4는 본 발명의 Ar/H2 스퍼터 에칭 전세정을 사용하여 에칭된 PI/알루미늄 웨이퍼의 RGA 추적 결과를 나타낸 것이다.
도 5는 그 상부에 알루미늄 및 PI 층을 갖는 웨이퍼의 Ar 스퍼터 에칭 전세정 및 Ar/H2 스퍼터 에칭 전세정에 있어서, CO의 분압이 1 X 10-7 Torr에 도달하는 데 걸리는 시간을 나타낸 것이다.
도 1은 전세정 공정 수단(10)을 나타내고, 이는 금속화 수단(metallization tool)과 같이 통합 반도체 공정 수단(도시되지 않음)의 일부를 형성하는 전세정 모듈을 포함할 수 있다. 상기 공정 수단(10)이 통합된 금속화 수단에 전세정 모듈로서 제공될 때, 상기 공정 수단(10)은 PVD에 의한 금속 증착 단계 이전에 반도체 웨이퍼(12)를 깨끗하게 하기 위해 사용된다. 상기 공정 수단(10)은 가스 주입구(gas inlet)(16), 웨이퍼 로딩 슬롯(wafer loading slot)(18), 및 터보 펌프(도시되지 않음)와 같은 적절한 펌프에 연결하기 위한 펌핑 포트(pumping port)(20)를 갖는 챔버(14)를 포함한다. 상기 공정 수단(10)은 상기 공정 수단 내에 플라즈마를 발생 및 유지하기 위한 플라즈마 발생 수단(plasma production means)을 더 포함한다. 도 1에 나타난 구현예에서, 2개의 RF 소스가 챔버(14)의 플라즈마를 발생시키기 위해 사용된다. 상기 챔버(14)의 상부는 Al2O3와 같은 임의의 적절한 세라믹 물질로부터 형성될 수 있는 세라믹 벽체(ceramic wall)(14a)를 갖는다. 상기 세라믹 벽체(14a)의 주변에 위치하는 밴드 또는 스트랩(22)은 ICP 소스의 일부를 형성한다. 상기 ICP 소스 및 실제 플라즈마 발생 장치는 일반적으로 당업자에게 잘 알려진 유형이므로, 상기 ICP 소스의 추가 구성요소는 도 1에 나타내지 않는다. RF 바이어스 소스(RF bias source)(24)는 플래튼 어셈블리(palten assembly)(26)에 적용된다. 상기 플래튼 어셈블리(26)는 상부면(26a)을 포함하고, 상기 웨이퍼(12)가 그 위에 놓여진다. 사용에 있어서, 상기 RF 바이어스 소스(24)는 RF 바이어스를 상기 웨이퍼(12)에 가하여, 상기 플라즈마에 의한 이온이 상기 웨이퍼 표면 상에 가속화되도록 한다. 상기 RF 바이어스는 임의의 적절한 진동수일 수 있고, 통상적으로 13.56㎒가 사용된다. 상기 플래튼(platen)은 당업자에게 잘 알려진 방식으로 가열될 수 있다. 상기 챔버(14)는 접지된다. 상기 플래튼 어셈블리(26)는 도 1에 실선 및 점선으로 도시된다. 상기 실선은 상기 플래튼 어셈블리가 웨이퍼 로딩 슬롯(18)에 인접하여 이것이 삽입되는 위치를 나타낸다. 사용에 있어서, 웨이퍼는 상기 웨이퍼 로딩 슬롯(18)을 통하여 상기 플래튼 어셈블리의 표면(26a) 상에 삽입된다. 이어서, 상기 플래튼 어셈블리(26)는 도 1에 점선으로 도시된 위치로 상승된다. 이것이 플라즈마 발생 장치를 사용하여 플라즈마(28)를 형성함으로써 달성되는 스퍼터 에칭에 의한 전세정을 위해 사용되는 구조이다.
도 2는 본 발명에 따라 전세정 될 수 있는 일반적인 유형의 반도체 구조(30)를 반-도식화하여 나타낸 것이다. 간단하게 나타내기 위하여, 이 도식화 그림은 상기 유전체층(38) 하부의 중간층(interconnect layer) 및 기재의 표면 상에 존재하는 트랜지스터를 나타내지 않는다. 상기 반도체 구조(30)는 반도체 기재(32)를 포함하고, 그 상부에 형성된 알루미늄층(34)을 포함한다. 패턴화된 PI 층(36)이 유전체 물질의 층(38) 상에 형성된다. 상기 PI 층(36)은 사전에 패턴화되어, 트랜치(trench) 또는 비아(via)와 같은 많은 개구(opening)(40)를 형성한다. 상기 개구(40)는 그 하부의 알루미늄층(34)을 노출시킨다. 그러나, 공정 조건의 결과로서, 상기 반도체 구조(30)는 상기 개구(opening)(38)에 의해 노출되는 알루미늄층(34) 부분의 위에 산화알루미늄층(42)이 존재하는 상태로 상기 전세정 모듈에 제공된다. 상기 산화알루미늄층(42)은 전세정에 의해 제거될 필요가 있고, 본 발명은 이러한 목적을 달성할 수 있다. 상기 반도체 구조(30)는 PI 층(36)이 노출된 채로 전세정 단계에 제공되고, 즉, 상기 PI 층(36) 상부에 추가적인 층은 존재하지 않는다. 실제로, 상기 반도체 구조(30)의 단층 촬영(tomography) 결과, 상기 PI층(30)이 전세정 동안에 상기 스퍼터 에칭에 노출되는 상기 반도체 장치의 표면 영역 대부분을 형성한다. 상기 유전체 물질의 층(38)도 PI로부터 형성될 수 있으나, 이는 필수적인 것은 아니며, 상기 층(38)이 다른 유전체 물질을 포함하는 것이 가능함을 알 수 있다.
본 발명에 따르면, 전세정은 공정 가스로서 아르곤 및 수소의 혼합물을 적용하는 스퍼터 에칭 공정을 사용하여 수행된다. 본 발명의 목적 및 기재된 이점을 비교함에 있어서, 순수 아르곤 스퍼터 에칭 전세정을 사용한 실험도 수행되었다.
잔류 가스 분석기(Residual Gas Analyser, RGA)는 여러 전세정 스퍼터 에칭 동안 및 이후에 존재하는 가스를 관측하기 위하여 상기 공정 챔버(14)에 부착되었다. 도 2에 나타난 일반적인 유형의 PI/알루미늄 반도체 웨이퍼가 여러 전세정 단계의 대상이 되었고, 그 결과는 도 3 내지 5에 기재되었다. 도 3 및 도5 모두에서, CO, CO2, CH3, OH 및 H2O에 대응되는 결과를, 각각 참조부호 50, 52, 54, 56 및 58로 나타내었다. 도 3은 종래 유형의 Ar 이온 전세정 단계에 따른 RGA의 통상적인 그래프 결과를 나타낸 것이다. RGA 분석을 사용하여, PI IMD 필름의 이온 충격(ion bombardment) 동안에 다른 질량의 성분(fragment)들이 상기 PI 표면으로부터 튀어나오는 것을 알게 되었다. 이는 도 3에 나타나 있고, 상기 전세정 단계의 동안 및 이후에 시간의 함수로서 다양한 질량의 성분(fragment)들의 분압이 나타나 있다. 다른 기체 상태의 탄화수소 분자들과 함께 관측된 주요 성분은 CO 및 CO2이다. RGA를 사용하여 이 종(species)의 농도가 관측될 수 있다. CO는 챔버로부터 펌프로 배출시키는 데 오랜 시간이 걸릴 수 있기 때문에 특히 문제가 되고, 매우 반응성 높은 종으로 깨끗한 알루미늄 또는 다른 금속 표면의 용이한 산화를 증진시켜 금속산화층을 형성할 수 있다. 이는, 상기 전세정 단계의 목적이 상기 금속층의 상부 표면으로부터 금속 산화물을 제거하는 것이기 때문에 매우 바람직하지 않다. 금속산화층의 존재는 상기 금속층에 금속 및 금속의 접촉면을 형성하고자 할 때, 매우 바람직하지 않으며, 이는 계면의 산화가 높은 접촉 저항을 야기하고, 금속과 금속의 접착성을 떨어뜨리기 때문이다. 종래 기술의 공정에 의해 종종 관측된 이러한 접촉 저항의 불량은 PI의 스퍼터링으로 발생하고, 알루미늄 접촉면 상에 위치하는 잔류 오염원, 특히 CO에 의한 결과인 것으로 생각된다. 더욱 일반적으로는, 상기 PI 필름의 스퍼터 에칭으로 발생된 기체 상태의 종(species)이 상기 웨이퍼 표면과 반응할 수 있고, 펌프로 배출될 수 있으며, 상기 챔버 벽체 상에 흡착되거나, 오염원으로서 상기 챔버에 잔류할 수 있다. 스퍼터 에칭 이후에, 상기 PI 표면도 그 표면의 보호 '스킨(skin)'이 사라졌기 때문에 더 불안정한 상태임이 알려져 있고, 상기 챔버에 추가적이고 지속적인 오염이 생길 수 있다. 도 3에서, CO 및 CO2와 같은 바람직하지 않은 오염원이 종래의 Ar 스퍼터 에칭을 사용한 전세정에 의해 용이하게 생성됨을 알 수 있고, 이러한 종(species)들은 상기 챔버로부터 펌프로 배출시키는 데 오랜 시간이 걸릴 수 있다. 도 3에 나타난 전세정의 결과에서, 물질은 상기 웨이퍼로부터 200Å(Angstroms)의 깊이로 제거되었다.
본 발명은 IMD로서 PI와 같은 유기 유전체 물질을 사용한 반도체 웨이퍼 상의 금속 접촉면으로부터 자연발생 산화물(native oxide)을 물리적으로 제거한다. 본 발명은 상기 반도체 웨이퍼의 표면으로부터 물질을 제거하기 위하여 Ar/H2 스퍼터 에칭을 적용한다. 이는 상기 챔버 내 유기 오염원의 농도를 감소시킬 수 있고, 공정 모듈에서의 유지 시간이 감소될 수 있어 생산성의 이점을 제공함을 알 수 있다. 도 4는 PI 및 알루미늄 코팅된 웨이퍼의 Ar/H2 플라즈마 스퍼터 에칭에 대한 RGA 추적 결과를 나타낸 것이다. 이러한 전세정 단계의 통상적이지만 제한되지 않는 공정 조건은 Ar 유량 18sccm, 수소 유량 1 ~ 100 sccm, ICP 코일 전력 500W, ICP 코일 진동수 13.56㎒, 플래튼 바이어스 전력 1200W, 플래튼 바이어스 진동수 13.56㎒이다. 물질은 약 200Å의 깊이로 제거되었다. 아르곤만을 사용한 스퍼터 에칭과 비교할 때, 상기 아르곤/수소 플라즈마의 사용은 CO 오염원의 농도를 상당히 감소시키는 것을 확인할 수 있다. 12초 내에 상기 CO의 분압이 1 X 10-7 Torr로 떨어졌고, 이는 도 3에 나타난 결과에 비하여 상당히 향상된 것이다.
도 5는 오직 아르곤, 및 아르곤과 수소의 다양한 혼합물로 스퍼터 에칭 전세정한 후에 CO의 분압이 1 X 10-7 Torr로 달성되는 데 걸리는 시간을 나타낸 것이다. 도 5에서 데이터 표시(date point)의 바로 옆에 제시된 수치가 CO의 상기 분압을 달성하는 데 걸린 시간을 초(second)로 기재한 것이다. 아르곤 및 수소의 혼합물에 해당하는 데이터 표시에 대하여, 괄호 안에 제시된 수치 값은 아르곤의 수소에 대한 분압비(partial pressure ratio)이다. 도 5를 통하여, 스퍼터 에칭 전세정을 수행하기 위해 아르곤/수소 플라즈마를 사용한 경우, 수소가 존재하지 않는 경우보다 더 더욱 빠르게 CO의 분압을 1 X 10-7 Torr의 낮은 농도에 도달시킴을 확인할 수 있다. 결과적으로, 스퍼터링으로 깨끗해진 알루미늄 표면에 오염원을 발생시키는 기회가 감소될 수 있다. 나아가, 상기 전세정 모듈로부터 상기 반도체 웨이퍼를 제거하기 전에, 요구되는 높은 진공 상태가 더욱 빠르게 달성될 수 있기 때문에, 상기 아르곤/수소 스퍼터 에칭을 활용하는 전세정 모듈을 포함하는 공정 수단의 생산성이 향상된다. 1 X 10-7 Torr의 CO 분압과 같은 바람직한 높은 진공 상태를 달성하기 위한 이러한 회복 공정(recovery process)이 상기 전세정 공정에서 수소의 상대적 분포를 증가시킴으로써 상당히 개선됨을 알 수 있다. 도 5에서 수소 0, 50 및 100 sccm의 데이터 표시는 모두 아르곤 18 sccm을 사용한 공정에 대한 것인 반면, 아르곤/수소 분압비가 8 : 5인 데이터 표시는 아르곤 유량이 50 sccm에 해당하는 것이다.
어떠한 특정 이론 또는 추측에 의해 제한되지 아니하고, 상기 CO 분압 결과(trace)에 대한 가능한 설명은 CO 및 H2에 관한 화학 반응이며, 이는 상기 플라즈마 열의 존재 시 기체 상태에서 일어날 수 있다:
CO + 2H2 → CH3OH
이어서, 이 분자는 상기 플라즈마에 의해 빠르게 CH3(질량 15) 및 OH(질량 17) 두 성분으로 분해될 것이다. 이러한 이론은 도 4에 나타난 RGA 결과에 잘 부합한다. CO에 대한 회복 속도(즉, CO의 제거 속도)는 아르곤/수소 전세정이 사용되는 경우, CH3 및 OH에 대한 것보다 훨씬 더 크다. 대조적으로, 도 3에 나타난 바와 같이, 오직 아르곤만의 전세정은 그 반대에 해당하고, CO 농도는 감소시키기 위해 CH3 및 OH보다 훨씬 더 긴 시간이 걸린다. 이는 아르곤/수소 플라즈마가 더 많은 CO를 사용함으로써 CH3 및 OH의 형성을 증진시키고, 이로써 잔류 오염원으로서 다른 형태로 존재할 수 있는 CO를 제거함을 나타내는 것이다. 수소는 CO와 반응함으로써, 반응성이 낮고 빠르게 펌프로 배출시킬 수 있는 종(species)을 생성하여, 상기 금속 표면의 오염원을 감소시키는 것을 돕는다. 이와 관련하여, 우리는 도 4에서 CH3의 분압이 매우 낮게 나타나고, 1 X 10-7 Torr 이하의 농도를 빠르게 달성함을 알 수 있다. OH는 H2O(질량 18)에 대한 곡선과 이어지고, 펌프로 배출되기 위해 시간이 좀 더 걸린다. 이는 CO2의 수소화(hydrogenation of CO2)로 명명되는 추가적 반응의 존재에 의해 설명될 수 있다. 이는 또한, 상기 CO2 피크(peak)가 아르곤/수소 플라즈마를 사용할 때 감소되었기 때문에 도 3 및 4에 나타난 RGA 데이터에 부합한다. 이 반응은 다음과 같다:
CO2 + 4H2 → CH4 + 2H2O
상기 반응은 질량 16(CH4) 및 질량 18(H2O)의 농도가, 아르곤만의 플라즈마를 사용한 경우에 비하여, 아르곤/수소 플라즈마를 사용한 경우에 더 높게 나타나는 이유를 설명할 수 있다. H2O는 CO에 비하여 매우 적은 반응성을 가지며, (예를 들어, 크라이오 트랩(cryo trap)으로) 펌핑하기 용이하므로, H2O의 농도가 더 높은 것은 관심의 대상이 아님을 알 수 있다. 그러므로, H2O는 CO에 비하여 가장 훨씬 덜 관련된 오염원으로 생각된다. 이러한 메커니즘은 오직 추측으로 제공된다. 본 명세서에 기재된 실험 결과들은 다른 메커니즘에 의해 설명될 수 있고, 또는 상기 결과에 대한 설명으로 논의된 상기 메커니즘과 다른 메커니즘의 조합일 수 있다. 예를 들어, 이온화된 수소의 존재는 CO 및/또는 생성된 CO의 농도를 낮추기 위해 상기 PI 표면 자체와 반응한 결과인 것이 가능하다.
본 발명은 전술된 구체적인 실시예에 의해 제한되지 아니하며, 당업자는 다양한 변화가 가능한 것을 이해할 것이다. 예를 들어, PI를 사용하는 대신에, 다른 유기 유전체 물질을 사용하는 것이 가능하다. 본 발명은 아르곤/수소 스퍼터 에칭 전세정을 사용하여 얻게 되는 이로운 결과의 지침을 제공한다. 일반적으로, 상기 분압비가 수소의 분압에 대한 아르곤의 분압의 비로서 표현될 때, 더 낮은 분압비가 선호된다. 그러나, 본 발명은 이에 대하여 제한하는 것은 아니다. 본 발명을 사용함으로써, 기체 오염원(gaseous contaminant species), 특히 CO 및 CO2와 같은 탄소 오염원(carbonaceous contaminant)의 농도를 낮추면서 자연발생 산화물(native oxide)의 금속 표면을 효과적으로 전세정하는 것이 가능하다. 이는 산업 표준인 아르곤만의 스퍼터 에칭 전세정 방법에 비하여, 반도체 웨이퍼의 진공 환경을 개선한다. 또한, 기저 압력(base pressure)을 더욱 빠르게 달성할 수 있기 때문에, 통합 공정 수단에서 반도체 웨이퍼를 가공하는 경우 생산성을 얻을 수 있다.

Claims (17)

  1. 유기 유전체 물질(organic dielectric material)의 노출된 유전체층을 갖고, 상기 유전체층은 상기 유전체층에 형성된 하나 이상의 개구(opening)를 갖고, 상기 개구는 전세정 되는 하나 이상의 전기 전도성 구조(electrically conductive structure)를 노출시키며, 상기 전기 전도성 구조는 각각 금속층을 포함하고, 선택적으로 그 상부에 형성된 배리어층을 포함하며, 상기 노출된 유전체층의 표면 영역은 상기 유전체층에 의해 노출된 상기 전기 전도성 구조의 표면 영역보다 큰 반도체 구조를 제공하는 제1 단계; 및
    Ar/H2 스퍼터 에칭을 수행함으로써 상기 노출된 전기 전도성 구조의 물질 및 상기 노출된 유전체층의 유기 유전체 물질을 제거하여 상기 반도체 구조를 전세정(pre-cleaning)하는 제2 단계로서, 상기 제2 단계는 전세정 공정 챔버(pre-cleaning process chamber)에서 수행되는 것인, 상기 전세정하는 제2 단계;
    상기 제2 단계 이후, 후속 공정 단계가 수행될 수 있도록 상기 반도체 구조를 후속 공정 챔버로 이송하는 제3 단계
    를 포함하고,
    상기 제2 단계는 Ar : H2가 1.0 : 1 이하인 분압비(partial pressure ratio)로 존재하는 Ar 및 H2를 사용하여 수행되고,
    상기 전기 전도성 구조는 각각 그 상부에 자연발생 산화물층(native oxide layer)을 갖고, 상기 제2 단계는 상기 노출된 전기 전도성 구조로부터 자연발생 산화물(native oxide)을 제거함으로써, 상기 반도체 구조를 전세정(pre-cleaning)하는 단계를 포함하고,
    상기 제3 단계는 상기 전세정 공정 챔버에 관련된 공정 조건을 탐지하여 수행되고, 상기 공정 조건은 상기 제2 단계 후에 상기 전세정 공정 챔버가 예정된 압력을 달성하는 것인, 반도체 구조의 전세정 방법.
  2. 제1항에 있어서,
    상기 제2 단계는 Ar : H2가 0.1 : 1 이상인 분압비(partial pressure ratio)로 존재하는 Ar 및 H2를 사용하여 수행되는
    반도체 구조의 전세정 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 유기 유전체 물질은 탄소 및 산소를 포함하는
    반도체 구조의 전세정 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 유기 유전체 물질은 유기 폴리머를 포함하는
    반도체 구조의 전세정 방법.
  5. 제4항에 있어서,
    상기 유기 유전체 물질은 폴리이미드인
    반도체 구조의 전세정 방법.
  6. 삭제
  7. 제1항 또는 제2항에 있어서,
    상기 유전체층에 의해 노출된 전기 전도성 구조의 표면 영역에 대한 상기 노출된 유전체층의 표면 영역의 비는 25 : 1 보다 큰 것인
    반도체 구조의 전세정 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 제2 단계는 상기 노출된 유전체층으로부터 유기 유전체 물질을 적어도 10㎚의 깊이로 제거하여 수행되는
    반도체 구조의 전세정 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 유기 유전체 물질의 유전체 층은 적어도 1 미크론(micron)의 두께를 갖는
    반도체 구조의 전세정 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 금속층은 알루미늄 또는 구리인
    반도체 구조의 전세정 방법.
  11. 제1항 또는 제2항에 있어서,
    상기 전기 전도성 구조는 각각 금속층으로 구성되는
    반도체 구조의 전세정 방법.
  12. 제1항 또는 제2항에 있어서,
    상기 제2 단계는 상기 전세정 공정 챔버를 예정된 압력 이하로 배기시키는 단계를 더 포함하며, 상기 예정된 압력은 1 X 10-6 Torr인
    반도체 구조의 전세정 방법.
  13. 삭제
  14. 제12항에 있어서,
    제2 단계에서 수행되는 전세정은 CO를 생산하고, 상기 공정 챔버를 예정된 압력으로 배기시키는 단계는 상기 CO의 분압을 1 X 10-7 Torr 이하로 달성하는 단계를 포함하는
    반도체 구조의 전세정 방법.
  15. 유기 유전체 물질(organic dielectric material)의 노출된 유전체층을 갖고, 상기 유전체층은 이에 형성된 하나 이상의 개구(opening)를 갖고, 상기 개구는 전세정 되는 하나 이상의 전기 전도성 구조(electrically conductive structure)를 노출시키며, 상기 전기 전도성 구조는 각각 금속층을 포함하고, 선택적으로 그 상부에 형성된 배리어층을 포함하며, 상기 노출된 유전체층의 표면 영역은 상기 유전체층에 의해 노출된 상기 전기 전도성 구조의 표면 영역보다 큰 반도체 구조를 제공하는 하나 이상의 공정 모듈(processing module);
    전세정 공정 챔버(pre-cleaning process chamber);
    상기 반도체 구조의 후속 공정 단계를 수행하기 위한 후속 공정 챔버(further process chamber);
    상기 반도체 구조를 공정 모듈(processing module)로부터 상기 전세정 공정 챔버(pre-cleaning process chamber)로 이송시키기 위한 수단; 및
    상기 반도체 구조를 전세정 후에 상기 전세정 공정 챔버(pre-cleaning process chamber)로부터 상기 후속 공정 챔버(further process chamber)로 이송시키기 위한 수단;
    을 포함하고,
    상기 전세정 공정 챔버는, 상기 노출된 전기 전도성 구조로부터 자연발생 산화물을 제거하고, 상기 노출된 유전체층으로부터 유기 유전체 물질을 제거하기 위해, Ar : H2가 1.0 : 1 이하인 분압비로 존재하는 Ar 및 H2를 사용하여 Ar/H2 스퍼터 에칭을 수행하기 위한 스퍼터 에칭 장치(sputter etching apparatus)를 포함하고,
    상기 반도체 구조를 상기 전세정 공정 챔버로부터 상기 후속 공정 챔버로 이송하기 위한 수단은, 상기 전세정 공정 챔버에 관련된 공정 조건을 탐지하여 작동되고, 상기 공정 조건은 전세정 후에 상기 전세정 공정 챔버가 예정된 압력을 달성하는 것인, 모듈러 반도체 공정 수단.
  16. 제15항에 있어서,
    상기 후속 공정 챔버는 상기 반도체 구조 상에 하나 이상의 금속층을 증착하기 위한 금속화 수단(metallisation tool)인
    모듈러 반도체 공정 수단.
  17. 삭제
KR1020140122667A 2013-09-16 2014-09-16 반도체 구조의 전세정 KR102302635B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB1316446.2A GB201316446D0 (en) 2013-09-16 2013-09-16 Pre-cleaning a semiconductor structure
GB1316446.2 2013-09-16

Publications (2)

Publication Number Publication Date
KR20150032208A KR20150032208A (ko) 2015-03-25
KR102302635B1 true KR102302635B1 (ko) 2021-09-14

Family

ID=49552720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140122667A KR102302635B1 (ko) 2013-09-16 2014-09-16 반도체 구조의 전세정

Country Status (7)

Country Link
US (1) US10978291B2 (ko)
EP (1) EP2849209B1 (ko)
JP (1) JP6708824B2 (ko)
KR (1) KR102302635B1 (ko)
CN (1) CN104576316B (ko)
GB (1) GB201316446D0 (ko)
TW (1) TWI638405B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230014007A1 (en) * 2021-07-16 2023-01-19 Changxin Memory Technologies, Inc. Method of manufacturing semiconductor structure and semiconductor device etching equipment
US20230323543A1 (en) * 2022-04-06 2023-10-12 Applied Materials, Inc. Integrated cleaning and selective molybdenum deposition processes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134612A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20020068458A1 (en) * 2000-12-06 2002-06-06 Chiang Tony P. Method for integrated in-situ cleaning and susequent atomic layer deposition within a single processing chamber
JP2008235778A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357203A (en) 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide
US5660682A (en) 1996-03-14 1997-08-26 Lsi Logic Corporation Plasma clean with hydrogen gas
US5834371A (en) * 1997-01-31 1998-11-10 Tokyo Electron Limited Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
JP2000311940A (ja) 1999-04-27 2000-11-07 Canon Inc 処理装置及び半導体装置の製造方法
US6511575B1 (en) 1998-11-12 2003-01-28 Canon Kabushiki Kaisha Treatment apparatus and method utilizing negative hydrogen ion
US7053002B2 (en) * 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
EP1050905B1 (en) 1999-05-07 2017-06-21 Shinko Electric Industries Co. Ltd. Method of producing a semiconductor device with insulating layer
JP3544340B2 (ja) 1999-05-07 2004-07-21 新光電気工業株式会社 半導体装置の製造方法
US7014887B1 (en) 1999-09-02 2006-03-21 Applied Materials, Inc. Sequential sputter and reactive precleans of vias and contacts
US6346489B1 (en) * 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
JP3783488B2 (ja) * 1999-10-18 2006-06-07 ソニー株式会社 半導体装置の製造方法
US6436267B1 (en) 2000-08-29 2002-08-20 Applied Materials, Inc. Method for achieving copper fill of high aspect ratio interconnect features
US20020124867A1 (en) * 2001-01-08 2002-09-12 Apl Co., Ltd. Apparatus and method for surface cleaning using plasma
US6492272B1 (en) * 2001-02-15 2002-12-10 Advanced Micro Devices, Inc. Carrier gas modification for use in plasma ashing of photoresist
KR100407998B1 (ko) * 2001-10-09 2003-12-01 주식회사 하이닉스반도체 금속 배선의 콘택 영역 세정 방법
US7013834B2 (en) * 2002-04-19 2006-03-21 Nordson Corporation Plasma treatment system
US20040084318A1 (en) * 2002-11-05 2004-05-06 Uri Cohen Methods and apparatus for activating openings and for jets plating
JP2005093688A (ja) * 2003-09-17 2005-04-07 Jsr Corp 半導体装置および半導体装置の製造方法
JPWO2005055305A1 (ja) * 2003-12-04 2007-06-28 東京エレクトロン株式会社 半導体基板導電層表面の清浄化方法
JP4503356B2 (ja) * 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
US7682495B2 (en) 2005-04-14 2010-03-23 Tango Systems, Inc. Oscillating magnet in sputtering system
US7446006B2 (en) * 2005-09-14 2008-11-04 Freescale Semiconductor, Inc. Semiconductor fabrication process including silicide stringer removal processing
US7863183B2 (en) * 2006-01-18 2011-01-04 International Business Machines Corporation Method for fabricating last level copper-to-C4 connection with interfacial cap structure
US20080174029A1 (en) 2006-12-28 2008-07-24 Dongbu Hitek Co., Ltd. semiconductor device and method of forming metal pad of semiconductor device
US8084356B2 (en) * 2007-09-29 2011-12-27 Lam Research Corporation Methods of low-K dielectric and metal process integration
JP2012074608A (ja) 2010-09-29 2012-04-12 Tokyo Electron Ltd 配線形成方法
US9269562B2 (en) * 2013-01-17 2016-02-23 Applied Materials, Inc. In situ chamber clean with inert hydrogen helium mixture during wafer process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134612A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20020068458A1 (en) * 2000-12-06 2002-06-06 Chiang Tony P. Method for integrated in-situ cleaning and susequent atomic layer deposition within a single processing chamber
JP2008235778A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
GB201316446D0 (en) 2013-10-30
US20150075973A1 (en) 2015-03-19
EP2849209B1 (en) 2020-11-04
EP2849209A1 (en) 2015-03-18
JP2015092548A (ja) 2015-05-14
KR20150032208A (ko) 2015-03-25
JP6708824B2 (ja) 2020-06-10
TW201517169A (zh) 2015-05-01
CN104576316B (zh) 2020-04-03
TWI638405B (zh) 2018-10-11
US10978291B2 (en) 2021-04-13
CN104576316A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
US7462565B2 (en) Method of manufacturing semiconductor device
KR960000375B1 (ko) 반도체장치의 제조방법
TWI402964B (zh) 層間絕緣膜及配線構造與此等之製造方法
US6319842B1 (en) Method of cleansing vias in semiconductor wafer having metal conductive layer
JP3191407B2 (ja) 配線形成方法
JP2004207281A (ja) 多層配線構造およびその形成方法、半導体装置
EP1035568B1 (en) Method of plasma processing
JP5194393B2 (ja) 半導体装置の製造方法
KR102302635B1 (ko) 반도체 구조의 전세정
US8951909B2 (en) Integrated circuit structure and formation
JP2003282571A (ja) 半導体装置の製造方法
US20130330920A1 (en) Method and apparatus for substrate preclean with hydrogen containing high frequency rf plasma
US9384979B2 (en) Apparatus for the deposition of a conformal film on a substrate and methods therefor
US7338903B2 (en) Sequential reducing plasma and inert plasma pre-treatment method for oxidizable conductor layer
US11688604B2 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
US10643889B2 (en) Pre-treatment method to improve selectivity in a selective deposition process
US7488681B2 (en) Method for fabricating Al metal line
US20090261478A1 (en) Semiconductor device and method for manufacturing the same
TWI431721B (zh) 降低接觸孔電阻之半導體元件製造方法
KR100698742B1 (ko) 반도체 소자 제조방법
CN110676216A (zh) 一种互连结构及其形成方法
JPH08203870A (ja) ビアホール形成方法
JPH05102095A (ja) ドライエツチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant