TWI431721B - 降低接觸孔電阻之半導體元件製造方法 - Google Patents

Description

降低接觸孔電阻之半導體元件製造方法

本發明是有關於一種半導體元件之製造方法，且特別是有關於一種可降低接觸孔之電阻值、改善元件穩定性的半導體元件製造方法。

在半導體製程中，氮化鈦廣泛地被認為是金屬鎢沉積時的良好黏著層，也是鋁與矽間非常好的擴散阻絕層。因此，鈦、氮化鈦等金屬層能幫助降低半導體元件中的鋁銅和鎢拴塞之間的接觸電阻，也能防止鋁中的銅擴散到矽玻璃中，而傷害到元件。

傳統上可利用物理或化學氣相沈積形成氮化鈦。物理氣相沈積是利用活性離子濺鍍方法沈積氮化鈦，以電漿子將鈦金屬以濺射方式擊出，並在高溫下通入氮氣反應生成氮化鈦(TiN)。但是以濺鍍在接觸孔(contact hole)的側壁形成氮化鈦會有太薄的現象發生，不符深次微米下(deep submicron)超大型積體電路元件(Ultra-large-scale integration，ULSI)之需求。對於ULSI可利用化學氣相沈積法，例如利用無機前驅物氯化鈦(TiCl₄ )和氨氣進行反應，形成氮化鈦。

無論是以物理氣相、或化學氣相沈積所形成的氮化鈦，其晶粒邊界是柱狀結構(columnar structure)，當以鈦/氮化鈦(Ti/TiN)做為接觸孔的阻障層，接觸孔填充有第一金屬層(例如是鋁)形成接觸窗時，其結構在高溫下回火，鋁和矽容易相互擴散而通過氮化鈦的晶粒邊界，造成接面尖突(junction spiking)現象，而產生大的漏電流甚至短路。為了避免接面尖突現象，目前是在高溫回火時也同時通入氧氣，以使部份氮化鈦氧化形成氮氧化鈦(TiNO)，而增強鈦/氮化鈦阻障層的阻障能力，並且可改善半導體元件如閘極驅動器(gate driver)的開關在開啟(ON)時的電阻值(RON)。然而這種作法卻使得接觸窗的阻值上升、甚至異常，影響產品的表現。若降低高溫回火時之溫度，雖然可改善接觸窗的阻值，但鈦/氮化鈦阻障層的阻障能力較為不佳，進而影響半導體元件的性能表現。

因此，如何改善接觸窗阻值異常，又不影響半導體元件的性能表現如高穩定度(stability)和高信賴度(reliability)等，是相關業者當務之急，也是一大挑戰。

本發明係有關於一種半導體元件之製造方法，利用一預清除步驟使接觸孔之電阻值降低，進而改善元件之穩定性。

根據本發明之第一方面，提出一種半導體元件之製造方法，至少包括步驟如下。首先，提供具有至少一接觸孔之一半導體結構；之後形成一阻障層於接觸孔處；接著，對半導體結構進行高溫回火，而阻障層係在回火後形成一氧化層；在回火後，係對半導體結構進行預清除(pre-clean)，以去除氧化層。

根據本發明之第二方面，提出一種半導體元件之製造方法，至少包括步驟如下。首先，提供具有至少一接觸孔之一半導體結構；之後形成一鈦/氮化鈦疊層(Ti/TiN stack layer)於接觸孔處；接著，對半導體結構進行高溫回火，回火後係形成一氮氧化鈦(TiNO)層於氮化鈦上；在回火後，係對半導體結構進行預清除(pre-clean)，以去除氮氧化鈦層。在預清除步驟後，再形成金屬層並填充接觸孔處。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：

以下係參照所附圖式詳細敘述本發明之實施例。圖式中相同的標號係用以標示相同或類似之部分。需注意的是，圖式係已簡化而非按照精確的尺寸所繪製，因此僅為舉例說明之用，並非作為限縮本發明保護範圍之用。

請參照第1A～1E圖，其繪示依照本發明實施例之半導體元件製造方法的流程剖面圖。並請同時參照第2圖，其繪示依照本發明實施例之半導體元件製造方法的步驟流程圖。

首先，如第1A圖所示，提供具有至少一接觸孔之一半導體結構(步驟201)，如一具有導電區域100A之半導體基材100，和形成具有接觸孔104之介電層102。其中，導電區域100A(以斜線部分表示)例如是對應電晶體元件的汲極或源極等摻雜區，而半導體基材100例如包括數個電晶體元件(未繪示)，但並不以此為限。再者，具有接觸孔104之介電層102係覆蓋半導體基材100，並暴露出部分之導電區域100A。

之後，如第1B圖所示，形成一阻障層106於接觸孔104處(步驟202)，阻障層106例如是一疊層，包括金屬鈦層1061和氮化鈦層1063(Ti/TiN)。阻障層106例如是可利用包含TiCl₄ 與氫氣(H₂ )、氬氣(Ar)或氦氣(He)之反應氣體以電漿輔助化學氣相沈積(PECVD)技術沈積而得，但本發明並不以此為限，也可利用其它實施方式形成阻障層106。

接著，如第1C圖所示，對覆蓋有介電層102和阻障層106之半導體基材100進行高溫回火(annealing)處理(步驟203)。一般可使用高溫爐管或快速回火處理(Rapid Thermal Processing,RTP)。再者，於進行高溫回火時，可藉由通入氧氣，使回火後的阻障層106’上可形成一氧化層，如氮氧化鈦層(TiON)107形成於氮化鈦層1063’上。在一實施例中，回火溫度例如是650℃；而氮氧化鈦層107所形成的厚度約例如是50~150，但本發明並不以此為限。

高溫回火處理除了可有效除去對後續內連線製程不利之物質，如無機或有機污染物，如製程環境中的雜質粒子或光阻、蝕刻及圖案化過程中的殘餘物或副產品(如polymer)，甚或基材的原生氧化物等等，也可同時修復半導體基材100的表面結構，使結構更為乾淨平整。再者，進行高溫回火處理亦可使鈦/氮化鈦的柱狀結構更為密實，因此回火後的阻障層106’具有更好的阻障效果。

之後，對覆蓋有介電層104、阻障層106'和氮氧化鈦層(TiON)107之半導體基材100進行預清除(pre-clean)，以去除氮氧化鈦層107(步驟204)。去除氮氧化鈦層107的結構如第1D圖所示。在一實施例中，係可在室溫下利用一氬氣電漿(Ar plasma)進行離子轟擊，以去除氮氧化鈦層107(氧化層)，其中此預清除步驟可依實際應用所需，經過適當的參數選擇係可去除很薄的氧化層厚度。在一應用例中，例如是射頻功率(RF power)為200瓦，射頻第二功率(RF second power)為250瓦之氬氣電漿，進行約7.5秒±0.7秒的蝕刻時間，以去除約50~150的氮氧化鈦層107厚度。當然，此領域中具有通常知識者可知，該些數值包括蝕刻功率、蝕刻時間和氧化層去除厚度僅為各種可能應用例其中之一，係供參考之用，並非作為限縮本發明保護範圍之用。

在以預清除步驟去除氧化層(氮氧化鈦層107)後，係可進行後續製程，如形成一第一金屬層108於半導體基材100處，且第一金屬層108係填滿接觸孔104(步驟205)，如第1E圖所示。在一實施例中，第一金屬層108例如是金屬鋁；而預清除步驟可在沉積金屬鋁的同一個反應室進行，在沉積金屬鋁之前，利用AR氣體的解離產生電漿離子，再利用偏壓，轟擊在晶圓表面，達到AR離子蝕刻的效果，在Ti/TiN介面約蝕刻如100A的厚度，以去除氧化層(如氮氧化鈦層107)。

根據相關實驗結果顯示，根據實施例所提出的：在高溫回火後，利用預清除步驟去除阻障層上的氧化層(如氮氧化鈦層107)，再進行後續製程(如形成第一金屬層等)，其所形成的半導體元件不但其阻障層具有良好的阻障效果，可避免半導體元件產生接面尖突現象，且更可大幅降低接觸窗的阻值，在電性表現上大幅改善；再者，其元件亦具有較低的良好開關開啟電阻值範圍(RON range)。因此應用本發明之半導體元件係具有高穩定度(stability)和高信賴度(reliability)之性能表現。以下即列出部份相關實驗及其結果說明。

<相關實驗說明與結果>

在相關實驗中，係以三組實驗做說明，各組實驗條件及其結果係簡列於表一中。實驗1是以650℃快速高溫回火，但回火後沒有使用預清除之步驟，為傳統製程。實驗2係降低回火溫度，約以600℃(相對低溫)快速回火，但回火後沒有使用預清除之步驟。實驗1則是以650℃快速高溫回火，回火後更進行預清除之步驟。

實驗中係量測各組製成結構之電阻值，包括連接N型井(N-well)之接觸窗電阻值(RCN)、連接P型井(P-well)之接觸窗電阻值(RCP)和連接多晶矽(Poly)之接觸窗電阻值(RCPL)；該些結構係為通常知識者所能充分理解，在此遂不贅述。再者，實驗中亦量測各組製成結構之良率(yield)和開啟電阻值範圍(RON range)，表一中更列出最大開啟電阻值(RON max)、最小開啟電阻值(RON min)和平均開啟電阻值(RON ave)，而開啟電阻值範圍則取自最大和最小開啟電阻值之差值，平均開啟電阻值則為最大和最小開啟電阻值之平均值。

另外，實驗中更利用電子顯微鏡對各組製成結構進行拍攝，以觀察接觸窗處之阻障層-鈦/氮化鈦(Ti/TiN)和氧化層-氮氧化鈦層(TiON)的各層情況。請參照：

附圖一：以電子顯微鏡拍攝根據實驗1(650℃回火)所製成之接觸窗結構。

附圖二：以電子顯微鏡拍攝根據實驗2(600℃回火)所製成之接觸窗結構。

附圖三：以電子顯微鏡拍攝根據實驗3(650℃回火+預清除)所製成之接觸窗結構。

實驗結果顯示：

實驗1為對照實驗，其使用650℃的高溫回火後沉積鋁層(第一金屬層)，從電子顯微鏡拍攝照片(附圖一)可清楚觀察到有一層氮氧化鈦層(TiON)形成於TiN上，而電阻量測結果不論是RCN、RCP或是RCPL等電阻值都是偏高的。

實驗2係降低阻障層Ti/TiN的回火溫度，雖然以600℃回火，根據電子顯微鏡拍攝照片(附圖二)顯示，接觸孔處是可以抑制氧化層-氮氧化鈦層(TiON)的形成，而電阻量測結果的確比實驗1的電阻值要低，但是降低回火溫度也使連帶影響Ti/TiN的阻障效果。

實驗3係使用650℃的高溫回火後，再以預清除(pre-clean)步驟將所形成的TiON層去除。其中，預清除步驟例如是以Ar氣體的解離產生電漿離子，再利用偏壓，轟擊在晶圓表面，達到Ar離子蝕刻的效果；之後再沉積鋁層(第一金屬層)。而實際應用時TiON層去除的厚度可透過蝕刻時間的調整來達成，例如以射頻功率RF 200W蝕刻時間7.5秒去進行蝕刻，可蝕刻厚度約100的TiON層。從電子顯微鏡拍攝照片(附圖三)可清楚觀察到鋁層和TiN之間沒有TiON，而電阻量測結果不論是RCN、RCP或是RCPL等電阻值都是最低的。以RCN值50.58為例，大幅下降至約實驗1的RCN值108.20的二分之一。

除了電性量測結果(RCN/RCP/RCPL等電阻值)大幅改善，實驗結果也顯示，根據實施例所製成之實驗3的結構，由於仍是650℃高溫回火，其開啟電阻值範圍(RON range)最低(代表製成元件最穩定)，為6.693。再者，實施例之製程仍然不影響產品的高良率(yield)。

因此，實施例所提出之製程，經由現有製程的驗証，其應用可延伸至所有高壓(HV)元件如　源極驅動器(source diver)，閘極驅動器(gate driver)等新開發製程在接觸孔阻障層Ti/TiN之電阻電性改善的運用！而本發明之應用十分廣泛，除了可含括在半導體製程中任何有關接觸孔阻障層Ti/TiN之運用，亦可延伸至金屬通孔介面(via adhesion interface)相關的應用。再者，實施例在實際應用上也有很大的彈性，熟習相關技術者可根據實施例之揭露內容而針對應用時實際條件之需求，對製程稍作變化調整(例如調整蝕刻率或蝕刻時間等)。根據實施例，熟習相關技術者亦可針對不同程度的氧化層TiON介面進行剖面分析，依不同的蝕刻率做不同的運用，以解決不同面向的問題。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．半導體基材

100A．．．導電區域

102．．．介電層

104．．．接觸孔

106．．．阻障層

1061．．．金屬鈦層

1063．．．氮化鈦層

106’．．．回火後的阻障層

1061’．．．回火後之金屬鈦層

1063’．．．回火後之氮化鈦層

107．．．氮氧化鈦層

108．．．第一金屬層

第1A～1E圖繪示依照本發明實施例之半導體元件製造方法的流程剖面圖。

第2圖繪示依照本發明實施例之半導體元件製造方法的步驟流程圖。

Claims (12)

1. 一種半導體元件之製造方法，至少包括：提供具有至少一接觸孔之一半導體結構；形成一阻障層於該接觸孔處；對該半導體結構進行高溫退火(annealing)，該阻障層係在退火後形成一氧化層；和對該半導體結構進行預清除(pre-clean)，以去除該氧化層。
2. 如申請專利範圍第1項所述之製造方法，其中該阻障層係為一鈦/氮化鈦疊層(Ti/TiN stack layer)。
3. 如申請專利範圍第1項所述之製造方法，其中係在至少約650℃進行高溫退火之步驟。
4. 如申請專利範圍第1項所述之製造方法，其中進行預清除步驟時，係在室溫下利用一氬氣電漿(Ar plasma)對該阻障層進行離子轟擊，以去除該氧化層。
5. 如申請專利範圍第1項所述之製造方法，其中係以預清除步驟去除該氧化層約50A~150A之厚度。
6. 如申請專利範圍第1項所述之製造方法，在預清除步驟後更包括：形成一第一金屬層於該半導體結構處，且該第一金屬層係填滿該接觸孔。
7. 如申請專利範圍第1項所述之製造方法，其中所提供之半導體結構係包括：具有一導電區域之一半導體基材；和一介電層，形成於該半導體基材上，且該介電層具有該接觸孔至少曝露出一部份該導電區域。
8. 一種半導體元件之製造方法，至少包括：提供具有至少一接觸孔之一半導體結構；形成一鈦/氮化鈦疊層(Ti/TiN stack layer)於該接觸孔處；對該半導體結構進行高溫退火(annealing)，退火後係形成一氮氧化鈦(TiNO)層於氮化鈦上；和對該半導體結構進行預清除(pre-clean)，以去除該氮氧化鈦層。
9. 如申請專利範圍第8項所述之製造方法，其中係在至少約650℃進行高溫退火之步驟。
10. 如申請專利範圍第8項所述之製造方法，其中進行預清除步驟時，係在室溫下利用一氬氣電漿(Ar plasma)對該鈦/氮化鈦疊層進行離子轟擊，以去除該氮氧化鈦層。
11. 如申請專利範圍第8項所述之製造方法，其中係以預清除步驟去除該氮氧化鈦層約50A~150A之厚度。
12. 如申請專利範圍第8項所述之製造方法，在預清除步驟後更包括：形成一第一金屬層於該半導體結構處，且該第一金屬層係填滿該接觸孔。