CN102339787A - 降低接触孔电阻的半导体元件制造方法 - Google Patents

Abstract

本发明公开了一种降低接触孔电阻的半导体元件制造方法。首先，提供具有至少一接触孔的一半导体结构；之后形成一势垒层如钛/氮化钛叠层(Ti/TiN stack layer)于接触孔处；接着，对半导体结构进行高温回火，而势垒层是在回火后形成一氧化层如氮氧化钛(TiNO)层于氮化钛上；在回火后，是对半导体结构进行预清除(pre-clean)，以去除氧化层如氮氧化钛(TiNO)层。在预清除步骤后，再进行后续工艺如形成金属层并填充接触孔处。在回火后进行预清除步骤可使接触孔的电阻值降低进而改善元件的电性表现，亦可改善元件的稳定性。

Description

降低接触孔电阻的半导体元件制造方法

技术领域

本发明是有关于一种半导体元件的制造方法，且特别是有关于一种可降低接触孔的电阻值、改善元件稳定性的半导体元件制造方法。

背景技术

在半导体工艺中，氮化钛广泛地被认为是金属钨沉积时的良好黏着层，也是铝与硅间非常好的扩散阻绝层。因此，钛、氮化钛等金属层能帮助降低半导体元件中的铝铜和钨拴塞之间的接触电阻，也能防止铝中的铜扩散到硅玻璃中，而伤害到元件。

传统上可利用物理或化学气相沉积形成氮化钛。物理气相沉积是利用活性离子溅射方法沉积氮化钛，以等离子体子将钛金属以溅射方式击出，并在高温下通入氮气反应生成氮化钛(TiN)。但是以溅射在接触孔(contacthole)的侧壁形成氮化钛会有太薄的现象发生，不符深亚微米下(deepsubmicron)超大规模集成电路元件(Ultra-large-scale integration，ULSI)的需求。对于ULSI可利用化学气相沉积法，例如利用无机前驱物氯化钛(TiCl₄)和氨气进行反应，形成氮化钛。

无论是以物理气相、或化学气相沉积所形成的氮化钛，其晶粒边界是柱状结构(columnar structure)，当以钛/氮化钛(Ti/TiN)作为接触孔的势垒层，接触孔填充有第一金属层(例如是铝)形成接触窗时，其结构在高温下回火，铝和硅容易相互扩散而通过氮化钛的晶粒边界，造成接面尖突(junctionspiking)现象，而产生大的漏电流甚至短路。为了避免接面尖突现象，目前是在高温回火时也同时通入氧气，以使部份氮化钛氧化形成氮氧化钛(TiNO)，而增强钛/氮化钛势垒层的势垒能力，并且可改善半导体元件如栅极驱动器(gate driver)的开关在开启(ON)时的电阻值(RON)。然而这种作法却使得接触窗的阻值上升、甚至异常，影响产品的表现。若降低高温回火时的温度，虽然可改善接触窗的阻值，但钛/氮化钛势垒层的势垒能力较为不佳，进而影响半导体元件的性能表现。

因此，如何改善接触窗阻值异常，又不影响半导体元件的性能表现如高稳定度(stability)和高信赖度(reliability)等，是相关业者当务之急，也是一大挑战。

发明内容

本发明是有关于一种半导体元件的制造方法，利用一预清除步骤使接触孔的电阻值降低，进而改善元件的稳定性。

根据本发明的第一方面，提出一种半导体元件的制造方法，至少包括步骤如下。首先，提供具有至少一接触孔的一半导体结构；之后形成一势垒层于接触孔处；接着，对半导体结构进行高温回火，而势垒层是在回火后形成一氧化层；在回火后，系对半导体结构进行预清除(pre-clean)，以去除氧化层。

根据本发明的第二方面，提出一种半导体元件的制造方法，至少包括步骤如下。首先，提供具有至少一接触孔的一半导体结构；之后形成一钛/氮化钛叠层(Ti/TiN stack layer)于接触孔处；接着，对半导体结构进行高温回火，回火后系形成一氮氧化钛(TiNO)层于氮化钛上；在回火后，是对半导体结构进行预清除(pre-clean)，以去除氮氧化钛层。在预清除步骤后，再形成金属层并填充接触孔处。

为了对本发明的上述及其它方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下。

附图说明

图1A～图1E绘示依照本发明实施例的半导体元件制造方法的流程剖面图。

图2绘示依照本发明实施例的半导体元件制造方法的步骤流程图。

图3：以电子显微镜拍摄根据实验1(650℃回火)所制成的接触窗结构照片。

图4：以电子显微镜拍摄根据实验2(600℃回火)所制成的接触窗结构照片。

图5：以电子显微镜拍摄根据实验3(650℃回火+预清除)所制成的接触窗结构照片。

【主要元件符号说明】

100：半导体衬底

100A：导电区域

102：介电层

104：接触孔

106：势垒层

1061：金属钛层

1063：氮化钛层

106’：回火后的势垒层

1061’：回火后的金属钛层

1063’：回火后的氮化钛层

107：氮氧化钛层

108：第一金属层

具体实施方式

以下是参照所附图式详细叙述本发明的实施例。图式中相同的标号是用以标示相同或类似的部分。需注意的是，图式已简化而非按照精确的尺寸所绘制，因此仅为举例说明之用，并非作为限缩本发明保护范围之用。

请参照图1A～图1E，其绘示依照本发明实施例的半导体元件制造方法的流程剖面图。并请同时参照图2，其绘示依照本发明实施例的半导体元件制造方法的步骤流程图。

首先，如图1A所示，提供具有至少一接触孔的一半导体结构(步骤201)，如一具有导电区域100A的半导体衬底100，和形成具有接触孔104的介电层102。其中，导电区域100A(以斜线部分表示)例如是对应晶体管元件的汲极或源极等掺杂区，而半导体衬底100例如包括多个晶体管元件(未绘示)，但并不以此为限。再者，具有接触孔104的介电层102覆盖半导体衬底100，并暴露出部分的导电区域100A。

之后，如图1B所示，形成一势垒层106于接触孔104处(步骤202)，势垒层106例如是一堆栈层，包括金属钛层1061和氮化钛层1063(Ti/TiN)。势垒层106例如是可利用包含TiCl₄与氢气(H₂)、氩气(Ar)或氦气(He)的反应气体以等离子体辅助化学气相沉积(PECVD)技术沉积而得，但本发明并不以此为限，也可利用其它实施方式形成势垒层106。

接着，如图1C所示，对覆盖有介电层102和势垒层106的半导体衬底100进行高温回火(annealing)处理(步骤203)。一般可使用高温炉管或快速回火处理(Rapid Thermal Processing，RTP)。再者，于进行高温回火时，可通过通入氧气，使回火后的势垒层106’上可形成一氧化层，如氮氧化钛层(TiON)107形成于氮化钛层1063’上。在一实施例中，回火温度例如是650℃；而氮氧化钛层107所形成的厚度约例如是

但本发明并不以此为限。

高温回火处理除了可有效除去对后续内联机工艺不利的物质，如无机或有机污染物，如工艺环境中的杂质粒子或光刻胶、刻蚀及图案化过程中的残余物或副产品(如polymer)，甚或衬底的原生氧化物等等，也可同时修复半导体衬底100的表面结构，使结构更为干净平整。再者，进行高温回火处理亦可使钛/氮化钛的柱状结构更为密实，因此回火后的势垒层106’具有更好的势垒效果。

之后，对覆盖有介电层104、势垒层106′和氮氧化钛层(TiON)107的半导体衬底100进行预清除(pre-clean)，以去除氮氧化钛层107(步骤204)。去除氮氧化钛层107的结构如图1D所示。在一实施例中，可在室温下利用一氩气等离子体(Ar plasma)进行离子轰击，以去除氮氧化钛层107(氧化层)，其中此预清除步骤可依实际应用所需，经过适当的参数选择可去除很薄的氧化层厚度。在一应用例中，例如是射频功率(RF power)为200瓦，射频第二功率(RF second power)为250瓦的氩气等离子体，进行约7.5秒±0.7秒的刻蚀时间，以去除约的氮氧化钛层107厚度。当然，本领域技术人员可知，该些数值包括刻蚀功率、刻蚀时间和氧化层去除厚度仅为各种可能应用例其中之一，是供参考之用，并非作为限缩本发明保护范围之用。

在以预清除步骤去除氧化层(氮氧化钛层107)后，可进行后续工艺，如形成一第一金属层108于半导体衬底100处，且第一金属层108填满接触孔104(步骤205)，如图1E所示。在一实施例中，第一金属层108例如是金属铝；而预清除步骤可在沉积金属铝的同一个反应室进行，在沉积金属铝之前，利用AR气体的解离产生等离子体离子，再利用偏压，轰击在晶圆表面，达到AR离子刻蚀的效果，在Ti/TiN界面约刻蚀如100A的厚度，以去除氧化层(如氮氧化钛层107)。

根据相关实验结果显示，根据实施例所提出的：在高温回火后，利用预清除步骤去除势垒层上的氧化层(如氮氧化钛层107)，再进行后续工艺(如形成第一金属层等)，其所形成的半导体元件不但其势垒层具有良好的势垒效果，可避免半导体元件产生接面尖突现象，且更可大幅降低接触窗的阻值，在电性表现上大幅改善；再者，其元件亦具有较低的良好开关开启电阻值范围(RON range)。因此应用本发明的半导体元件具有高稳定度(stability)和高信赖度(reliability)的性能表现。以下即列出部份相关实验及其结果说明。

<相关实验说明与结果>

在相关实验中，是以三组实验做说明，各组实验条件及其结果被简列于表一中。实验1是以650℃快速高温回火，但回火后没有使用预清除的步骤，为传统工艺。实验2是降低回火温度，约以600℃(相对低温)快速回火，但回火后没有使用预清除的步骤。实验1则是以650℃快速高温回火，回火后更进行预清除的步骤。

实验中是测量各组制成结构的电阻值，包括连接N型阱(N-well)的接触窗电阻值(RCN)、连接P型阱(P-well)的接触窗电阻值(RCP)和连接多晶硅(Poly)的接触窗电阻值(RCPL)；该些结构为本领域技术人员所能充分理解，在此遂不赘述。再者，实验中亦测量各组制成结构的良率(yield)和开启电阻值范围(RON range)，表一中更列出最大开启电阻值(RON max)、最小开启电阻值(RON min)和平均开启电阻值(RON ave)，而开启电阻值范围则取自最大和最小开启电阻值的差值，平均开启电阻值则为最大和最小开启电阻值的平均值。

另外，实验中更利用电子显微镜对各组制成结构进行拍摄，以观察接触窗处的势垒层-钛/氮化钛(Ti/TiN)和氧化层-氮氧化钛层(TiON)的各层情况。请参照：

图3：以电子显微镜拍摄根据实验1(650℃回火)所制成的接触窗结构。

图4：以电子显微镜拍摄根据实验2(600℃回火)所制成的接触窗结构。

图5：以电子显微镜拍摄根据实验3(650℃回火+预清除)所制成的接触窗结构。

表一

实验结果显示：

实验1为对照实验，其使用650℃的高温回火后沉积铝层(第一金属层)，从电子显微镜拍摄照片(图3)可清楚观察到有一层氮氧化钛层(TiON)形成于TiN上，而电阻测量结果不论是RCN、RCP或是RCPL等电阻值都是偏高的。

实验2是降低势垒层Ti/TiN的回火温度，虽然以600℃回火，根据电子显微镜拍摄照片(图4)显示，接触孔处是可以抑制氧化层-氮氧化钛层(TiON)的形成，而电阻测量结果的确比实验1的电阻值要低，但是降低回火温度也使连带影响Ti/TiN的势垒效果。

实验3是使用650℃的高温回火后，再以预清除(pre-clean)步骤将所形成的TiON层去除。其中，预清除步骤例如是以Ar气体的解离产生等离子体离子，再利用偏压，轰击在晶圆表面，达到Ar离子刻蚀的效果；之后再沉积铝层(第一金属层)。而实际应用时TiON层去除的厚度可透过刻蚀时间的调整来达成，例如以射频功率RF 200W刻蚀时间7.5秒去进行刻蚀，可刻蚀厚度约

的TiON层。从电子显微镜拍摄照片(图5)可清楚观察到铝层和TiN之间没有TiON，而电阻测量结果不论是RCN、RCP或是RCPL等电阻值都是最低的。以RCN值50.58为例，大幅下降至约实验1的RCN值108.20的二分之一。

除了电性测量结果(RCN/RCP/RCPL等电阻值)大幅改善，实验结果也显示，根据实施例所制成的实验3的结构，由于仍是650℃高温回火，其开启电阻值范围(RON range)最低(代表制成元件最稳定)，为6.693。再者，实施例的工艺仍然不影响产品的高良率(yield)。

因此，实施例所提出的工艺，经由现有工艺的验证，其应用可延伸至所有高压(HV)元件如源极驱动器(source diver)，栅极驱动器(gate driver)等新开发工艺在接触孔势垒层Ti/TiN的电阻电性改善的运用！而本发明的应用十分广泛，除了可含括在半导体工艺中任何有关接触孔势垒层Ti/TiN的运用，亦可延伸至金属通孔界面(via adhesion interface)相关的应用。再者，实施例在实际应用上也有很大的弹性，熟习相关技术者可根据实施例的揭露内容而针对应用时实际条件的需求，对工艺稍作变化调整(例如调整刻蚀率或刻蚀时间等)。根据实施例，熟习相关技术者亦可针对不同程度的氧化层TiON接口进行剖面分析，依不同的刻蚀率做不同的运用，以解决不同面向的问题。

综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种半导体元件的制造方法，至少包括：

提供具有至少一接触孔的一半导体结构；

形成一势垒层于该接触孔处；

对该半导体结构进行高温回火，该势垒层是在回火后形成一氧化层；和

对该半导体结构进行预清除(pre-clean)，以去除该氧化层。

2.根据权利要求1所述的制造方法，其中该势垒层为一钛/氮化钛叠层(Ti/TiN stack layer)。

3.根据权利要求1所述的制造方法，其中是在至少650℃进行高温回火的步骤。

4.根据权利要求1所述的制造方法，其中进行预清除步骤时，是在室温下利用一氩气等离子体(Ar plasma)对该势垒层进行离子轰击，以去除该氧化层。

5.根据权利要求1所述的制造方法，其中是以预清除步骤去除该氧化层

的厚度。

6.根据权利要求1所述的制造方法，在预清除步骤后更包括：形成一第一金属层于该半导体结构处，且该第一金属层填满该接触孔。

7.根据权利要求1所述的制造方法，其中所提供的半导体结构包括：

具有一导电区域的一半导体衬底；和

一介电层，形成于该半导体衬底上，且该介电层具有该接触孔至少曝露出一部份该导电区域。

8.一种半导体元件的制造方法，至少包括：

提供具有至少一接触孔的一半导体结构；

形成一钛/氮化钛叠层(Ti/TiN stack layer)于该接触孔处；

对该半导体结构进行高温回火，回火后形成一氮氧化钛(TiNO)层于氮化钛上；和

对该半导体结构进行预清除(pre-clean)，以去除该氮氧化钛层。

9.根据权利要求8所述的制造方法，其中是在至少650℃进行高温回火的步骤。

10.根据权利要求8所述的制造方法，其中进行预清除步骤时，是在室温下利用一氩气等离子体(Ar plasma)对该势垒层进行离子轰击，以去除该氮氧化钛层。

Images