TWI525773B - Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device - Google Patents

Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device Download PDF

Info

Publication number
TWI525773B
TWI525773B TW098122648A TW98122648A TWI525773B TW I525773 B TWI525773 B TW I525773B TW 098122648 A TW098122648 A TW 098122648A TW 98122648 A TW98122648 A TW 98122648A TW I525773 B TWI525773 B TW I525773B
Authority
TW
Taiwan
Prior art keywords
copper
layer
nitrogen
tft
film
Prior art date
Application number
TW098122648A
Other languages
English (en)
Other versions
TW201017849A (en
Inventor
Nobuyuki Kawakami
Shinya Fukuma
Aya Miki
Mototaka Ochi
Shinya Morita
Yoshihiro Yokota
Hiroshi Goto
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201017849A publication Critical patent/TW201017849A/zh
Application granted granted Critical
Publication of TWI525773B publication Critical patent/TWI525773B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

配線構造、薄膜電晶體基板及其製造方法以及顯示裝置
本發明係關於液晶顯示器、有機EL(電致發光)等平面面板顯示器(顯示裝置)；可以適用於ULSI(超大規模積體電路)、ASIC(Application Specific Integrated Circuit，特殊用途積體電路)、FET(場效應電晶體)、二極體等半導體裝置之配線構造；薄膜電晶體基板及其製造方法以及顯示裝置，特別是關於把純銅或銅合金之銅系合金膜包含作為配線材料之新穎的配線構造。
液晶顯示器等主動矩陣型液晶顯示裝置，把薄膜電晶體(Thin Film Transitor，以下稱為TFT)作為開關元件，其係由透明畫素電極、閘極配線以及源極/汲極配線等之配線部、具備非晶矽(a-Si)或多晶矽(p-Si)等半導體層之TFT基板、具備對TFT基板隔著特定的間隔而被對向配置的共通電極之對向基板、以及被填充於TFT基板與對向基板之間的液晶層等所構成。
TFT基板，於閘極配線或源極/汲極配線等配線材料，由於電阻率很低，容易加工等理由，廣泛使用純鋁或者鋁-釹(Nd)等鋁合金。然而，伴隨著液晶顯示器的大型化，配線的RC延遲(傳遞於配線的電氣訊號變慢的現象)等問題顯著化，提高了對於更低電阻的配線材料的需求。在此，與鋁系合金相比電阻率更小的純銅或銅-鎳等銅合金(以下將此統稱為銅系合金)受到矚目。
在銅系合金配線(銅系合金膜)與TFT之半導體層之間，如具有代表性的專利文獻1～6所記載的，通常設有由鉬、鉻、鈦、鎢等高融點金屬所構成之障壁金屬層。不中介著障壁金屬層而使銅系合金配線與TFT之半導體層直接接觸的話，會由於其後之製程(例如，形成於TFT上的絕緣層之成膜製程，或是燒結(sintering)或退火(annealing)等熱製程)之熱履歷而使銅系合金配線中的銅擴散至半導體層中，使得TFT特性降低。具體而言，受到流過TFT之電流(開關關閉時之關閉電流，以及開關打開時之打開電流)等之不良影響，除了招致關閉電流的增加或是打開電流的降低以外，開關速度(對打開開關之電氣訊號之回應性)也降低。此外，亦會有銅系合金配線與半導體層之接觸電阻也增加的情形。
如此般障壁金屬層，對於抑制銅系合金膜與半導體層之界面之銅與矽之相互擴散是有效的，但是為了形成障壁金屬層，除了銅系合金配線形成用之成膜裝置以外，另外還需要障壁金屬形成用之成膜裝置。具體而言，不得不要使用分別多裝設了障壁金屬層形成用之成膜真空室之成膜裝置(代表性的是複數之成膜真空室被連接於移送真空室之簇集工具(cluster tool))，招致製造成本的上升與生產性的降低。此外，作為障壁金屬層使用的金屬，與銅系合金，在使用藥液進行濕式蝕刻等之加工製程裡加工速度不同，所以要控制加工製程之橫方向的加工尺寸是極為困難的。亦即，障壁金屬層的形成，不只是從成膜的觀點來看，從加工的觀點來看也是招致製程的複雜化，帶來製造成本的上升或生產性的降低。
在前面，作為顯示裝置之代表例，係舉液晶顯示裝置為例來進行說明，但前述之起因於銅系合金膜與半導體層之界面之銅與矽的相互擴散的問題，不限於顯示裝置，在LSI或FET等半導體裝置也會遇到。例如在製造半導體裝置之代表例之LSI時，為了防止半導體層與絕緣體層中由銅系合金膜擴散來銅男子，在半導體層或絕緣體層之上形成鉻或鉬或氮化鉭(TaN)等之障壁金屬層之後再形成銅系合金膜，但在半導體裝置的領域也要求著製程的簡化或是成本的降低。
因而，在顯示裝置或半導體裝置所產生的起因於銅與矽之相互擴散的問題，一直期待著不需如從前那樣設置障壁金屬層也可以避免之技術。
有鑑於這種情況，在專利文獻7～9提出了雖非銅系合金但以純鋁或者鋁合金為配線材料使用的技術，可以省略障壁金屬層的形成，可以讓被使用於源極-汲極電極等之鋁系合金配線與半導體層直接接觸的直接接觸(direct contact)技術。其中，專利文獻9，係由本案發明人所揭示的，內容是由含氮層與鋁系合金膜所構成的材料，揭示了含氮層的N(氮)與半導體層之矽結合的配線構造。此含氮層被認為發揮了供防止鋁與矽之相互擴散的障壁層的作用，實證了即使不像從前那樣形成鉬等之障壁金屬層也可以得到優異的TFT特性。此外，此含氮層在形成半導體層後形成鋁系合金膜之前，可以藉由電漿氮化等氮化處理來容易地製作，所以也具有不需要障壁金屬形成用之特別的成膜裝置之優點。
[先行技術文獻]
[專利文獻]
[專利文獻1]日本專利特開平7-66423號公報
[專利文獻2]日本專利特開2001-196371號公報
[專利文獻3]日本專利特開2002-353222號公報
[專利文獻4]日本專利特開2004-133422號公報
[專利文獻5]日本專利特開2004-212940號公報
[專利文獻6]日本專利特開2005-166757號公報
[專利文獻7]日本專利特開2003-273109號公報
[專利文獻8]日本專利特開2008-3319號公報
[專利文獻9]日本專利特開2008-10801號公報
本發明之目的在於提供可以省略純銅或銅合金之銅系合金配線與半導體層之間之障壁金屬層之直接接觸技術，且係具有寬廣的製程裕度(process margin)之範圍，可以對半導體層直接而且確實地連接銅系合金配線之技術。
本發明之要旨如下所示。
[1]於基板上，由基板側依序具備半導體層，與純銅或銅合金之銅系合金膜之配線構造，其係於前述半導體層與前述銅系合金膜之間，包含有由基板側起依序為含有氮、碳以及氟所構成的群所選擇之至少一種元素之(N、C、F)層，及包含銅與矽之銅-矽擴散層之層積構造，且被包含於前述(N、C、F)層的氮、碳及氟之至少一種之元素，與包含於前述半導體層之矽結合。
又，前述配線構造，最好是於基板上，由基板側依序具備半導體層，與純銅或銅合金之銅系合金膜之配線構造，其係於前述半導體層與前述銅系合金膜之間，包含有由基板側起依序為含有氮、碳以及氟所構成的群所選擇之至少一種元素之(N、C、F)層，及包含銅與矽之銅-矽擴散層之層積構造，且構成前述(N、C、F)層的氮、碳及氟之任一之元素，與前述半導體層之矽結合。
[2]如[1]項之配線構造，其中前述銅-矽擴散層，係藉由使前述(N、C、F)層、半導體層及前述銅系合金膜以此順序形成後，加上熱履歷而得者。
[3]如[1]或[2]記載之配線構造，其中前述半導體層包含非晶矽或多晶矽。
又，前述半導體層，最好是由非晶矽或多晶矽所構成。
[4]一種薄膜電晶體基板，係具備[1]～[3]之任一之配線構造。
[5]一種顯示裝置，為具備[4]之薄膜電晶體基板。
[6]如[1]～[3]之任一之配線構造，其係構成顯示裝置或半導體裝置之配線構造。
[7]一種製造方法，係製造[4]之薄膜電晶體基板之製造方法，其特徵為：依序包含在薄膜電晶體之半導體層上，形成含有由氮、碳及氟所構成的群所選擇之至少一種元素之(N、C、F)層的第1步驟，接著，形成半導體層之第2步驟。
[8]如[7]之製造方法，其中前述第1步驟，係在半導體層形成裝置之中進行處理。
[9]如[8]之製造方法，其中前述第1步驟與前述第2步驟，係在同樣的半導體層形成用真空室內連續進行的。
[10]如[7]～[9]之任一之製造方法，其中前述第1步驟，係包含藉由含有氮、碳及氟所構成的群所選擇之至少一種元素之氣體所生成的電漿蝕刻而形成(N、C、F)層之步驟。
[11]如[7]～[9]之製造方法，其中前述第1步驟，係包含藉由含有氮、碳及氟所構成的群所選擇之至少一種元素之氣體，與使用於半導體層形成之原料氣體之混合氣體所生成的電漿蝕刻而形成(N、C、F)層之步驟。
根據本發明，因為是可以使純銅或銅合金之銅系合金膜與半導體層直接接觸之直接接觸技術，所以不僅TFT特性，或銅系合金膜與半導體層之接觸電阻很優異，生產性也良好，可以提供製程極限(process margin)更為擴大的技術。具體而言，可以提供不易受到各種製程條件的差異(裝置性能的差異、不安定性、未預期的污染、不易控制的污染等)的影響，此外也不需要極端嚴格的管理條件，不容易受到製程條件的限制之技術。
本發明係關於使銅系合金膜可以與半導體層直接接觸之直接接觸技術。詳言之，本案發明人所首先揭示之利用含氮層所構成的銅與矽之相互擴散防止作用之直接接觸技術(後述)為基礎，特徵為在該含氮層之上，被層積把此一含氮層作為保護隔絕大氣之覆蓋層之功能之含有銅與矽之銅-矽擴散層之層積構造的配線構造。此銅-矽擴散層，係將(N、C、F)含有層、半導體層、及銅系合金膜依序形成之後，在TFT之製造步驟加上約150℃以上之熱履歷而形成者，係藉由前述銅系合金膜之銅與前述半導體層之矽而構成的。
以下，說明本發明之緣起。
如前所述，本案發明人已經揭示了作為銅系合金膜與半導體層之直接接觸技術，由含氮層與銅系合金膜所構成的材料，且含氮層的N(氮)與半導體層之矽結合的配線構造(日本專利公報特願2007-265810，以下稱為關連技術)。關連技術之技術除了配線材料是銅系合金以外，與前述專利文獻9所記載之使用鋁系合金之直接接觸技術在實質上相同。於關連技術，前述含氮層被認為發揮了供防止銅與矽之相互擴散的障壁層的作用，實證了即使不像從前那樣形成鉬等之障壁金屬層也可以得到優異的TFT特性。此外，此含氮層在形成半導體層後形成銅系合金膜之前，可以藉由電漿氮化等氮化處理來容易地製作，所以也具有不需要障壁金屬形成用之特別的成膜裝置之優點。
本案發明人，在揭示前述關連技術之後，主要由提高生產性的觀點來進一步進行探討。為了得到關連技術所記載之配線構造(中介著含氮層使半導體層與銅系合金膜直接接觸之構成)，首先，在電漿CVD裝置(真空下)等之半導體層形成用真空室內形成半導體層及含氮層，接著，移至供使用濺鍍法等形成銅系合金膜之專用的真空室(真空下)接著實施處理。根據本案發明人的檢討結果，前述之移送時，含氮層的表面會接觸到大氣而被過度污染的話，會招致電氣特性(TFT特性，或半導體層與銅合金膜之接觸電阻)之降低，或差異等問題。在此，反覆檢討避免這些問題的結果，達到了下列(I)～(IV)之構成，而完成了本發明。
(I)本發明之製造方法，不是如關連技術那樣在含氮層上直接形成銅系合金膜，而使如圖3之概略步驟圖所示，形成以含氮層為帶保之(N、C、F)層後，在同一真空室內接著連續在該(N、C、F)層上進而形成半導體層為其特徵。進行此方法之後，接著與關連技術同樣移至銅合金膜專用真空室形成銅系合金膜，其後以公知的方法製造TFT，前述半導體層，藉由之後的熱履歷變化為銅-矽擴散層(在後述之(II)會詳述之)，解決了(N、C、F)層被污染而導致TFT特性的降低與接觸電阻的上升，或者這些問題的混雜等問題，結果，可以使TFT之半導體層與銅系合金膜直接且確實地連接，可知可以提供具有良好電氣特性之直接接觸技術(參照後述之實施例)。
於本發明使用半導體層，主要是考慮到成膜步驟的簡化。藉此，於TFT用基板之上形成半導體層(不是變化為銅-矽擴散層之半導體層，而是被形成於TFT用基板上之半導體層)、(N、C、F)層、半導體層等一連串的步驟，全部可以在同一個真空室內連續進行，所以沒有暴露於大氣之虞。
(II)藉由前述方法所得到的本發明之配線構造，與關連技術所記載之構造不同，例如圖1A等所示，於(N、C、F)層之上，具有包含銅及矽之銅-矽擴散層被層積之層積構造。此銅一矽擴散層，係將(N、C、F)層、半導體層、及銅系合金膜依序形成之後，在TFT之製造步驟加上熱履歷而形成者，大致上係藉由150℃(較佳者為180℃以上)之熱處理而使銅系合金膜中的銅擴散至半導體層中之矽而得者。如此得到的銅-矽擴散層，係由銅系合金膜之銅與前述半導體層之矽所構成，具有保護(N、C、F)層不受大氣影響之覆蓋層之功能。此銅-矽擴散層，如後述之實施例1以及圖1A所示，於(N、C、F)層之上直接形成亦可，但不以此為限。
為了參考，藉由本發明之方法所得之銅一矽擴散層之概要顯示於圖7。圖7係後述之實施例(本實施例)之剖面TEM照片(30萬倍與150萬倍)，在半導體層(a-Si)與銅系合金膜之間，連續被形成銅-矽擴散層之薄層(在此處約10nm)。根據本實施例，對半導體層中之銅原子的擴散可以有效抑制，所以在半導體層中未檢測出銅原子。因而，根據本發明之方法，與關連技術同樣，確認了可以防止前述界面之銅與矽之相互擴散。
(III)在本發明，揭示了具有銅與矽之相互擴散防止作用之障壁層之(N、C、F)層。在關連技術，作為防止銅與矽之相互擴散之障壁層揭示了僅含氮層而已，但根據此後之本案發明人的研究，確認了前述作用不限於含氮層，含碳或含氟之層也可以發揮同樣的作用，更詳言之，含有由氮、碳以及氟所構成的群中選擇的至少一種元素之(N、C、F)層藉由實驗確認了其全部可得到與含氮層實質上相同的結果。如此般在本發明，把(N、C、F)層作為障壁層使用這一點，係將關連技術之技術更為發展而得者。
(IV)本發明之技術，對於銅系合金膜與半導體層之界面之銅與矽之相互擴散防止技術而言極為有用，可知其不限於液晶顯示裝置等之顯示裝置，對於LSI或FET等半導體層裝置也可以適用。
以下，詳細說明本發明。如前所述，本發明係關連技術之改良技術，針對使關連技術具有特徵之含氮層詳述於前述之專利文獻9，因此層積構造之一部分或是製造方法之一部分與專利文獻9重複。在本說明書，特別對於與專利文獻9之不同點進行重點說明，對於重複部分可能會不進行詳細的說明(例如，含氮層之形成方法等)而僅述其概要。重複部分之詳細內容，只要參照專利文獻9即可。
首先，參照圖1A～圖1C、圖2說明本發明之配線構造及其製造方法。本發明之配線構造，係於基板上，由基板側依序具備半導體層，與純銅或銅合金之銅系合金膜之配線構造，於半導體層與銅系合金膜之間，包含有由基板側起依序為含有氮、碳以及氟所構成的群所選擇之至少一種元素之(N、C、F)層，及包含銅與矽之銅-矽擴散層之層積構造。這樣的層積構造，只要在半導體層與銅系合金膜之間至少有被設置即可，例如，圖1～圖1C所示在半導體層上直接具有前述之層積構造亦可。亦即，於本發明之配線構造，亦可具有複數前述(N、C、F)層。但是，不以此為限，例如圖2所示，由基板側起依序具有半導體層、(N、C、F)層、半導體層，於其上具有前述之層積構造之實施型態亦包含於本發明之範圍。本發明並不以這些實施型態為限。
接著如反覆說明的，與關連技術對比之本發明的特徵部分，係於(N、C、F)層之上具有銅-矽擴散層。此銅-矽擴散層，例如，亦可於(N、C、F)層之上直接(正上方)具有(參照實施例1與圖1A)。這樣的銅-矽擴散層，係藉由使(N、C、F)層、半導體層及銅系合金膜以此順序形成後，加上約150℃之熱履歷而得者。
以下參照圖面同時詳細說明相關於本發明之配線構造之第1～第3實施型態。以下，作為本發明之層積構造被適用之顯示裝置之代表例使用TFT之實施型態1～2來說明，作為半導體層之代表例使用MOSFET之實施型態3來進行說明，但是均非以這些例示為限定。此外，半導體層之種類，亦可為非晶矽以及多晶矽之任一。
此外，在以下，為了說明上的方便，區別在(N、C、F)層上成膜之半導體層且藉由其後之熱履歷最終變化為其可以保護該(N、C、F)層不接觸大氣之銅-矽擴散層之半導體層，與直接被形成於TFT用基板上之半導體層，亦有將前者之可作為保護層發揮作用的半導體層稱為「第2半導體層」，把後者之半導體層稱為「第1半導體層」之場合。
(本發明之第1實施型態)
相關於本發明之TFT之第1實施型態如圖1A所示。圖1A係於TFT用基板之上具有第1半導體層，於其上直接具有(N、C、F)層與銅-矽擴散層所構成的2層之層積構造，具有於其上直接被形成銅系合金層的構造。圖1A之構造，係藉由在形成(N、C、F)層之後，形成第2半導體層，接著銅系合金層，其後藉由施加約150℃以上之熱履歷而得，例如藉由後述之實施例1之方法而得。
於第1實施型態，構成配線構造之(N、C、F)層，含有氮、碳以及氟之任一之元素。此(N、C、F)層，因為是以幾乎覆蓋半導體層的表面全體的方式形成，所以作為防止銅系合金與半導體層之界面之銅與矽之相互擴散之障壁而有效作用。較佳者為含氮層。詳言之，構成前述層之氮、碳、氟係與半導體層之矽結合，主要含有矽之氮化物、矽之碳化物、矽之氟化物。除了這些以外，也可能包含含有氧之矽之氧氮化物之化合物。矽之氧氮化物等，例如係與在含氮層之形成過程等無可避免地被導入之氧(O)結合而得的。
此處，包含於(N、C、F)層的氮原子、碳原子、氟原子之面密度之合計，最好是與半導體層材料(代表性者為矽)之有效鍵結面密度相同，或是具有比該有效鍵結的面密度更高的面密度。如專利文獻9及關連技術所詳述的，為了防止金屬配線材料與半導體材料之相互擴散，有必要將半導體層之表面以含氮層等(N、C、F)層覆蓋。在此場合，存在於半導體層表面之未鍵結電子對(dangling bond)最好是與構成前述層之各元素結合。所謂「有效鍵結」意味著考慮到氮原子、碳原子或氟原子之立體障礙之後，可以配置於半導體層表面之結合電子對，「有效鍵結之面密度」意味著以(N、C、F)層覆蓋半導體層的表面全體時之面密度。有效鍵結之面密度，隨著半導體材料的種類等而不同，例如矽的場合，隨著結晶的面方位有若干不同，大致上在1014cm-2～2×1016cm-2之範圍內。
具體而言，例如含氮層主要含有矽之氮化物的場合，以及主要含有矽之氮化物進而含有矽的氧氮化物的場合，都是最好含氮層的氮，於與半導體層接觸的界面具有1014cm-2以上2×1016cm-2以下之面密度(N1)較佳。為了確保所要的TFT特性，含氮層的氮之面密度的下限以2×1014cm-2較佳，進而以4×1014cm-2更佳。同樣地含碳層之碳，於與半導體層接觸之界面以具有1014cm-2以上2×1016cm-2以下之面密度(C1)較佳，以2×1014cm-2以上更佳，4×1014cm-2以上又更佳。同樣地含氟層之氟也與前述同樣，於與半導體層接觸之界面以具有1014cm-2以上2×1016cm-2以下之面密度(F1)較佳，以2×1014cm-2以上更佳，4×1014cm-2以上又更佳。
(N、C、F)層，只要具有一層以上至少包含矽-氮結合、矽-碳結合、矽-氟結合之層即可。此處，矽-氮結合之矽與氮之距離(原子間隔)約0.18nm，含氮層實質上以0.2nm以上較佳，0.3nm以上尤佳。但是，含氮層的氮之面密度(N1)太高的話，含氮層所包含的絕緣性之矽的氮化物變多，電阻上升，TFT性能會劣化。含氮層之氮的面密度之上限以1×1016cm-2更佳。由相同的觀點來看，矽-碳結合之矽與碳之距離(原子間隔)約0.19nm，含碳層實質上以0.2nm以上較佳，0.3nm以上尤佳。此外，含碳層之碳的面密度之上限以1×1016cm-2更佳。由相同的觀點來看，矽-氟結合之矽與氟之距離(原子間隔)約0.16nm，含氟層實質上以0.18nm以上較佳，0.25nm以上尤佳。此外，含氟層之氟的面密度之上限以1×1016cm-2更佳。
又，(N、C、F)層，如矽的氧氮化物等那樣包含含氧化合物的場合(例如，除了矽之氮化物以外進而含有矽之氧化物的場合)，構成前述層之各元素之面密度的合計滿足前述要件，同時各元素之面密度(N1、C1、F1)與氧之面密度(O1)之比的合計(N1+C1+F1)/O1以1.0以上較佳，藉此可以更進一步提高TFT特性。矽之氮化物等含氮化合物，或矽之氧氮化物等之含氧化合物，原本是絕緣物，但是(N、C、F)層之後度，如受述般，大致在0.18nm以上5nm以下非常地薄，所以可把電阻抑制為很低之值。
根據本案發明人的實驗結果，辨明了TFT特性隨著(N1+C1+F1)/O1之比而受到影響，為了得到更優異的TFT特性，只要使(N1+C1+F1)/O1之比大於1.0以上即可。這應該是(N1+C1+F1)/O1之比越大，(N、C、F)層中的電阻成分就變得越少，所以可得到良好的電晶體特性。(N1+C1+F1)/O1之比越大，例如在1.05以上的話更佳，以1.1以上更佳。
(N1+C1+F1)/O1之比，例如在使用電漿氮化法形成含氮層時，可以藉由適當控制電漿的氣體壓力或氣體組成、處理溫度等電漿產生條件而進行調節。
前述之(N、C、F)層之氮的面密度(N1)、碳之面密度(C1)、氟之面密度(F1)、氧之面密度(O1)例如可以使用RBS(Rutherford Backscattering Spectrometry，拉塞福後方散射分光)法來算出。
(N、C、F)層的厚度，大致在0.18nm以上5nm以下之範圍內較佳。如前所述，(N、C、F)層，作為供防止銅系合金層與半導體層之界面之銅與矽之相互擴散之障壁層是有用的，但是(N、C、F)層容易變成絕緣體，所以太厚的話電阻會極度變高，而且TFT性能也會劣化。藉由把(N、C、F)層的厚度控制於前述範圍內，可以使(N、C、F)層之形成所導致的電阻上升，抑制於不會對TFT性能造成不良影響的範圍內。(N、C、F)層的厚度，大致在3nm以下較佳，2nm以下更佳，1nm以下又更佳。(N、C、F)層的厚度，可以藉由種種物理分析手法來求得，例如除了前述RBS法以外，還可以利用XPS(X線電子分光分析)法、SIMS(二次離子質量分析)法、GD-OES(高頻電暈放電發光分光分析)法等。
構成(N、C、F)層的各元素的原子數與矽原子數之比之最大值，以在0.5以上1.5以下之範圍內較佳。藉此，TFT特性不會劣化，可以使(N、C、F)層導致之障壁作用有效地發揮。前述比之最大值最好為0.6以上，較佳者為0.7以上。前述之比，例如可以在電漿照射時間從大約5秒鐘至10分鐘的範圍內進行控制而調節之。前述之比，可以藉由RBS法分析(N、C、F)層的深度方向之元素(N、C、F以及矽)而算出。
為了形成前述之(N、C、F)層，只要在形成半導體層後，將氮、碳、氟之至少任一對半導體表面供給即可。具體而言，可以利用含有這些之任一之電漿而形成前述之層。或者是，如專利文獻9所記載的，使用熱氮化法或氨基化法形成含氮層亦可。熱氮化法或氨基化法之詳細內容，只要參照專利文獻9即可。
以下，針對利用電漿的方法詳細說明。電漿可以使用含有氮、碳、氟之至少任一之氣體。作為可以利用的氣體，可以舉出N2、NH3、N2O、NO等含氮氣體；NF3等含氮/氟氣體；CO、CO2、碳氫系氣體(例如CH4、C2H4、C2H2等)等之含碳氣體；碳化氟系氣體(例如CF4、C4F8等)、CHF3等之含碳/氟氣體等。這些氣體可以單獨或者作為混合氣體利用。
此外，作為由含有前述氣體之電漿源將氮、碳、氟之至少任一供給至半導體層表面之方法，例如可以舉出在電漿源的附近設置半導體層而進行之方法。此處，電漿源與半導體層之距離，只要因應於電漿種、電漿產生的電力、壓力、溫度等各種參數而適當設定即可，一般而言可以利用由接觸於電漿的狀態至數cm～10cm之距離。如此般在電漿附近，具有高能量的原子存在著，藉由此高能量而對半導體層表面供給氮、碳、氟等，可以在半導體表面形成氮化物、碳化物、氟化物等。
除了前述方法以外，例如利用離子注入法亦可。根據此方法，藉由電場使離子加速而可以長距離移動，所以電漿源與半導體層之距離可以任意設定。此方法，可以藉由使用專用的離子注入裝置而實現，但最好使用電漿離子注入法。電漿離子注入法，係對設置於電漿附近的半導體層施加負的高電壓脈衝而使離子注入均勻地進行之技術。
形成(N、C、F)層時，由製造步驟的簡化獲處理時間的縮短等觀點來看，前述層之形成所用的裝置或真空室、溫度或氣體組成，以如下述般地進行控制較佳。
首先，裝置為了要使製造步驟簡化，最好使用與半導體層形成裝置相同的裝置來進行較佳，使用同一裝置之同一真空室來進行更佳。藉此，在裝置間或裝置內，處理對象之工件沒有必要進行多餘的移動。關於溫度，以與半導體層之成膜溫度實質相同的溫度(可包含約±10℃之範圍)來進行較佳，藉此，可以節省伴隨著溫度變動之調節時間。
此外，關於氣體組成，(I)使用含有由氮、碳、及氟所構成的群中選擇的至少一種元素之氣體(前述含氮氣體、含碳氣體、含氟氣體等)形成(N、C、F)層亦可，或者(II)使用含有由氮、碳、及氟所構成的群中選擇的至少一種元素之氣體，與使用於半導體層形成之原料氣體之混合氣體形成(N、C、F)層亦可，或者(III)使用含有由氮、碳、及氟所構成的群中選擇的至少一種元素之氣體，與還原性氣體之混合氣體形成(N、C、F)層亦可。例如，形成含氮層的場合，以如前述(I)那樣僅使用至少含有氮的含氮氣體(N2、NH3、NF3等)來進行亦可，或者如前述(II)那樣，使用含氮氣體，與使用於半導體層形成之原料氣體(SiH4)之混合氣體較佳。僅使用含氮氣體形成含氮層的話，半導體層之形成後，為了破壞真空(沖洗，purge)真空室內，有必要將使用的半導體層形成用氣體全部先暫時排除，但是如前所述在混合氣體的條件下進行的話，沒有必要排除氣體，所以可以縮短處理時間。
於前述(II)，含有由碳、氮、及氟所構成的群中選擇之至少一種元素之氣體(以下簡稱為「(N、C、F)氣體」，特別是會簡稱為含氮氣體)，及使用於半導體層形成之原料氣體(以下簡稱為「半導體原料氣體」)之流量比((、C、F)氣體/半導體原料氣體)，較佳者為控制在0.1以上15以下，藉此，除了有效發揮前述處理時間短縮的效果，而且障壁層的絕緣性上升，可以防止TFT特性(打開電流，關閉電流)之降低或接觸電阻的上升。(N、C、F)氣體太少的話無法有效發揮銅-矽之相互擴散防止效果，相反地(N、C、F)氣體太多的話該薄膜層內的結合變得不安定。((N、C、F)氣體/半導體原料氣體)之更佳的流量比，為0.3以上10以下，更佳之流量比為0.5以上7以下。
或者是，氣體組成，如前述(III)那樣，為前述之含氮氣體與含有還原性元素之氣體之混合氣體較佳，藉此，半導體層之氧化可更進一步有效抑制。作為還原性元素例如可以舉出NH3或H2等。其中，NH3不僅具有還原作用亦作為含氮氣體而發揮作用，所以亦可單獨使用，亦可與H2混合使用。
其次，說明使用於本發明之銅系合金膜。銅系合金膜，例如藉由濺鍍法形成即可。在本發明，可以使用單一之濺鍍靶以及單一之濺鍍氣體來形成。
使用於本發明之銅系合金膜的種類沒有特別限定，只要不對TFT特性等電氣特性造成不良影響，可以直接使用通常被使用的純銅膜作為源極/汲極配線等之配線材料。
或者是，如關連技術所記載的，作為配線材料，使用含有由鎳、鋅、鎂、錳、銥、鍺、鈮、鉻、以及稀土類元素所構成的群(群X)中所選擇之至少一種元素之銅-X合金膜。
此處，屬於群X的元素的含量，大致在0.01原子百分比以上3原子百分比以下之範圍內較佳。屬於群X的元素的含量不滿0.01原子百分比的話，無法得到所要的效果。另一方面，超過3原子百分比的話，銅-X合金薄膜之電阻率會極端變高使得畫素之回應速度變慢，耗電量增大使得作為顯示器之品質降低，變得不再實用。屬於群X的元素的含量，最好在0.05原子百分比以上2.0原子百分比以下較佳。
前述銅系合金層的厚度，可以因應必要的TFT特性而適當調整，大致上以10nm～1μm較佳，更佳者為30nm～800nm，更佳者為50nm～600nm。
此外，銅-矽擴散層的厚度，與前述同樣，可以因應於必要的TFT特性而適當調整，大致上在0.2nm以上200nm以下之範圍內較佳，更佳者為1nm以上50nm以下之範圍內。詳言之，只要比相當於銅-矽原子1層份的厚度(約0.2nm程度)更厚的話即可，由TFT製造的觀點來看以儘可能越薄越好的要旨，將其上限設為約200nm程度。
使用於本發明之半導體層，最好是非晶矽或多晶矽。又，半導體層含有P、As、Sb、B等半導體領域汎用的不純物(摻雜物)的場合，其原子濃度合計在1019cm-3以上較佳，藉此，可以使接觸電阻更為減低。此外，前述原子濃度約為1015cm-3以下而不含摻雜物的場合，也不會大幅增加接觸電阻，可以得到良好的TFT特性。在此場合，因為不使用摻雜氣體，所以可得到節省成本或製造步驟之優點。
前述半導體層之較佳的厚度，係幾乎相當於矽原子層之0.2nm～1μm。更佳之半導體層的厚度為0.5nm～500nm，更佳者為1nm～300nm。
以上，針對圖1A之實施型態進行了詳細說明。
又，圖1A之實施型態，藉由被形成於TFT用基板上的第1半導體層之構成可以包含圖1B及圖1C之雙方。其中圖1B之第1半導體層，由基板側起，依序由不含有P、As、Sb、B等不純物之未摻雜非晶矽膜(a-Si-H)、與含有前述不純物之摻雜的低電阻之非晶矽膜(n+a-Si-H)所構成，例如可藉由後述之實施例1之方法而得到。另一方面，圖1C之第1半導體層，不含有低電阻非晶矽膜(n+a-Si-H)，僅由未摻雜非晶矽膜(a-Si-H)所構成。如圖1C所示，即使在不具有低電阻非晶矽膜(n+a-Si-H)之第1半導體層上直接依序形成含氮層、第2半導體層、銅系合金層，亦可得到所要的銅-矽擴散層亦已藉由實驗確認了(參照後述之實施例)。根據本發明之方法的話，從不需要特地形成摻雜磷等不純物之低電阻的非晶矽膜(n+a-Si-H)亦可這一點，具有可以使成膜步驟簡化的優點。
又，雖未圖示，但被形成於含氮層上的第2半導體層，如後述之實施例1所示，亦可僅由含有磷等不純物之低電阻非晶矽膜來構成，或者亦可由未摻雜非晶矽膜與前述之低電阻非晶矽膜所構成，任一態樣均可包含。低電阻非晶矽膜，例如以SiH4、PH3為原料藉由進行電漿CVD而形成。
(本發明之第2實施型態)
相關於本發明之TFT之第2實施型態，係構成前述第1實施型態之2層層積構造的含氮層，與TFT用基板之間，具有第1半導體層、(N、C、F)層、第1半導體層之例。詳言之，如圖2所示，於TFT用基板之上具有第1半導體層，(N、C、F)層、第1半導體層，於其上直接具有由(N、C、F)層與銅-矽擴散層所構成的2層之層積構造，於其上直接具有被形成銅系合金層的構造。圖2之構造，例如可藉由後述之實施例2的方法而得到。又，其他條件、特性等，與前述第1實施型態所記載者相同。
(本發明之第3實施型態)
相關於本發明之MOSFET之第3實施型態如圖5所示。圖5係於單晶矽之上直接具有由(N、C、F)層與銅-矽擴散層所構成的2層之層積構造，於其上直接具有被形成銅系合金層的構造。這樣的構造藉由圖6所示之步驟而被形成。亦即，藉由離子注入法等把(N、C、F)氣體(較佳者為氮氣)打入單晶矽基板中。此時，被注入的(N、C、F)氣體(較佳者為氮氣)以某種深度(稱為「飛程」)為中心呈現幾乎高斯分佈之深度方向分佈。被注入的(N、C、F)氣體(較佳者為氮氣)之損傷導致矽之一部分非晶化。接著藉由濺鍍與電鍍形成銅系合金膜，其後藉由施加退火等熱處理而形成銅系合金膜/銅-矽擴散層/(N、C、F)層(較佳者為含氮層)/單晶矽之構造。又，其他條件、特性等，與前述第1實施型態所記載者相同。
(本發明之第4實施型態)
相關於本發明之MOSFET之第4實施型態如圖1C所示。圖1C係前述之第1實施型態之構成2層層積構造的含氮層，與TFT用基板之間，具有第1半導體層、(N、C、F)層、第1半導體層之例。詳言之，如圖1C所示，於TFT基板之上具有第1半導體層、由(N、C、F)層與銅-矽擴散層所構成的2層之層積構造，於其上直接具有被形成銅系合金層的構造。在第4實施型態於第1半導體層不摻雜不純物(P)。圖1C之構造，例如可藉由後述之實施例1同樣的方法而得到。此時，形成未摻雜非晶矽膜時，在同一真空室內連續僅供給氮氣氣體使產生電漿，以氮電漿將前述非晶矽膜的表面處理30秒鐘，形成含氮層。又，其他條件、特性等，與前述第1實施型態所記載者相同。
前述之實施型態，具有與前述之TFT之第1實施型態相同的配線構造。MOSFET之實施型態不限於前述，例如，可以採用與前述之TFT之第1～第2實施型態實質同樣的構造。
參照圖11之各步驟圖同時說明MOSFET(金氧半導體場效應電晶體，Metal-oxide-semiconductor field effect transistor)之製造方法。此處，說明單晶p型矽基板上藉由局部氧化法(LCOS:Local oxydation of Si)進行元件分離圖案之形成，在元件之活性區域(未被局部氧化的區域)製作MOSFET之製程。以下係使用多晶矽及作為(N、C、F)氣體使用氮氣之例，但是並不以此為限。
首先，於單晶p型矽基板上藉由熱氧化等形成閘極絕緣膜(圖11a)。接著，藉由CVD，形成P摻雜之多晶矽膜(圖11b)。其後藉由光蝕刻，將光阻圖案化(圖11c)。以此光阻作為遮罩藉由乾蝕刻將多晶矽蝕刻(圖11d)。接著藉由離子注入法等把砷打入基板，藉由施加活性化退火形成源極-汲極區域(圖11e)。接著，藉由CVD形成層間絕緣膜(圖11f)。藉由光蝕刻圖案化(圖13g)、藉由施加乾蝕刻於源極-汲極區域形成供連接金屬配線膜(銅系合金膜)之用的接觸孔(圖11h)。接著，經過前述圖6所示之步驟形成銅系合金膜/銅-矽擴散層/含氮層/單晶矽之構造。亦即，藉由離子注入法等把氮打入基板。此時，注入的氮以某種深度(稱為「飛程」)為中心，呈現幾乎高斯分佈之深度方向分佈。被注入的氮氣之損傷導致矽之一部分非晶化(圖11i)。接著，藉由濺鍍與電鍍形成銅系合金膜(圖11j)，藉由進行CMP(化學機械研磨，Chemical Mechanical Polish)加工為配線圖案。最後進行退火後，得到具有銅-矽擴散層之MOSFET(圖11k)。
[實施例]
以下，舉出實施例更具體說明本發明，但本發明並不受限於以下之實施例，在適合下述的要旨之範圍加上變更而實施，這些也都包含於本發明的技術範圍。
(1)關於顯示於表1之實驗群
在顯示於表1之實施例1～6、比較例1以及從前例1等，為了要簡易測定TFT特性，對依照圖4之各步驟圖來製作之圖4之TFT，在300℃進行了30分鐘的退火。此退火條件，在TFT基板之製造步驟，係假設而設定在熱履歷為最大之矽之氮化膜(保護膜)之成膜步驟的加熱處理者。供本實施例之TFT並不是現實的TFT基板那樣被施以種種成膜步驟而完成者，但是進行了前述退火之TFT，可以認為幾乎反映了實際的TFT基板之TFT特性。
(實施例1)
實施例1，係具有前述之實施型態1之配線構造(參照圖1A)之實施例，構成源極/汲極電極之配線材料使用了銅-0.3原子百分比之鎳。
參照圖4之各步驟圖同時說明實施例1之製造方法。
首先，於玻璃基板上，以濺鍍法形成膜厚200nm程度的銅合金薄膜(銅-0.3原子百分比之鎳)(圖4a)。濺鍍之成膜溫度為室溫。於此銅合金薄膜上藉由光蝕刻將光阻圖案化(圖4b)後，以光阻為遮罩藉由蝕刻銅系合金薄膜，形成閘極電極(圖4c)。
接著，藉由電漿CVD法，形成膜厚約200nm的氮化矽膜(SiN)，作為閘極絕緣膜(圖4d)。電漿CVD法之成膜溫度為約350℃。進而，使用電漿CVD法，依序形成膜厚約200nm的未摻雜非晶矽膜[α-Si(i)]、以及膜厚約40nm的摻雜不純物(P)之低電阻非晶矽膜[α-Si(n)](圖4e、4f)。此低電阻非晶矽膜[α-Si(n)]，例如以SiH4、PH3為原料藉由進行電漿CVD而形成。電漿CVD之成膜溫度為320℃。
接著，在同一電漿CVD裝置之同一真空室內，僅供給氮氣氣體使產生電漿，以氮電漿將前述低電阻非晶矽膜的表面處理30秒鐘，形成含氮層(圖4g)。對此電漿施加之高頻(RF)功率密度約為0.3W/cm2，成膜溫度為320℃，氣體壓力為67Pa。以RBS法及XPS法分析表面的結果，確認了形成厚度約5nm的含氮層。
其後，不由CVD裝置取出而連續摻雜不純物(P)再度形成低電阻非晶矽膜[α-Si(n)]。此時，低電阻非晶矽膜的膜厚為約10nm(圖4h)。
接著，於其上，使用濺鍍法形成膜厚約300nm的銅系合金膜(銅-0.3原子百分比之鎳)(圖4i)。濺鍍之成膜溫度為室溫。其次，藉由光蝕刻圖案化光阻後，藉由以光阻為遮罩蝕刻前述銅系合金膜，形成圖4j所示的模樣之源極電極與汲極電極。進而，以源極電極與汲極電極為遮罩，藉由乾蝕刻將低電阻之非晶矽膜[α-Si(n)]全部除去(圖4k)，形成在含氮層與銅系合金膜之間具有銅-矽擴散層之TFT(圖41)。銅-矽擴散層之厚度約10nm。
(TFT特性的評估)
使用前述TFT，調查TFT之汲極電流-閘極電壓之開關特性。藉此，也可以間接評估矽與銅之相互擴散。在此，以如下之方式測定TFT之開關之關閉時流動的洩漏電流(對閘極電壓施加負電壓時之汲極電流值、關閉電流)、與TFT之開關之打開時流動的打開電流。
使用閘極長(L)10μm、閘極寬幅(W)100μm，W/L之比為10之TFT，測定其汲極電流及閘極電壓。測定時之汲極電壓為10V。關閉電流定義為施加閘極電壓(-3V)時之電流，打開電流定義為閘極電壓成為20V時之電流。
詳言之，對實施例1之TFT，在300℃進行30分鐘的退火之後，測定關閉電流及打開電流的結果，關閉電流為3.7×10-13A，打開電流為1.6×10-6A。為了比較，作為從前例，使用由純銅之薄膜與鉬之障壁金屬層所構成的從前之源極-汲極電極與前述同樣製作TFT，測定TFT特性。結果，從前例1之關閉電流為4.0×10-13A，打開電流為1.6×10-6A。這些結果顯示於表1。
藉由以上的結果，實施例1之TFT，可以得到與中介著障壁金屬層之從前例1之TFT同程度之優異的TFT特性，顯示了非晶矽膜與銅系合金膜1之相互擴散未發生。
(矽與銅之相互擴散之評估)
退火後之非晶矽膜與銅系合金膜之界面進行剖面TEM觀察(倍率30萬倍與150萬倍)，評估矽與銅之相互擴散之舉動。前述界面之剖面TEM像顯示於圖7。如圖7所示，藉由300℃之熱處理銅擴散至存在於其下的低電阻非晶矽膜中形成銅-矽擴散層，於與銅系合金膜之間觀察到明顯的界面層。因而，根據實施例1，確認了在非晶矽膜上被形成由含氮層與銅-矽擴散層所構成的層積構造。進而，以EDX法進行半定量分析的結果，在低電阻非晶矽膜中幾乎未檢測出銅元素，可知銅之擴散為低電阻非晶矽膜之上層所阻止。
(接觸電阻的測定)
供調查銅系合金膜與半導體層(非晶矽膜)之接觸電阻，依照圖8之各步驟圖藉由TLM法(Transfer Length Method)形成TLM元件。
首先，使用圖8說明TLM元件之製作方法，接著使用圖9及圖10說明TLM法之測定原理。
首先，於玻璃基板上，藉由電漿CVD法，形成膜厚約200nm之摻雜不純物(P)之低電阻的非晶矽膜1。接著，在同一電漿CVD裝置內，僅供給氮氣氣體使產生電漿，以氮電漿將低電阻非晶矽膜1的表面處理30秒鐘，形成含氮層(圖8a)。對此電漿施加之RF(高頻)功率密度約為0.3W/cm2，成膜溫度為320℃，氣體壓力為67Pa。
其後，不由CVD裝置取出而連續形成再度摻雜不純物(P)形成低電阻之非晶矽膜2(圖8a)。低電阻之非晶矽膜2的膜厚為10nm。於其上形成膜厚約300nm的銅系合金膜(銅-0.3原子百分比之鎳)(圖8b)。藉由光蝕刻圖案化光阻後(圖8c)，藉由以光阻為遮罩蝕刻銅系合金膜，形成圖8d所示的模樣之複數電極。此處，使各電極間之距離進行種種改變。進而，再度進行乾蝕刻，藉由光蝕刻將光阻圖案化。此時，如圖8e所示之模樣將所有的電極圖案以光阻覆蓋。將此做為遮罩除去電極圖案之外周部之低電阻非晶矽膜(圖8f)。最後在300℃進行30分鐘的熱處理，形成銅-矽擴散層(圖8g)。
其次，參照圖9及圖10說明根據TLM法之接觸電阻的測定原理。圖10(a)係模式顯示前述之圖8g的配線構造之剖面圖，圖10(b)係圖8g之俯視圖。在圖10(a)省略銅-矽擴散層。
首先，於前述之圖8g的配線構造，測定複數電極間之電流電壓特性，求出各電極間之電阻值。如此得到之各電極間之電阻值為縱軸，電極間距離(移轉長、L)為橫軸繪圖可得圖9。於圖9，y切片之值相當於接觸電阻Rc之2倍之值(2Rc)，x切片之值，相當於實效之接觸長(LT:transfer length、移轉長)。由以上，接觸電阻率ρc以下式表示。
ρc=Rc*LT*Z
前式中，Z如圖10(b)所示顯示電極寬幅。
這些結果顯示於表1。由表1可之實施例1之TFT具有良好的接觸電阻。
(半導體層與銅系合金膜之界面的元素面密度之測定)
針對實施例1，使用神戶製鋼所高分解能RBS分析裝置「HRSB500」測定氮原子之面密度(N1)以及氧原子之面密度(O1)。結果，實施例1之氮原子面密度(N1)為6.8×1015/cm2，氧原子面密度(O1)為檢出界線以下，確認了具有良好的TFT特性。
(實施例2)
實施例2，係具有前述之實施型態2之配線構造(參照圖2)之實施例，構成源極/汲極電極之配線材料與實施例1相同使用了銅-0.3原子百分比之鎳。
於前述之實施例1，形成圖4h之低電阻非晶矽膜之後，不由CVD裝置取出而連續再度以氮電漿處理30秒鐘，追加形成摻雜不純物(P)之低電阻非晶矽膜10nm之步驟以外，與實施例1同樣進行而製作實施例2之TFT。
對於如此得到之實施例2之TFT，與實施例1同樣在300℃施以30分鐘退火，進行退火後之非晶矽膜與銅系合金之界面的剖面TEM觀察以及EDX分析。結果，銅原子在非晶矽膜中幾乎未被檢測出，可知與實施例1同樣，銅之擴散為非晶矽膜之上層所阻止(未圖示)。
此外，與實施例1同樣進行而測定實施例2的關閉電流及打開電流的結果，關閉電流為3.3×10-13A，打開電流為1.7×10-6A。因而，可知實施例2之TFT，可以得到與從前例1之TFT同等良好的TFT特性。
進而，於前述之實施例1，除了形成低電阻非晶矽膜10nm後再度進行氮電漿處理，形成低電阻非晶矽膜10nm以外與實施例1同樣進行而測定接觸電阻。其結果顯示於表1，確認實施例2之TFT具有良好的接觸電阻。
(實施例3)
實施例3，係具有前述之實施型態4之配線構造(參照圖1C)之實施例，構成源極/汲極電極之配線材料與實施例1相同使用了銅-0.3原子百分比之鎳。
於前述之實施例1，除了形成圖4e所示之未摻雜非晶矽膜後，不由CVD裝置取出而連續再度以氮電漿進行30秒鐘的處理以外，與實施例1同樣進行製作實施例3之TFT。
對於如此得到之實施例3之TFT，與實施例1同樣在300℃施以30分鐘退火，進行退火後之未摻雜非晶矽與銅系合金之界面的剖面TEM觀察以及EDX分析。結果，銅原子在未摻雜非晶矽膜中幾乎未被檢測出，可知與實施例1同樣，銅之擴散為未摻雜非晶矽膜之上層所阻止(未圖示)。
此外，與實施例1同樣進行而測定實施例3的關閉電流及打開電流的結果，關閉電流為4.2×10-13A，打開電流為1.6×10-6A(參照表1)。因而，可知實施例3之TFT，可以得到與從前例1之TFT同等良好的TFT特性。
進而，為了調查實施例3之接觸電阻，於前述之實施例1除了形成未摻雜非晶矽膜10nm以外與實施例1同樣進行而測定接觸電阻。其結果顯示於表1，可知實施例3之TFT具有良好的接觸電阻。
(實施例4)
實施例4，係具有前述之實施型態1之配線構造(參照圖1A)之實施例，於前述之實施例1，構成源極/汲極電極之配線材料使用了純銅以外，與實施例1同樣條件製作實施例4之TFT。
對於如此得到的實施例4之TFT，與實施例1同樣測定關閉電流及打開電流，以及接觸電阻。這些結果顯示於表1。
(實施例5)
實施例5，係具有前述之實施型態1之配線構造(參照圖1A)之實施例，於前述之實施例1，構成源極/汲極電極之配線材料使用了銅-0.1原子百分比鍺以外，與實施例1同樣條件製作實施例5之TFT。
對於如此得到的實施例5之TFT，與實施例1同樣測定關閉電流及打開電流，以及接觸電阻。這些結果顯示於表1。
(實施例6)
實施例6，係具有前述之實施型態1之配線構造(參照圖1A)之實施例，於前述之實施例1，構成源極/汲極電極之配線材料使用了銅-0.5原子百分比錳以外，與實施例1同樣條件製作實施例6之TFT。
對於如此得到的實施例6之TFT，與實施例1同樣測定關閉電流及打開電流，以及接觸電阻。這些結果顯示於表1。
由表1，可知實施例4～6之TFT，均可以得到與從前例1之TFT同等良好的TFT特性以及接觸電阻。
(比較例1)
比較例1，係於前述之實施型態1之配線構造(參照圖1A)，不具有含氮層之比較例，構成源極/汲極電極之配線材料使用與實施例1同樣之銅系合金。詳言之，於前述之實施例1，不進行形成含氮層的步驟以外，與實施例1同樣進行而製作比較例1之TFT。
對於如此得到的比較例1之TFT，與實施例1同樣測定關閉電流及打開電流。這些結果顯示於表1。
由表1，比較例1之TFT與從前相比，TFT特性顯著降低，可知不能作為TFT發揮功能。
進而，對於比較例1之TFT，在比實施例1更低的200℃之溫度施以30分鐘退火，進行退火後之非晶矽與銅系合金之界面的剖面TEM觀察以及EDX分析。結果，即使進行在200℃之低溫處理也在銅系合金膜或非晶矽膜中觀察到空孔(void)，確認了發生顯著的相互擴散(圖中未顯示)。此外，由EDX之半定量分析，亦確認了對非晶矽膜中之銅的擴散或對銅系合金膜中之矽的擴散。
(2)關於顯示於表2之實驗群
顯示於表2之實驗群(實施例7～18、以及比較例2～9)全部是具有前述之實施型態1的配線構造(參照圖1A)之例。此處，作為構成源極-汲極電極的配線材料，對於表使用2所示之純銅(表2之No.6~10)或者銅合金(表2之No.1~5、No.11~20)時之各個，使氮氣氣體/半導體原料氣體之混合氣體之流量比在表2所示之範圍內進行種種改變而調查對於形成含氮層時之TFT特性以及接觸電阻所造成的影響。
(實施例7)
實施例7係於前述之實施例1，取代氮氣氣體而使用氮氣氣體/半導體原料氣體之混合氣體(流量比為0.3)形成含氮層之例。
首先，與實施例1同樣於玻璃基板上，形成銅合金薄膜(銅-0.3原子百分比鎳)之閘極電極後，依序形成氮化矽膜(SiN)之閘極絕緣膜、未摻雜非晶矽膜[a-Si(i)]、以及摻雜不純物(P)之低電阻非晶矽膜[第1低電阻a-Si(n)]。
接著，在同一電漿CVD裝置之同一真空室內，供給半導體層形成氣體之SiH4:30sccm、PH3:0.2sccm、N2:10sccm(氮氣體/半導體原料氣體之流量比=0.3)使電漿產生10秒鐘，形成含氮層。以RBS法及XPS法分析表面的結果，確認了形成厚度約5nm的含氮層。
其後，與實施例1同樣進行再度形成10nm之摻雜不純物(P)之低電阻非晶矽膜[第2低電阻a-Si(n)]。以後，與實施例1同樣進行，製作在含氮層與銅系合金膜之間具有銅-矽擴散層之實施例7之TFT。含氮層的厚度約5nm，銅-矽擴散層之厚度約10nm。
(TFT特性的評估)
對於如此得到的實施例7之TFT，與實施例1同樣進行測定實施例7之關閉電流及打開電流。其結果顯示於表2，確認實施例7之TFT具有與前述之從前例之TFT同等良好的TFT特性。
(接觸電阻的測定)
進而，為了調查實施例7之接觸電阻，與前述實施例1同樣，藉由TLM法形成TLM元件而調查。詳言之，於實施例1，除了使圖10所示之TLM元件之含氮層形成條件(組成氣體與氣體流量比)調整為半導體形成氣體之SiH4:30sccm、PH3:0.2sccm、N2:10sccm[氮氣體(10sccm)/半導體原料氣體(30sccm+0.2sccm)之流量比=0.3]以外，與實施例1同樣進行測定接觸電阻。其結果顯示於表2，確認實施例7之TFT具有良好的接觸電阻。
(實施例8)
實施例8係於前述之實施例7改變氮氣體/半導體原料氣體之流量比為3.3之例。
詳言之，於前述之實施例7，除了含氮層形成條件之氣體流量，調整為半導體形成氣體之SiH4:30sccm、PH3:0.2sccm、N2:100sccm[氮氣體(100sccm)/半導體原料氣體(30sccm+0.2sccm)之流量比=3.3]以外，與實施例7同樣進行而製作實施例8之TFT。含氮層之厚度與實施例7同樣約5nm。
對於如此得到之實施例8之TFT，與實施例7同樣進行，在300℃施以30分鐘退火處理後對非晶矽膜與銅系合金膜之界面之剖面TEM觀察以及EDX分析，評估矽與銅之相互擴散。結果，銅原子在非晶矽膜中幾乎未被檢測出，可知與實施例7同樣，銅之擴散為非晶矽膜之上層所阻止。又，銅-矽擴散層之厚度約10nm。
此外，與實施例7同樣進行，測定實施例8之關閉電流以及打開電流。其結果顯示於表2，確認實施例8之TFT具有與從前例之TFT同等良好的TFT特性。
進而，為了調查實施例8之接觸電阻，於前述之實施例7，除了把含氮層形成條件之氣體流量，調整為半導體形成氣體之SiH4:30sccm、PH3:0.2sccm、N2:100sccm[氮氣體(100sccm)/半導體原料氣體(30sccm+0.2sccm)之流量比=3.3]以外，與實施例7同樣進行而測定接觸電阻。其結果顯示於表2，確認實施例7之TFT具有良好的接觸電阻。
(實施例9)
實施例9係於前述之實施例7改變氮氣體/半導體原料氣體之流量比為9.9之例。
詳言之，於前述之實施例7，除了含氮層形成條件之氣體流量，調整為半導體形成氣體之SiH4:30sccm、PH3:0.2sccm、N2:300sccm[氮氣體(300sccm)/半導體原料氣體(30sccm+0.2sccm)之流量比=9.9]以外，與實施例7同樣進行而製作實施例9之TFT。含氮層之厚度與實施例7同樣約5nm。
對於如此得到之實施例9之TFT，與實施例7同樣進行，在300℃施以30分鐘退火處理後對非晶矽膜與銅系合金膜之界面之剖面TEM觀察以及EDX分析，評估矽與銅之相互擴散。結果，銅原子在非晶矽膜中幾乎未被檢測出，可知與實施例7同樣，銅之擴散為非晶矽膜之上層所阻止。又，銅-矽擴散層之厚度約10nm。
此外，與實施例7同樣進行，測定實施例9之關閉電流以及打開電流。其結果顯示於表2，確認實施例9之TFT具有與從前例之TFT同等良好的特性。
進而，為了調查實施例9之接觸電阻，於前述之實施例7，除了把含氮層形成條件之氣體流量，調整為半導體形成氣體之SiH4:30sccm、PH3:0.2sccm、N2:300sccm[氮氣體(300sccm)/半導體原料氣體(30sccm+0.2sccm)之流量比=9.9]以外，與實施例7同樣進行而測定接觸電阻。其結果顯示於表2，確認實施例9之TFT具有良好的接觸電阻。
(比較例2)
比較例2係於前述之實施例7，改變氮氣體/半導體原料氣體之流量比為19.9之例。
詳言之，於前述之實施例7，除了含氮層形成條件之氣體流量，調整為半導體形成氣體之SiH4:30sccm、PH3:0.2sccm、N2:600sccm[氮氣體(600sccm)/半導體原料氣體(30sccm+0.2sccm)之流量比=19.9]以外，與實施例7同樣進行而製作比較例2之TFT。含氮層之厚度約5nm。
對於如此得到之比較例2之TFT，與實施例7同樣，在300℃施以30分鐘退火處理後對非晶矽膜與銅系合金膜之界面之剖面TEM觀察以及EDX分析，評估矽與銅之相互擴散。結果，銅原子在非晶矽膜中幾乎未被檢測出，可知與實施例7同樣，銅之擴散為非晶矽膜之上層所阻止。又，銅-矽擴散層之厚度約10nm。
此外，與實施例7同樣進行，測定比較例2之關閉電流以及打開電流。其結果如表2所示，比較例2之TFT與從前例相比，可知TFT特性顯著降低，不能作為TFT發揮功能。
進而，為了調查比較例2之接觸電阻，於前述之實施例7，除了把含氮層形成條件之氣體流量，調整為半導體形成氣體之SiH4:30sccm、PH3:0.2sccm、N2:600sccm[氮氣體(600sccm)/半導體原料氣體(30sccm+0.2sccm)之流量比=19.9]以外，與實施例7同樣進行而測定接觸電阻。結果如表2所示，接觸電阻上升。
(比較例3)
比較例3係於前述之實施例7，改變氮氣體/半導體原料氣體之流量比為0.07之例。
詳言之，於前述之實施例7，除了把含氮層形成條件之氣體流量，調整為半導體形成氣體之SiH4:150sccm、PH3:1sccm、N2:10sccm[氮氣體(10sccm)/半導體原料氣體(150sccm+1sccm)之流量比=0.07]以外，與實施例7同樣進行而製作比較例3之TFT。含氮層之厚度約4nm。
對於如此得到之比較例3之TFT，與實施例7同樣，在300℃施以30分鐘退火處理後對非晶矽膜與銅系合金膜之界面之剖面TEM觀察以及EDX分析，評估矽與銅之相互擴散。結果，銅系合金膜中或非晶矽膜中觀察到空孔(void)，確認了發生銅與矽之顯著的相互擴散。此外，由EDX之半定量分析，亦確認了對非晶矽膜中之銅的擴散或對銅系合金膜之矽的擴散。
此外，與實施例7同樣進行，測定比較例3之關閉電流以及打開電流。其結果如表2所示，比較例3之TFT與從前例相比，可知TFT特性顯著降低，不能作為TFT發揮功能。
(實施例10～12、及比較例4～5)
實施例10～12以及比較例4～5，分別是相當於前述之實施例7～9以及比較例2～3之各個，除了作為構成源極-汲極電極之配線材料替代掉原使用的銅-0.3原子百分比鎳而改用純銅以外，與各例同樣而製作TFT之例(參照表2)。例如實施例10與實施例7，除了配線材料的種類不同以外其他以相同的條件製造，比較例4與比較例2除了配線材料的種類不同以外，其他以相同的條件製造。這些TFT特性以及接觸電阻的結果顯示於表2。
由表2可知，滿足本發明的要件之實施例10～12，均可得到良好的TFT特性以及接觸電阻，相對地比較例4～5則TFT特性很差。
(實施例13～15、及比較例6～7)
實施例13～15以及比較例6～7，分別是相當於前述之實施例7～9以及比較例2～3之各個，除了作為構成源極-汲極電極之配線材料替代掉原使用的銅-0.3原子百分比鎳而改用銅-0.5原子百分比錳以外，與各例同樣而製作TFT之例(參照表2)。例如實施例13與實施例7，除了配線材料的種類不同以外其他以相同的條件製造，比較例6與比較例2除了配線材料的種類不同以外，其他以相同的條件製造。這些TFT特性以及接觸電阻的結果顯示於表2。
由表2可知，滿足本發明的要件之實施例13～15，均可得到良好的TFT特性以及接觸電阻，相對地比較例6～7則TFT特性很差。
(實施例16～18、及比較例8～9)
實施例16～18以及比較例8～9，分別是相當於前述之實施例7～9以及比較例2～3之各個，除了作為構成源極-汲極電極之配線材料替代掉原使用的銅-0.3原子百分比鎳而改用銅-0.1原子百分比鍺以外，與各例同樣而製作TFT之例(參照表2)。例如實施例16與實施例7，除了配線材料的種類不同以外其他以相同的條件製造，比較例8與比較例2除了配線材料的種類不同以外，其他以相同的條件製造。這些TFT特性以及接觸電阻的結果顯示於表2。
由表2可知，滿足本發明的要件之實施例16～18，均可得到良好的TFT特性以及接觸電阻，相對地比較例8～9則TFT特性很差。
又，在前述之實驗群全部是在玻璃基板之直接上方形成銅系合金膜，但本發明並不限制在玻璃基板之直接上方形成的配線膜的種類。本發明之配線構造，係在半導體層與銅系合金膜之層積構造具有特徵，其他的構造，在不損及本發明的作用的前提下，並未特別限定。因而，作為被形成於玻璃基板之直接上方的配線膜，如前所述亦可使用銅系合金膜，或者例如使用純鋁或鋁合金之鋁系合金膜亦可。
以上參照特定的實施樣態詳細說明本發明，但對於熟悉該項技藝者而言明顯可以在不逸脫本發明的精神與範圍的情況下再施以種種變更或修正，此亦應是為落入本發明之範圍。
本發明係根據於2008年7月3日提出申請之日本專利申請案(特願2008-174616)、及於2009年3月19日提出申請之日本專利申請案(特願2009-068447)而提出者，在本說明書參照其內容而將其納入。
 [產業上利用可能性]
根據本發明，因為是可以使純銅或銅合金之銅系合金膜與半導體層直接接觸之直接接觸技術，所以不僅TFT特性，或銅系合金膜與半導體層之接觸電阻很優異，生產性也良好，可以提供製程極限(process margin)更為擴大的技術。具體而言，可以提供不易受到各種製程條件的差異(裝置性能的差異、不安定性、未預期的污染、不易控制的污染等)的影響，此外也不需要極端嚴格的管理條件，不容易受到製程條件的限制之技術。
圖1A係顯示相關於本發明的第1實施型態之TFT的構成之概略剖面說明圖。
圖1B係顯示相關於本發明的第1實施型態之TFT的構成之概略剖面說明圖。
圖1C係顯示相關於本發明的第1實施型態之TFT的構成之概略剖面說明圖。
圖2係顯示相關於本發明的第2實施型態之TFT的構成之概略剖面說明圖。
圖3係說明本發明之配線構造的步驟之概略步驟圖。
圖4係說明本發明之配線構造的各步驟之步驟圖。
圖5係顯示相關於本發明的第3實施型態之LSI的構成之概略剖面說明圖。
圖6係顯示相關於本發明的第3實施型態之配線構造之各步驟之步驟圖。
圖7係於實施例1之非晶矽與銅系合金膜之界面之剖面TEM(穿透式電子顯微鏡)照片。
圖8係供調查酮系合金膜與半導體層(非晶矽)之接觸電阻所製作之TLM元件之步驟之步驟圖。
圖9係顯示電極間距離與電阻之關係之圖。
圖10係說明根據TLM元件進行接觸電阻的測定原理之圖。
圖11係說明MOSFET之製造步驟之步驟圖。

Claims (9)

  1. 一種配線構造，係於基板上，由基板側依序具備半導體層，與純銅或銅合金之銅系合金膜之配線構造，其特徵為：於前述半導體層與前述銅系合金膜之間，包含有由基板側起依序為含有氮化矽之障壁層，及包含銅與矽之銅-矽擴散層之層積構造，且前述障壁層與前述銅-矽擴散層直接接觸；進而前述銅-矽擴散層與前述銅系合金膜直接接觸。
  2. 如申請專利範圍第1項之配線構造，其中前述障壁層，進而包含碳化矽。
  3. 如申請專利範圍第1項之配線構造，其中前述障壁層，進而包含氟化矽。
  4. 如申請專利範圍第1項之配線構造，其中前述障壁層，進而包含氧氮化矽。
  5. 如申請專利範圍第1項之配線構造，其中前述障壁層的膜厚為0.18nm以上，5nm以下。
  6. 如申請專利範圍第1項之配線構造，其中前述銅-矽擴散層之膜厚為0.2nm以上，200nm以下。
  7. 一種薄膜電晶體基板，其特徵為具備申請專利範圍第1~6項之任一項之配線構造。
  8. 一種顯示裝置，其特徵為具備申請專利範圍第7項之薄膜電晶體基板。
  9. 一種製造方法，係製造申請專利範圍第7項之薄膜電晶體基板之製造方法，其特徵為：依序包含在薄膜電 晶體之半導體層上，形成含有氮化矽之障壁層的第1步驟，於前述障壁層上形成半導體層，於半導體層上形成銅系合金膜，得到層積構造之第2步驟；以及藉由對前述層積構造加上熱履歷而形成包含銅及矽的銅-矽擴散層的第3步驟。
TW098122648A 2008-07-03 2009-07-03 Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device TWI525773B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008174616 2008-07-03
JP2009068447 2009-03-19

Publications (2)

Publication Number Publication Date
TW201017849A TW201017849A (en) 2010-05-01
TWI525773B true TWI525773B (zh) 2016-03-11

Family

ID=41466088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098122648A TWI525773B (zh) 2008-07-03 2009-07-03 Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device

Country Status (6)

Country Link
US (1) US8535997B2 (zh)
JP (1) JP5584436B2 (zh)
KR (1) KR20110028313A (zh)
CN (1) CN102077323A (zh)
TW (1) TWI525773B (zh)
WO (1) WO2010001998A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
CN102473732B (zh) 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
JP2011222567A (ja) * 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5685125B2 (ja) * 2011-03-31 2015-03-18 株式会社神戸製鋼所 配線構造、表示装置、および半導体装置
JP5171990B2 (ja) 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Ｓｈカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
JP2014194720A (ja) * 2013-03-29 2014-10-09 Dainippon Printing Co Ltd タッチパネルセンサ、タッチパネルモジュールおよびタッチパネルセンサの製造方法
CN104882488B (zh) * 2015-06-15 2018-03-20 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
CN113474311B (zh) 2019-02-21 2023-12-29 康宁股份有限公司 具有铜金属化贯穿孔的玻璃或玻璃陶瓷制品及其制造过程
JP7299141B2 (ja) 2019-11-21 2023-06-27 デンカ株式会社 複合基板及びその製造方法、並びに、回路基板及びその製造方法
CN111508836B (zh) * 2020-04-20 2022-12-23 Tcl华星光电技术有限公司 防止材料扩散的方法及薄膜晶体管器件

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298168A (ja) * 1986-06-18 1987-12-25 Hitachi Ltd 半導体装置
JPS63136568A (ja) * 1986-11-27 1988-06-08 Fujitsu Ltd 半導体装置
JPS63136567A (ja) * 1986-11-27 1988-06-08 Fujitsu Ltd 半導体装置
JPS6482673A (en) * 1987-09-25 1989-03-28 Sumitomo Metal Ind Manufacture of thin film semiconductor element
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH0766423A (ja) 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
JPH07326756A (ja) 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP2000174019A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2001085436A (ja) * 1999-08-27 2001-03-30 Texas Instr Inc <Ti> 拡散バリアの製造方法及び集積回路
JP4238956B2 (ja) 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
US8043484B1 (en) * 2001-03-13 2011-10-25 Novellus Systems, Inc. Methods and apparatus for resputtering process that improves barrier coverage
US6696360B2 (en) * 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
JP2002353222A (ja) 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置
JP2003060210A (ja) * 2001-08-09 2003-02-28 Advanced Display Inc 薄膜半導体装置及びその製造方法
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP4117672B2 (ja) * 2002-05-01 2008-07-16 ソニー株式会社 固体撮像素子及び固体撮像装置、並びにこれらの製造方法
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR100904524B1 (ko) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
KR100964400B1 (ko) 2003-10-01 2010-06-17 삼성전자주식회사 반도체 소자의 콘택 구조체
JP2005166757A (ja) 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
TWI271866B (en) * 2005-05-18 2007-01-21 Au Optronics Corp Thin film transistor and process thereof
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
TWI261929B (en) * 2005-06-13 2006-09-11 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2008010801A (ja) * 2005-08-17 2008-01-17 Kobe Steel Ltd ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
KR101235135B1 (ko) 2005-12-19 2013-02-20 삼성디스플레이 주식회사 금속 배선, 이의 제조 방법, 이를 구비한 표시 기판 및표시 기판의 제조 방법
KR101148197B1 (ko) * 2005-12-19 2012-05-23 삼성전자주식회사 양방향 표시 장치
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP5214858B2 (ja) 2006-06-22 2013-06-19 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047726A1 (en) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
JP4746021B2 (ja) * 2006-10-13 2011-08-10 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法、および表示デバイス
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
US7919795B2 (en) * 2006-12-21 2011-04-05 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP5357401B2 (ja) * 2007-03-22 2013-12-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
DE102008016424B4 (de) * 2008-03-31 2011-06-01 Amd Fab 36 Limited Liability Company & Co. Kg Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5571887B2 (ja) * 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
TWI479574B (zh) * 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法

Also Published As

Publication number Publication date
CN102077323A (zh) 2011-05-25
US8535997B2 (en) 2013-09-17
KR20110028313A (ko) 2011-03-17
US20110121297A1 (en) 2011-05-26
WO2010001998A1 (ja) 2010-01-07
JP5584436B2 (ja) 2014-09-03
JP2010245495A (ja) 2010-10-28
TW201017849A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
TWI525773B (zh) Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device
TWI413252B (zh) A wiring structure, a thin film transistor substrate, a method of manufacturing the same, and a display device
US7410852B2 (en) Opto-thermal annealing methods for forming metal gate and fully silicided gate field effect transistors
TW486786B (en) Semiconductor device and process of producing the same
TWI453912B (zh) 包含具有毗鄰於應力層之主動區之電晶體結構之電子裝置及形成該電子裝置之方法
US20080076216A1 (en) Method to fabricate high-k/metal gate transistors using a double capping layer process
KR100775965B1 (ko) 모스 트랜지스터 및 그 제조 방법
US9698241B1 (en) Integrated circuits with replacement metal gates and methods for fabricating the same
TWI390677B (zh) And a method of manufacturing a nonvolatile semiconductor memory device excellent in charge retention characteristics
JP5103174B2 (ja) シリサイド層を有する半導体素子の製造方法
US8124529B2 (en) Semiconductor device fabricated using a metal microstructure control process
JP5685125B2 (ja) 配線構造、表示装置、および半導体装置
KR101155364B1 (ko) 반도체 장치, 및 그 제조 방법
TWI449127B (zh) A wiring structure, a display device, and a semiconductor device
US8168522B2 (en) Method for fabricating semiconductor device
KR100843230B1 (ko) 금속층을 가지는 게이트 전극을 구비한 반도체 소자 및 그제조 방법
JP2005294422A (ja) 半導体装置およびその製造方法
JP2004228547A (ja) 半導体装置およびその製造方法
JP2011040513A (ja) 半導体装置の製造方法及び半導体装置
JP2007234686A (ja) 半導体装置
KR101790438B1 (ko) 저저항 콘택을 갖는 반도체 소자 및 이의 제조 방법
US20080124849A1 (en) Fabricating method of semiconductor device
JP2006066757A (ja) 半導体装置
JP2006339172A (ja) 半導体装置
JP2007324390A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees