JPS62298168A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62298168A JPS62298168A JP14006686A JP14006686A JPS62298168A JP S62298168 A JPS62298168 A JP S62298168A JP 14006686 A JP14006686 A JP 14006686A JP 14006686 A JP14006686 A JP 14006686A JP S62298168 A JPS62298168 A JP S62298168A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- silicon
- silicon nitride
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 21
- 238000005121 nitriding Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- -1 nitrogen (N8) Chemical compound 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、シリコン基板からなる半導体装ごに通用して
有効な技術である。
有効な技術である。
シリコン基板からなる半導体装置では、通常シリコン（
Ｓｉ）の単結晶からなる基板に不純物イオンを打ち込ん
で形成した活性領域からなる種々の回路素子が形成され
ている。その回路素子の一つに、いわゆるＭＯＳＦＥＴ
があり、１９８２年１月２０日、工業調査会発行、エレ
クトロニクス技術全書〔３〕、ｒＭｏＳデバイス」、Ｐ
Ｉ３に説明がある。
Ｓｉ）の単結晶からなる基板に不純物イオンを打ち込ん
で形成した活性領域からなる種々の回路素子が形成され
ている。その回路素子の一つに、いわゆるＭＯＳＦＥＴ
があり、１９８２年１月２０日、工業調査会発行、エレ
クトロニクス技術全書〔３〕、ｒＭｏＳデバイス」、Ｐ
Ｉ３に説明がある。
上記Ｍ ＯＳ Ｆ Ｅ Ｔ等の回路素子においては、一
般にシリコン基板の内部の活性領域との電気的接続を酸
基板表面の二酸化ケイ素（ＳｉＯｔ）からなる絶縁膜上
に被着形成された配線を介して行われる。上記配線は、
アルミニウム（Ａｆ）またはそれを主成分とする金属（
以下、配線用金属ともいう。）で形成することができる
。具体的には、上記絶縁膜の所定位置に基板表面が露出
する開口部を形成し、その後全体に上記配線用金属の蒸
着を行い、次いで蒸着された金属膜を所定形状にエツチ
ングすることにより、上記開口部に露出された基板表面
と形成された配線との間の電気的接続が達成されるもの
である。
般にシリコン基板の内部の活性領域との電気的接続を酸
基板表面の二酸化ケイ素（ＳｉＯｔ）からなる絶縁膜上
に被着形成された配線を介して行われる。上記配線は、
アルミニウム（Ａｆ）またはそれを主成分とする金属（
以下、配線用金属ともいう。）で形成することができる
。具体的には、上記絶縁膜の所定位置に基板表面が露出
する開口部を形成し、その後全体に上記配線用金属の蒸
着を行い、次いで蒸着された金属膜を所定形状にエツチ
ングすることにより、上記開口部に露出された基板表面
と形成された配線との間の電気的接続が達成されるもの
である。
上記のように、活性領域の基板表面に直にアルミニウム
またはそれを主成分とする金属を被着して、その電気的
接続を行う場合は、その後の工程において、たとえば４
００℃以上の高温に加熱されると、上記基板表面と配線
用金属との間にシリ６コン単結晶が析出するため、該両
者間の電気抵抗が増大し、十分な導通をとれなくなると
いう問題のあることが本発明者により見い出された。こ
の問題は、高集積度の半導体装置では電気的接合部であ
る開口部の面積が小さくなるため、特に重大である。
またはそれを主成分とする金属を被着して、その電気的
接続を行う場合は、その後の工程において、たとえば４
００℃以上の高温に加熱されると、上記基板表面と配線
用金属との間にシリ６コン単結晶が析出するため、該両
者間の電気抵抗が増大し、十分な導通をとれなくなると
いう問題のあることが本発明者により見い出された。こ
の問題は、高集積度の半導体装置では電気的接合部であ
る開口部の面積が小さくなるため、特に重大である。
本発明の目的は、シリコン基板とアルミニウムまたはそ
れを主成分とする金属との電気的接続について、その信
鯨性を向上できる技術を提供することにある。
れを主成分とする金属との電気的接続について、その信
鯨性を向上できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を節単に説明すれば、次の通りである。
を節単に説明すれば、次の通りである。
すなわち、電気的接合部におけるシリコン基板表面に形
成された導通可能な厚さの窒化ケイ素膜の上にアルミニ
ウムまたはそれを主成分とする金属を被着して電極（配
線）を形成し、シリコン基板の活性領域との電気的接合
を達成するものである。
成された導通可能な厚さの窒化ケイ素膜の上にアルミニ
ウムまたはそれを主成分とする金属を被着して電極（配
線）を形成し、シリコン基板の活性領域との電気的接合
を達成するものである。
上記した手段によれば、高温加熱時においても、シリコ
ン基板表面と電極を構成する配線用金属との間にシリコ
ン単結晶が析出することを防止でき、かつ電気的導通を
確保できるため、上記両者間の電気抵抗の増大を防止で
き、前記目的が達成される。
ン基板表面と電極を構成する配線用金属との間にシリコ
ン単結晶が析出することを防止でき、かつ電気的導通を
確保できるため、上記両者間の電気抵抗の増大を防止で
き、前記目的が達成される。
第１図は本発明による一実施例である半導体装置に形成
されている回路素子を示す概略部分断面図である。
されている回路素子を示す概略部分断面図である。
本実施例に示した回路素子は、いわゆるｎチャネルＭＯ
３ＦＥＴであり、ｐ型のシリコン基板１に２つのｎ型活
性領域であるソース２およびドレイン３が離隔形成され
ているものである。そして、シリコン基板ｌの全体には
Ｓｉｎｇからなる絶縁膜４が被着されており、上記ソー
ス２およびドレイン３との間の絶縁膜４の上にはゲート
電極５が形成されている。また、上記ソース２およびド
レイン３の上に位置する絶縁膜４には電気的接合部であ
る開口部６および６ａが形成されており、該開口部６お
よび６ａにはそれぞれオーミック電極７および７ａが被
着形成されている。そして、上記ゲート電極５とオーミ
、り電極７および７ａとは、シリコン（Ｓｉ）を微量に
含有したアルミニウム（アルミニウムを主成分とする金
属）で形成されている。
３ＦＥＴであり、ｐ型のシリコン基板１に２つのｎ型活
性領域であるソース２およびドレイン３が離隔形成され
ているものである。そして、シリコン基板ｌの全体には
Ｓｉｎｇからなる絶縁膜４が被着されており、上記ソー
ス２およびドレイン３との間の絶縁膜４の上にはゲート
電極５が形成されている。また、上記ソース２およびド
レイン３の上に位置する絶縁膜４には電気的接合部であ
る開口部６および６ａが形成されており、該開口部６お
よび６ａにはそれぞれオーミック電極７および７ａが被
着形成されている。そして、上記ゲート電極５とオーミ
、り電極７および７ａとは、シリコン（Ｓｉ）を微量に
含有したアルミニウム（アルミニウムを主成分とする金
属）で形成されている。
本実施例においては、ソース２およびドレイン３と上記
オーミック電極７および７ａとの電気的接合が、ソース
２およびドレイン３の基板表面に形成された窒化ケイ素
膜８および８ａを介して行われているものである。上記
窒化ケイ素膜８．８ａは十分にトンネル電流を流すこと
が可能な、たとえば１０〜２０人の厚さで形成される。
オーミック電極７および７ａとの電気的接合が、ソース
２およびドレイン３の基板表面に形成された窒化ケイ素
膜８および８ａを介して行われているものである。上記
窒化ケイ素膜８．８ａは十分にトンネル電流を流すこと
が可能な、たとえば１０〜２０人の厚さで形成される。
このように、窒化ケイ素の薄膜を通して導通をとること
ができるのは、窒化ケイ素のバンドギャップが小さいた
めに、該薄膜中をキャリア（ｉｔ子）が容易にトンネル
通過できることに起因する。したがって、低抵抗の状態
で電気的接合を達成できるものである。
ができるのは、窒化ケイ素のバンドギャップが小さいた
めに、該薄膜中をキャリア（ｉｔ子）が容易にトンネル
通過できることに起因する。したがって、低抵抗の状態
で電気的接合を達成できるものである。
上記窒化膜８，８ａは、シリコン基板１を直接窒化する
ことにより、所望の厚さに、かつ均一に形成することが
できる。すなわち、常法に基づいてソース２およびドレ
イン３の上に位置する絶縁膜４を選択的にエツチング除
去し、ｎ型基板の表面を露出させる。その後、アンモニ
ア（ＮＨ，）雰囲気中で、たとえば６００℃以上に所定
時間加熱処理することにより、表面から数原子層のシリ
コン原子のみを窒化できるため、電気抵抗にほとんど影
響のない程度の薄い窒化ケイ素膜を形成できるものであ
る。
ことにより、所望の厚さに、かつ均一に形成することが
できる。すなわち、常法に基づいてソース２およびドレ
イン３の上に位置する絶縁膜４を選択的にエツチング除
去し、ｎ型基板の表面を露出させる。その後、アンモニ
ア（ＮＨ，）雰囲気中で、たとえば６００℃以上に所定
時間加熱処理することにより、表面から数原子層のシリ
コン原子のみを窒化できるため、電気抵抗にほとんど影
響のない程度の薄い窒化ケイ素膜を形成できるものであ
る。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
＋ｌ）、ＭＯＳＦＥＴのソース２およびドレイン３とア
ルミニウムまたはそれを主成分とする金属からなる電極
７，７ａとの電気的接合を、開口部６゜６ａに露出され
たｎ型基板表面に形成された導通可能な窒化ケイ素１１
１８．８ａの上に上記電極７゜７ａを被着形成して行う
ことにより、高温加熱時においても基板表面と電極７，
７ａとの間に半導体であるシリコン単結晶が析出するこ
とを防止できるので、ＭＯＳ Ｆ ＥＴの導通不良の発
生を防止できる。
ルミニウムまたはそれを主成分とする金属からなる電極
７，７ａとの電気的接合を、開口部６゜６ａに露出され
たｎ型基板表面に形成された導通可能な窒化ケイ素１１
１８．８ａの上に上記電極７゜７ａを被着形成して行う
ことにより、高温加熱時においても基板表面と電極７，
７ａとの間に半導体であるシリコン単結晶が析出するこ
とを防止できるので、ＭＯＳ Ｆ ＥＴの導通不良の発
生を防止できる。
（２）、上記（１１により、電気的接合部である開口部
６゜６３を狭小化できるので、ＭＯＳ Ｆ ＥＴを小型
化でき、集積度の向上を図ることができる。
６゜６３を狭小化できるので、ＭＯＳ Ｆ ＥＴを小型
化でき、集積度の向上を図ることができる。
（３）、電気的接合をｎ型基板の表面を直接窒化して形
成した窒化ケイ素膜８，８ａを介して行うことにより、
白金＜ｐｔ＞またはパラジウム（Ｐｂ）を蒸着し、熱処
理して形成される金属間化合物Ｐｔ３ｉまはたはＰｄｘ
Ｓｉからなるバリア層を介して行う場合に比べ、工程を
短縮でき、かつ安価に所期の目的を達成することができ
る。
成した窒化ケイ素膜８，８ａを介して行うことにより、
白金＜ｐｔ＞またはパラジウム（Ｐｂ）を蒸着し、熱処
理して形成される金属間化合物Ｐｔ３ｉまはたはＰｄｘ
Ｓｉからなるバリア層を介して行う場合に比べ、工程を
短縮でき、かつ安価に所期の目的を達成することができ
る。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例ではＭＯＳ Ｆ ＥＴに適用した例を
示したが、これに限るものでなく、活性化されたシリコ
ン基板からの導通引出であればバイポーラのペースエミ
ッタからの導通引出または抵抗素子からの導通引出等、
種々の回路素子からの導通引出に適用できることはいう
までもない。
示したが、これに限るものでなく、活性化されたシリコ
ン基板からの導通引出であればバイポーラのペースエミ
ッタからの導通引出または抵抗素子からの導通引出等、
種々の回路素子からの導通引出に適用できることはいう
までもない。
また、前記ＭＯＳ Ｆ ＥＴにおいても、電極７゜７ａ
が微量シリコンが含有されたアルミニウムからなるもの
について説明したが、アルミニウムが主体を構成する合
金であれば他の如何なる合金からなるものであっても、
さらにはアルミニウムのみからなるものであってもよい
。そして、ゲート電極５は必ずしも上記電極７，７ａと
同一材料で形成するものに限るものでなく、たとえばポ
リシリコン、モリブデン（ＭＯ）またはタンク゛ステン
（Ｗ）等の他の材料からなるものであってもよし１゜な
お、窒化ケイ素膜８，８ａの形成方法は・実施例に示し
たものに限るものでなく、トンネル電流が流れる程度の
薄膜が形成できる技術であれば如何なる方法を採用して
もよいことはいうまでもない。
が微量シリコンが含有されたアルミニウムからなるもの
について説明したが、アルミニウムが主体を構成する合
金であれば他の如何なる合金からなるものであっても、
さらにはアルミニウムのみからなるものであってもよい
。そして、ゲート電極５は必ずしも上記電極７，７ａと
同一材料で形成するものに限るものでなく、たとえばポ
リシリコン、モリブデン（ＭＯ）またはタンク゛ステン
（Ｗ）等の他の材料からなるものであってもよし１゜な
お、窒化ケイ素膜８，８ａの形成方法は・実施例に示し
たものに限るものでなく、トンネル電流が流れる程度の
薄膜が形成できる技術であれば如何なる方法を採用して
もよいことはいうまでもない。
たとえば、窒化剤としてはアンモニア（Ｎ Ｈｓ）に限
らず、窒素（Ｎ８）その他シリコンの直接窒化に適用で
きる物質であれば如何なるものであっても、また、反応
条件も高温加熱に限らず、光等の適切なエネルギーを供
給し、低温で形成する方法であってもよい。
らず、窒素（Ｎ８）その他シリコンの直接窒化に適用で
きる物質であれば如何なるものであっても、また、反応
条件も高温加熱に限らず、光等の適切なエネルギーを供
給し、低温で形成する方法であってもよい。
電気接合部におけるシリコン基板の表面に導通可能な厚
さの窒化ケイ素膜を形成し、該窒化ケイ素膜上にアルミ
ニウムまたはそれを主成分とする金属からなる電極を被
着形成することにより、シリコン基板に形成されている
活性領域と上記電極との電気的導通を確保した上で高温
熱履歴を受ける場合でも、上記窒化ケイ素膜がバリアと
して機能し、電極と基板との間に半導体であるシリコン
単結晶が析出することを防止できるので、電気的導通不
良の発生を有効に防止できるものである。
さの窒化ケイ素膜を形成し、該窒化ケイ素膜上にアルミ
ニウムまたはそれを主成分とする金属からなる電極を被
着形成することにより、シリコン基板に形成されている
活性領域と上記電極との電気的導通を確保した上で高温
熱履歴を受ける場合でも、上記窒化ケイ素膜がバリアと
して機能し、電極と基板との間に半導体であるシリコン
単結晶が析出することを防止できるので、電気的導通不
良の発生を有効に防止できるものである。
第１図は本発明による一実施例である半導体装置に形成
されている回路素子を示す概略部分断面図である。
されている回路素子を示す概略部分断面図である。
Claims (1)
- 【特許請求の範囲】 １、アルミニウムまたはアルミニウムを主成分とする金
属からなる電極が、シリコン基板表面に形成された窒化
ケイ素膜の上に被着形成され、該膜を通してその下の活
性領域と電気的に接続されてなる半導体装置。 ２、上記窒化ケイ素膜は、シリコン基板を直接窒化して
形成されることを特徴とする特許請求の範囲第１項記載
の半導体装置。 ３、電極がＭＯＳＦＥＴのオーミック電極であることを
特徴とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14006686A JPS62298168A (ja) | 1986-06-18 | 1986-06-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14006686A JPS62298168A (ja) | 1986-06-18 | 1986-06-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62298168A true JPS62298168A (ja) | 1987-12-25 |
Family
ID=15260181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14006686A Pending JPS62298168A (ja) | 1986-06-18 | 1986-06-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62298168A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05114579A (ja) * | 1991-08-30 | 1993-05-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| WO2009128542A1 (ja) * | 2008-04-18 | 2009-10-22 | 株式会社神戸製鋼所 | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
| WO2010001998A1 (ja) * | 2008-07-03 | 2010-01-07 | 株式会社神戸製鋼所 | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
| JP2012508989A (ja) * | 2008-12-19 | 2012-04-12 | インテル コーポレイション | 金属−絶縁体−半導体トンネリングコンタクト |
-
1986
- 1986-06-18 JP JP14006686A patent/JPS62298168A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05114579A (ja) * | 1991-08-30 | 1993-05-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| WO2009128542A1 (ja) * | 2008-04-18 | 2009-10-22 | 株式会社神戸製鋼所 | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
| JP2009278057A (ja) * | 2008-04-18 | 2009-11-26 | Kobe Steel Ltd | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
| US8299614B2 (en) | 2008-04-18 | 2012-10-30 | Kobe Steel, Ltd. | Interconnection structure, a thin film transistor substrate, and a manufacturing method thereof, as well as a display device |
| WO2010001998A1 (ja) * | 2008-07-03 | 2010-01-07 | 株式会社神戸製鋼所 | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
| US8535997B2 (en) | 2008-07-03 | 2013-09-17 | Kobe Steel, Ltd. | Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device |
| JP2012508989A (ja) * | 2008-12-19 | 2012-04-12 | インテル コーポレイション | 金属−絶縁体−半導体トンネリングコンタクト |
| US8952541B2 (en) | 2008-12-19 | 2015-02-10 | Intel Corporation | Method of fabricating metal-insulator-semiconductor tunneling contacts using conformal deposition and thermal growth processes |
| US9437706B2 (en) | 2008-12-19 | 2016-09-06 | Intel Corporation | Method of fabricating metal-insulator-semiconductor tunneling contacts using conformal deposition and thermal growth processes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912543A (en) | Integrated semiconductor circuit having an external contacting track level consisting of aluminum or of an aluminum alloy | |
| JPH0523055B2 (ja) | ||
| JPS62298168A (ja) | 半導体装置 | |
| JPS5816337B2 (ja) | 半導体装置の製造方法 | |
| JPS5886724A (ja) | 電極および配線の製造方法 | |
| US5045497A (en) | Method of making a schottky electrode | |
| JPS60263446A (ja) | 半導体装置およびその製造方法 | |
| JPS61174767A (ja) | 半導体素子電極 | |
| JPS61267365A (ja) | 半導体装置 | |
| JPH01166556A (ja) | ｎ型ＧａＡｓオーム性電極およびその形成方法 | |
| JPS6074675A (ja) | 半導体装置 | |
| JPH0362025B2 (ja) | ||
| JP2705092B2 (ja) | 半導体装置の製造方法 | |
| JPS59181669A (ja) | Ｍｏｓ型半導体装置 | |
| JPS62115868A (ja) | 半導体装置の製造方法 | |
| JPS60148170A (ja) | 半導体装置の製造方法 | |
| JPH0345537B2 (ja) | ||
| JPH0414497B2 (ja) | ||
| JPS6265380A (ja) | 半導体装置 | |
| JPH01300557A (ja) | 半導体装置 | |
| JPS6179236A (ja) | 半導体装置の製造方法 | |
| JPS60138962A (ja) | 半導体装置およびその製造方法 | |
| JPS61164240A (ja) | 半導体集積回路装置 | |
| JPH03183126A (ja) | 半導体装置の製造方法 | |
| JPH02231767A (ja) | 半導体装置の製造方法 |