JPS5816337B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5816337B2
JPS5816337B2 JP50071770A JP7177075A JPS5816337B2 JP S5816337 B2 JPS5816337 B2 JP S5816337B2 JP 50071770 A JP50071770 A JP 50071770A JP 7177075 A JP7177075 A JP 7177075A JP S5816337 B2 JPS5816337 B2 JP S5816337B2
Authority
JP
Japan
Prior art keywords
aluminum
wiring
polycrystalline silicon
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50071770A
Other languages
English (en)
Other versions
JPS51147981A (en
Inventor
泰一 井上
祥治 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP50071770A priority Critical patent/JPS5816337B2/ja
Priority to US05/694,359 priority patent/US4046607A/en
Publication of JPS51147981A publication Critical patent/JPS51147981A/ja
Publication of JPS5816337B2 publication Critical patent/JPS5816337B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 本発明は、集積回路半導体装置の金属配線層に関するも
のであり特に配線層を多結晶シリコンとアルミニウムの
２層構造にする半導体装置の製造方法に関する。
従来、半導体装置の金属配線としては純度９９％程度の
純アルミニウムが用いられてきた。
これは、金属の中でもアルミニウムが蒸着やエツチング
が容易で半導体装置の配線材料として扱い易いという利
点を持っているためである。
しかし乍ら、シリコンを基板とする半導体装置に純度の
高いアルミニウムを配線材料として用いる場合、大きな
欠点がある。
それは配線アルミニウムと基板シリコンが直接液してい
るコンタクト部においてオーミックコンタクトを取るた
めの熱処理の過程でシリコンがアルミニウムの中へ拡散
する現象が起る事である。
その結果、シリコンとアルミニウムの接触面において、
シリコン側にピットができ、その中にアルミニウムが入
れかわりに入りこむ。
プレーナー構造でｐ −Ｎ接合が浅い場合にはこのピッ
トの深さが接合面にまで達し、その結果ｐ−Ｎ接合の耐
圧が劣化したり、逆方向リーク電流が増したりする。
更にはまた従来の技術では拡散層を形成し、その上を酸
化膜で被った後、その酸化膜にコンタクト孔をあける。
この時、拡散層の位置を決めるフォトレジスト工程と、
コンタクト孔の位置を決めるフォトレジスト工程とが別
工程であるため目合せずれによりコンタクト孔の一部が
拡散層の外にはみ出す場合があり、その時には拡散層と
基板がショートする結果となる。
この様な事故ななくするため、通常は拡散層とコンタク
ト孔との間に目合せ余裕を持たせてマスク設計し、これ
がパターンな太き（する一つの原因となっている。
本発明の目的は、コンタクト部での接合の劣化を防止す
る半導体装置の製造方法を提供するものである。
本発明の他の目的は、コンタクトの目合せ余裕をなくし
、よって高密度化に有利なパターン設計可能な半導体装
置の製造方法を提供することである。
本発明の製造方法は、半導体基板の一生表面を絶縁膜で
被い、絶縁膜の所定部分を開孔し、この孔より不純物を
拡散しトランジスタのソース、ドレイン領域を形成し、
その後絶縁膜の所定位置にコンタクト孔を開孔し、その
全面に多結晶シリコン層を被着し、この多結晶シリコン
層に不純物を拡散し、その全面に配線金属層を被着し、
その拶配線金属層の所定部分を選択的に除去し、この句
にしてできた金属配線層をマスクとして多結晶シリコン
層を選択的に除去することを特徴とする。
本発明によれば、アルミニウム配線の下には４て多結晶
シリコン膜が存在し、この多結晶シリコン層が前述の熱
処理において、アルミニウム中に拡散していくシリコン
の供給源として働くので、コンタクト部における単結晶
シリコン側からの吸い出し効果は全くない。
従ってＰ−Ｎ接合を劣化させる現象は起らない。
更にはまたコンタクト孔をあけた後、多結晶シリコンを
全面に設け、その後不純物拡散を行う。
そのため、コンタクト孔が拡散層からずれていても、多
結晶シリコンを貫通してきた不純物がコンタクト孔を通
してシリコン基板にも拡散されるので、コンタクト孔の
下には必ず拡散層ができ、配線金属が拡散層と基板とを
短絡させる事はない。
更に本発明では金属配線をマスクとして多結晶シリコン
層を選択的に除去するものである。
これにより安定性の高い配線層が得られる。
すなわちもしフォトレジストをマスクとして金属配線お
よび多結晶シリコン層配線を行うと、その後のフォトレ
ジストを除去する際に、その除去に使用する溶液はＮａ
十等の汚染度が高いために多結晶シリコン層配線の側面
からＮａ十が入り込み不安定のものとなってしまう。
一方、通常の工程ではフォトレジスト除去後に洗浄を行
っているが本発明のようにその上に金属配線が設けられ
ているものはこの金属が腐食しやすいので使用できない
。
この点本発明では、金属配線をマスクとしているから、
フォトレジストの除去は多結晶シリコン全面に残した状
態で行い、このときに生じた汚染はその後の多結晶シリ
コンをエツチング液でこのシリコンと共に除去すること
ができる。
以下に図面を用いて本発明の製造方法及びその利点をさ
らに詳しく述べる。
第１図は本発明による配線方法をＮチャンネルＭＯＳト
ランジスタに適用した場合を示したものである。
まず通常の製造方法に従い第１図イに示す様にＰ型基板
１０表面に全面に酸化膜２を被着した後、ソース、ドレ
インの拡散層を設ける部分を選択的に開孔し、リン拡散
によりソース領域３、ドレイン領域４を形成する。
次に第１図口に示す如（、チャンネル領域となるべき部
分の酸化膜２を除去し、ゲート酸化膜５を形成する。
通常のアルミニウム層−）ＭＯ８技術では、この後にゲ
ート酸化膜５０安定化のため、ゲート酸化膜５の上に薄
いリンガラス層を形成するが、本発明においてはリンガ
ラス層は不要で、第１図ハに示す如にソース、ドレイン
拡散層から電極を取り出すためのコンタクト孔６．γを
開孔する。
次に本発明に従って第１図二に示す如（、全面に例えば
気相成長により多結晶シリコン層８を形成する。
次に第１図ホに示す如（、ソース、ドレイン拡散層３゜
４と同一不純物であるリンの拡散を行う。
この時不純物は多結晶シリコン中を拡散し、コンタクト
孔６，７の部分においてはシリコン基板中にまで拡散が
達し、シリコン基板中に拡散層９，１０を形成する。
この拡散層９，１０はソース３、ドレイン４と同一導電
型であるので電気的にはソース。
ドレインの拡散層と同じ性質のものである。
次に第１図へに示す如く、全面にアルミニウム層１１を
被着する。
次に第１図トに示す如く、周知のフォトレジスト技術に
より所定のアルミニウム配線を残す様に不要部分のアル
ミニウムを除去し、引きつｇき、こうして得られたアル
ミニウム配線をマスクとして、その下の多結晶シリコン
をエツチングで除去する。
この様にして、全配線部分にわたり多結晶シリコンとア
ルミニウムの二層構造が達成され、ソース配線１２、ゲ
ート電極１３、ドレイン配線１４の全てが多結晶シリコ
ンとアルミニウムの二層配線として形成される。
本発明による配線技術の主たる利点はコンタクト部にあ
る。
即ち、アルミニウムのみを配線材料として用いる従来技
術においては、第２図イに示す様に拡散層４とアルミニ
ウム配線１１は酸化膜５に開けられたコンタクト孔７を
介して直接接触する。
この場合、アルミニウムと拡散層の電気的接触を良（す
るため４００〜５００℃の温度で熱処理が施されるのが
普通で、この熱処理を通常アロイと呼んでいる。
従来技術による構造では、アロイにより基板シリコンが
アルミニウム配線中に拡散により溶は出し、シリコン側
に小孔１５を構成し、アルミニウムがこの中に侵入する
。
この小孔１５は通常アロイスパイクと呼ばれている。
アロイスパイクはアロイ時間と共に深くなり、ついには
Ｐ −Ｎ接合の特性を破壊するに至る。
このため、通常のプロセスによれば拡散層深さは０．５
μ以下には出来ず、半導体素子の寸法の縮少化に制限を
加えている。
第２図口は本発明によるコンタクト部を示す。
本発明によれば配線が多結晶シリコン８とアルミニウム
１１の二層構造になっているため基板の拡散層４との接
触は多結晶シリコン８により達成されている。
従ってアロイにおけるアルミニウム中へのシリコンの拡
散現象は起るが、シリコンが多結晶シリコン８から供給
されるため、基板の拡散層４はこの現象と全く無関係と
なり、良好なＰ−Ｎ接合の特性が保たれる。
このアロイスパイクに対する改良は、本発明が唯一のも
のでな（、周知の改善技術かい（つかある。
例えばアルミニウム中に所定量のシリコンをあらかじめ
混入しておくとか、まず多結晶シリコンを蒸着し、その
後純アルミニウムを蒸着して二層構造にするとか、ある
いは、まずアルミニウムを蒸着し、次に多結晶シリコン
を蒸着し、さらにその上にアルミニウムを蒸着して多結
晶シリコンをサンドイッチ状にアルミニウムではさみこ
む等の方法がアロイスパイクに対する周知の技術として
知られている。
アロイスパイクに対しては同一の効果を示すが、これら
周知技術に勝って本発明が持つ利点は次に述べる目金せ
ずれに対する効果である。
即ち、従来技術の場合、第３図イに示す如く、コンタク
ト孔７の位置が拡散層４の位置からずれると拡散層４と
基板１は、コンタクトが拡散層からはみ出した部分１５
においてアルミニウムにより短絡される。
これを防ぐため、従来技術においては第３図口に平面図
を示す様に拡散層４とコンタクト孔７との間にフォトレ
ジストの目金せずれに対する余裕１６を取らねばならず
、素子の形状を太き（する原因となっている。
本発明の特徴は、多結晶シリコンを成長後、アルミニウ
ム蒸着する以前に、接続すべき拡散層と同一導電型の不
純物を拡散する事にある。
従って本発明によれば、第３図ハに示す如（、多結晶シ
リコンへの拡散に際し、コンタクト孔の下、多結晶シリ
コンが基板と接している部分に必ず拡散層１０ができ、
かつ拡散層４と同一不純物であるため、両者は同一導電
型の拡散領域となり、Ｐ−Ｎ接合は短絡される事はない
。
従って第３図二に示す如く、本発明を適用すれば、素子
の設計上、平面図上でコンタクトを拡散層の中に入れる
必要がなく、拡散層４よりも太き（コンタクト孔７を設
定する事ができ、拡散層４０面積縮小が可能となる。
以上、第１図を用いてアルミニウムゲート技術として本
発明の詳細な説明したが、本発明はアルミニウム配線部
の改良として、シリコンゲート技術のアルミニウム配線
部にも適用できることは言うまでもない。
その場合、最終構造は第４図に示す様になり、拡散層と
のコンタクト部においては第２図、第３図で説明した利
点がそのま〜有効となる。
第３図ハで示したコンタクトずれに対する対策としては
、本発明が唯一のものでな（、例えば第５図に示す様に
、拡散層４と接する部分のみを多結晶シリコン配線８と
し、アルミニウム配線１１は、その多結晶シリコン８と
接触させるという方法も従来技術として知られている。
しかしこの場合には、効果は本発明と同じであるが、多
結晶シリコン８をコンタクト部に選択的に設置するため
のフォトレジスト工程と、多結晶シリコン８とアルミニ
ウム配線１１を接触されるためのコンタクト孔をあける
フォトレジスト工程と、合計２回の追加フォトレジスト
工程を要する。
フォトレジスト工程の回数は歩留と大きく関係する事は
良く知られており、回数を増す事は技術として大きな欠
点となる。
本発明の特徴であるアルミニウム配線をマスクとして、
その下の多結晶シリコンを除去するという方法は、まさ
にこの点で大きな利点を持つもので、第１図に例示した
本発明による製法に従えば何ら新しいフォトレジスト工
程を追加する事なく多結晶シリコンとアルミニウムの二
層構造とする事ができ、コンタクト部において、基板と
アルミニウム配線の間に多結晶シリコンを介在させる事
ができる。
本発明はアルミニウム配線の改良に関するものであるが
、これをアルミニウムをゲート電極とするアルミデー）
ＭＯ８技術に適用した場合、さらに特別な効果が生じる
。
即ち、従来のアルミニウムをゲート電極とするＭＯＳ）
ランジスタでは第６図に断面図を示す様にゲート酸化膜
５の電気的特性の安定化のためゲート酸化膜５の上に薄
いリンガラス層１７を必要とする。
このリンガラス層１１は、酸化膜中のＮａ十等の可動電
荷をゲッタし酸化膜の電気的性質を安定化する作用を持
つ一方リンガラス層自身が分極する事によりＭＯＳ）ラ
ンジスタのスレッショールド電圧を不安定にするという
逆効果を持つ。
さらにリンガラス自身が正の電荷を持ち、その膜厚のバ
ラツキによりスレッショールド電圧がバラツクという悪
い効果も持つ。
従ってリンガラス１７なしでゲート絶縁物５が安定化で
きれば最も好ましい。
周知のシリコンゲート技術によれば、その製作過程にお
いて第７図に示すようにソース、ドレインを形成する拡
散の時、ゲート部は、ゲート酸化膜５の上面を多結晶シ
リコン層８で被った形でその上から不純物が拡散される
。
不純物がリンであるＮチャンネルＭＯ８の場合、リンガ
ラスを特に設けなくても多結晶シリコンをぬけてきたリ
ン原子によって酸化膜の電気的性質の安定化が達成でき
、かつその場合には分極を起す様なリンガラスというべ
きものは形成されず、理想的な酸化膜の安定化が達成で
きる事が知られている。
一方不純物がボロンであるＰチャンネルの場合には、多
結晶シリコン８を抜けてきたボロンがゲート酸化膜５の
中に拡散されると、酸化膜の性質はリンの場合と逆に不
安定になる。
そのため、酸化膜５と多結晶シリコン８０間にボロン拡
散に対して有効なマスク作用を有するシリコン窒化膜等
を設ける事で安定化できる。
このシリコン窒化膜は外部からのＮａ十等の汚染の侵入
を防ぎ、かつリンガラスの様に分極を起す事はないが、
やはりシリコン窒化膜の膜厚のバラツキがＶｔのバラツ
キとして現われるので、Ｐチャンネルの場合はシリコン
ゲート技術がＶｔに関して特に利点な持つとは一般には
考えられていない。
以上の如（、シリコンゲートの場合、特にＮチャンネル
シリコンデー「の場合リンガラスを用いる事はな（酸化
膜な安定化できるため、リンガラスを必要とするアルミ
ゲートよりもスレッショールド電圧の再現性、安定性で
優れている。
一方アルミニウムゲート技術においては、第８図イに示
す如（、配線のアルミニウム１８とゲート電極のアルミ
ニウム１９とは同一物質のため、両者を接続するために
特別にコンタクト孔を設ける必要がなく、配線の一部と
してゲート電極を形成し得る。
シリコンゲート技術の場合には、第８図口に示す如（、
配線１８がアルミニウムでありゲート電極１９が多結晶
シリコンで、かつ両者の間は絶縁物で絶縁されているの
が普通である。
従って両者を電気的に接続するためには、絶縁膜にコン
タクト孔２０をあける必要がある。
特に大規模集積回路の場合、コンタクト孔の数の多少は
大きく歩留を支配し、一般的にはアルミニウムゲートの
方が歩留が良い。
従って本発明による配線技術をアルミニウムゲート技術
に適用した場合ゲート電極部はその製作過程において、
第１図ホに示した工程でシリコンゲート技術と同じ原理
でゲート絶縁物を安定化し、第１図トに完成図を示した
通り、実質的にシリコンゲートとなるので、スレッショ
ールド電圧に関してはシリコンゲートの利点を持ち、か
つ配線の簡便さではアルミニウムゲートの利点を持つと
いう特別の効果が得られる。
【図面の簡単な説明】
第１図は本発明の一実施例の製造方法を説明する各工程
断面図、第２図、第３図は本発明の詳細な説明する図、
第４図は本発明の実施例を示す図面５図は本発明と同じ
効果を持つ従来技術の一例を示す図、第６図、第１図は
従来技術によるゲート絶縁物安定化の方法を示す図、第
８図は従来技術の配線パターンを示す図である。 図において、１は半導体基板、２は酸化膜、３゜４は不
純物領域、５は絶縁膜、６，７はコンタクト用開孔、８
は多結晶シリコン膜、１１は配線用金属層を示す。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基板の一生表面を絶縁膜で被う工程と前記絶
    縁膜の所定の位置にコンタクト孔を開孔する工程と、全
    面に多結晶シリコン層を被着する工程と、該多結晶シリ
    コン層に不純物を拡散する工程と、全面に配線金属を被
    着する工程と、該配線金属のうち所定の配線を形成する
    様に選択的に除去する工程と、この様にしてできた金属
    配線をマスクにして該多結晶シリコン層な選択的に除去
    する工程を含む事を特徴とする半導体装置の製造方法。
JP50071770A 1975-06-13 1975-06-13 半導体装置の製造方法 Expired JPS5816337B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP50071770A JPS5816337B2 (ja) 1975-06-13 1975-06-13 半導体装置の製造方法
US05/694,359 US4046607A (en) 1975-06-13 1976-06-09 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50071770A JPS5816337B2 (ja) 1975-06-13 1975-06-13 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP22953083A Division JPS59201444A (ja) 1983-12-05 1983-12-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS51147981A JPS51147981A (en) 1976-12-18
JPS5816337B2 true JPS5816337B2 (ja) 1983-03-30

Family

ID=13470109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50071770A Expired JPS5816337B2 (ja) 1975-06-13 1975-06-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4046607A (ja)
JP (1) JPS5816337B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7713051A (nl) * 1977-11-28 1979-05-30 Philips Nv Halfgeleiderinrichting met een permanent geheu- gen en werkwijze ter vervaardiging van een der- gelijke halfgeleiderinrichting.
FR2454698A1 (fr) * 1979-04-20 1980-11-14 Radiotechnique Compelec Procede de realisation de circuits integres a l'aide d'un masque multicouche et dispositifs obtenus par ce procede
JPS6043656B2 (ja) * 1979-06-06 1985-09-30 株式会社東芝 半導体装置の製造方法
JPS56160034A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Impurity diffusion
JPS57157545A (en) * 1981-03-25 1982-09-29 Toshiba Corp Manufacture of semiconductor device
US4392298A (en) * 1981-07-27 1983-07-12 Bell Telephone Laboratories, Incorporated Integrated circuit device connection process
JPS60157237A (ja) * 1984-01-26 1985-08-17 Fujitsu Ltd 半導体装置の製造方法
KR940006668B1 (ko) * 1984-11-22 1994-07-25 가부시끼가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치의 제조방법
US4943538A (en) * 1986-05-09 1990-07-24 Actel Corporation Programmable low impedance anti-fuse element
KR100485690B1 (ko) 2002-10-26 2005-04-27 삼성전자주식회사 모스 트랜지스터 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806361A (en) * 1972-01-24 1974-04-23 Motorola Inc Method of making electrical contacts for and passivating a semiconductor device
JPS4924171U (ja) * 1972-05-31 1974-03-01
US3847687A (en) * 1972-11-15 1974-11-12 Motorola Inc Methods of forming self aligned transistor structure having polycrystalline contacts

Also Published As

Publication number Publication date
US4046607A (en) 1977-09-06
JPS51147981A (en) 1976-12-18

Similar Documents

Publication Publication Date Title
JPS5816337B2 (ja) 半導体装置の製造方法
US4517731A (en) Double polysilicon process for fabricating CMOS integrated circuits
US5933736A (en) Method of manufacturing a semiconductor device
JP3502509B2 (ja) Ｃｍｏｓ構造を備えた集積回路及びその製造方法
US4060827A (en) Semiconductor device and a method of making the same
JPS60113460A (ja) ダイナミックメモリ素子の製造方法
US4335502A (en) Method for manufacturing metal-oxide silicon devices
EP0268472B1 (en) Step-cut insulated gate static induction transistors and method of manufacturing the same
JPH03239368A (ja) 半導体装置
JPS59201444A (ja) 半導体装置の製造方法
JPH0213829B2 (ja)
JPH0618200B2 (ja) ラテラルトランジスタ半導体装置の製造方法
JP2560218B2 (ja) 半導体装置の製造方法
JPS61129874A (ja) 半導体装置
JP3521921B2 (ja) 半導体装置の製造方法
JPS59214263A (ja) 二重拡散形絶縁ゲ−ト電界効果トランジスタ
JPH03191574A (ja) 半導体装置
KR950011649B1 (ko) 박막 트랜지스터형 sram 셀의 형성시 역방향 기생 pn 다이오드 제거방법
JPH0582786A (ja) Ｍｏｓ型トランジスタ
JPS5856450A (ja) 相補型ｍｏｓ半導体装置
JPS626664B2 (ja)
JPS63143838A (ja) 半導体集積回路装置の製造方法
JPH05235290A (ja) 半導体装置及びその製造方法
JPH0571191B2 (ja)
JPS59222939A (ja) 半導体装置