JPS59222939A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、良好な特性を示す半導体装置に関するもので
、さらに詳述すると、波型キャパシタセル（角内ら：Ｉ
ＥＥＥ・国際電子素子会議、２６．９ワシントン、１９
８２年１２月、Ｈ８ｕｎａｍｉｅｔａｌ；Ｉｌｉ：’　
１ｎｔｎｌ　）ｉ：１ｅｃｔｒｏｎ　］）ｅｖｉｃｅＭ
ｔｇ、　２６．９ＷａｓｈｉｎｇｔＯｎ、　Ｄ、Ｃ，（
１９８２，１２）、以下ＣＣＣ（Ｃｏｒｒｕｇａｔｅｄ
　（：：ａｐａｃｉｔａｎｃｅ　Ｃｅ１ｌ）　と略記）
もしくはタングステン（Ｗ）やモリブデン（Ｍｏ）等の
金属ゲートを有するＭＯ８型集積回路（以下ＭＯ８ＬＳ
Ｉと略記）において、筒濃度のリン拡散層をウェーハ矢
面に形成する事により、上記ＣＣＣや金属ゲートに起因
する汚染を除去する技術に関する。

〔発明の背景〕

ＣＣＣは、Ｓｉ基板中に形成した穴の表面を容量として
用い、平面構造に比較して数倍の容量を得ようとするも
のである。したがってこのＣＣＣを形成する際に、ｓｌ
ａ板を反応性スパッタエッチ等のドライエッチ技術で加
工する必要があるが、この工程で金属等の汚染がＳｉ丞
板中に導入され、素子不良の原因となる事がわかった。

まだ金属ゲートについても同様に、金属層が露出された
状態で高温熱処理が行なわれるため、金属ゲートの一部
が８ｉ基板中に入シ、再結合中心を形成し、素子不良の
原因となる。すなわち、ＣＣＣや金属ゲートヶ具備した
ＭＯ８ＬＳＩにおいては、これらの汚染は許容レベルを
越えるため、何等かの形で汚染除去を行なう必要がある
墨が本発明者の検討で明らかになった。第１図はこの結
果を示した図で、１１□ ソース・ドレーン領域となるべき高礎度ｎ形拡散−層−
と基板の間に、悪バイアスを印加した時のリ一り上流の
バイアス依存性を示したものである。−図から明らかな
ように、印加′１圧５Ｖでも、１０’−８Ａ。

１０Ｖでは１０−’Ａと、正常な素子特性全期待できな
い値となっている。

〔発明の目的〕

本発明はこのような従来技術の問題点ヲ屏決するために
なされたもので、ｃｃｃと金属ゲートの少なくとも一方
を具備したＭＯ８ＬＳＩにおいて、汚染ケ除去するため
の技術を提供することである。

〔発明の概要〕

上記目的を達成するため、本発明はゲッタ作用を有する
層を基板に形成する事にょシ、良好な素子特性を実現す
るものである。

〔発明の実施例〕

以下本発明を、実施例に基づき具体的に説明する。

第２図（ａ）は、Ｐ′ｍ（ｌＯｏ）面ｉｏΩ”ｆｆｉの
Ｓｉ基板ｌに、通常のＬＯＣＯ８法を用いて厚さ１μｍ
の素子分離用のば化膜（以下フィールド酸化膜と称す）
２を成長させた俊、厚さ２μｍｍの薄い熱ば化膜３を乾
燥ば累算囲気中で成長させ、さらに化学蒸着法（Ｃｈｅ
ｍｉｃａｌ　ｖａｐｏｒ　１）ｅｐｏｓｉｔｉｏｎ法：
以下ＣＶＤ法と略記）によシ厚さ５μｍｍの望化シリコ
ン膜（以下ＳｉＮと略記）４、厚さ７Ｑｎｍのリンガラ
ス（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅＧｌａＳＳ；以
下ＰＳＧと略記）５を堆積させ、通常のホトエッチ法と
反応性スパッタエッチ法によシ、該ＰＳＧ５およびＳ　
Ｉ　Ｎ　４　、熱酸化膜３をエッチし、レジス）　ｆｃ
除去した状態を示す。

第２図（ｂ）は、上記シリコン葉板１ｅ、ＰＳＧ５およ
びＳｉＮ４をマスクとして、反応性スパッタエッチによ
シ加工し、深さ３μｍの穴を形成後、ＰＳＧ５および８
ｉＮ４、熱酸化膜３′ｆ：おのおの弗酸および熱りン敵
によシ除去し、再び乾燥酸素基囲気中で酸化して、厚さ
１μｍｍの熱酸化膜６、ＣＶＤ法で厚さ１５ｎｍのＳ　
ｉ　Ｎ７、および９５０Ｃウエツト雰囲気中で該５ｉＮ
７を酸化して厚さ４ｉｍの酸化膜８を形成し、ＣＶＤ法
によシ厚さ０３μｍの多結晶シリコン（以下Ｐｏ１ｙＳ
ｉと略記）９を堆積した状態をボす。

第２図（Ｃ）は、ｐｏｌｙｓｉ　９　ｋ熱酸化し、厚さ
２゜ｎｍの酸化膜１０を成長させ、さらにシリコン基板
ｌ中に形成した穴ケ埋めるだめのＰｏ１ｙＳｉ　ｌ　１
全厚さ０．５μｍに堆積した状態を示す。このｐｏｌｙ
　Ｓｉ　１１の厚きは、穴の大きさにょシ決める事がで
き、一般的に、穴の幅の１／２がらＰｏ１ｙＳｉ９の厚
さを減じた値より１０％以上大きい値紫使う革によシ、
良好な埋込み形状を実現できる。

第２図（ｄ）は、Ｋｍめ用ｐｏｌｙ　８ｉ　ｉ　１ｆ反
応性スパッタエッチにより除去し、基板中に形成した穴
を埋め、きらに露出したＰｏ１ｙＳｉ酸化膜ｉｏを弗酸
系の溶液で除去した後、ｐｏｃｌ、を拡散源とするリン
拡散法により、ウェーハ表面に露出した１）ｏｌｙ８ｉ
９および！Ｌ１４込み１Ｊｏｌｙ８ｉ　１１にリンを拡
散すると共に、該シリコン基板矢面に高濃度のリン拡散
層１２を形成した状態を示す。

第２図（ｅ）は、ｐｏｌｙ　Ｓｉ　９　（ＤＨＴＩＩＪ
Ｋ−、ヒ素イオン（Ａｓ”）を１．５Ｘ　１０Ｉｌ１ｃ
ｍ−”　、　２５ＫｅＶという条件で打込み、通常のホ
トリングラフィにより必要部分にパターンを形成し、反
応性スパッタエッチでＰＯＩ）’ＳｉＱを加工して、約
３０度の傾斜角を持ったパターンを形成し、さらに９５
０ｃウエツト雰囲気で酸化し、ｐｏｌｙｓｉ９および埋
込みＰｏ１ｙＳｉ１１および高濃度リン拡散層１２上に
厚さ３００ｎｍの酸化膜１３を成長させた後、５ｉＮ７
および熱酸化Ｍ６をおのおの熱リン酸および弗酸累水浴
液中で除去し、１ｏｏｏｃ乾燥酸素雰囲気中で酸化し、
基板ｌ上にゲート酸化膜１４ｉ厚さ２゜ｎｍに成長させ
た状態を示す。

第２図（ｆ）はアルゴン（Ａｒ　）ガスｅ［いタスパツ
タ法によシタングステン（Ｗ）を浮さ３００ｎｍに堆積
し、通常のホトエッチ法にょシゲートとなるべきパター
ン１５を形成後、ヒ素イオン（Ａｓつ（ｉ−５×１０１
５ＣｒｒＩ−２，８０Ｋｅｖという条件テ打込ミ、さら
にＣＶＤ法でＰＳＧＩ　６’に厚さ０．４ｔｔｍに堆積
して、９５０Ｃ乾燥留素中で２０分間アニールし、ソー
ス・およびドレーン領域１７を形成した状態を示す。

第２図（ｇ）は通常のホトエッチおよび反応性スパック
エッチにより、コンタクト’１−ＰＳＧに形成し、さら
にアルミニウム（Ａｔ）’ｔＡｒスパッタ法で厚さ１μ
ｍに堆積後、ホトリソグラフィおよび反応性スパッタエ
ッチによる加工によシ、Ａｔ配線１８を形成し、ＭＯＳ
ＦＥＴおよびＭＯ８Ｌ８Ｉを完成した状態を示す。

本実施例において、基板中に形成した穴の加工時に導入
される汚染、骸楓ゲートを乾燥望素中で加熱時に導入さ
れる汚染等は、高濃度リン拡散層１２によシ捕果される
ため、これらの汚染によシ生ずるソース−ドレーンの接
合リーク電流の増大を効果的に防ぐことができる。第３
図はこの効果の実例を示した図で、該リン拡散層１２を
形成した場合（図中ａで示す）のリーク電流は、ｌＯｖ
の逆電圧印加時でも１０−”Ａ以下であるのに対し、リ
ン拡散層が形成されていない場合（図中にｂで示す）に
は、１０−’Ａと、約４桁の差を生じ、特にダイナミッ
ク形のＲＡ　Ｍ　（１４ａｎｄｏｍ　ＡｃｃｅｓｓＭｅ
ｍＯｒＶ　）の場合には、情報保持時１’ａ」を長く保
つ事が必要とされているため、該リン拡散層を形成する
事は不可欠である。

実施例　２ 実施例１においては、ｐｏｌｙｓｉ層を通常のＣＶＤ技
術によシ形成したが、減圧ＣＶＤ法（以下ＬＰＧＶＤと
略記）により形成する事もできる。

第４図（ａ）は、Ｓｉ基板１、フィールド酸化膜２、第
一層ゲート絶縁体として酸化ｍ６．５ｉＮ７、酸化膜８
’ｅ具備した構造において、ＬＰＣＶＤ法により、ｐｏ
ｌｙｓｉを浮式０．４μＩＴＩに堆積後リンを５Ｘ　１
０２０ｃｍ−”　　ドープしホトリングラフィ２よび反
応性スパッタエッチにより第二層ゲート９を形成した状
態を示す。

第４図中）はＣＶＤ法によシ、ノ享さ４ＱｎｍのＰＳＧ
ｌＱを堆積後、再びＬＰＣＶＤ法にょシｐｏＪｙｓｉ　
１１を厚さ０．６　ｔｔ　Ｉｎに堆積し、しがる後ウェ
ーハ表面をレジストで覆い、ＣＦ、と０２の混会ガス中
で裏面に形成されたｐｏｌｙｓｉ９および１１を除去し
、　ｐｏｃ１３を拡散Ｗとしてリンを基板ｌの裏面に拡
散し、リン拡散層１２を形成し、さらに反応性スパッタ
エッチによシ該埋込公用ｐｏｌｙｓｉ　１１　オＪ：　
Ｕｎｅ系エツｆ液でＰＳＧｌＱを除去して、基板に形成
した穴ｋｍめた状態を示す。

本実施例においては、ＬＰＣＶＤ法でウェーハの衣畏両
面に形成されたｐｏｌｙｓｉのうち、外面にＪｌ＃積さ
れたｐｏｌｙ　Ｓｉを除去代、リン拡散する事によシ、
Ｓｉ４板ｌｉ面に高礎度のリン拡散層１２を形成し、該
リン拡散層により、ＣＣＣ穴形成および金属ゲートに起
因する汚染金除去し、良好な系子特性を実現するもので
ある。

実施例　３ 実施例１においては、基板ｌに穴を形成した後、熱眩化
膜６を直ちに形成したが、本実施例では、熱酸化１１＋
　６　ｆ！：形成する前に、−変成化（以下プレ酸化と
称す）？５行なった。

第５図（ａ）はＰ型（ｔｏｅ）而ｉｏΩ・ｔｙｎ（Ｄ　
Ｓ　ｉ基板ｌに厚さ１μｍのフィールド酸化膜２を成長
させた荷造において、１０００ｔｌ’乾燥酸素雰囲気中
で２０分間酸化し、熱酸化膜２ｏを形成した状態を示す
。

第５図（ｂ）は、熱酸化膜２ｏを弗酸溶液中でエッチ除
去し、再び乾燥酸素中で酸化し、厚さｉ。

ｎｍｔ７）Ｂｙ７ｚ化展６、ＣＶＤ法にょるＳ　ｉ　Ｎ
　７、熱酸化膜８を形成した状態を示す。

このようにプレ酸化にょシバ化膜２０’に形成する事に
よシ、第一グー１１化膜の耐圧を向上する事が可能にな
る。

実施例　４ 本実施例では、基板中に形成した穴の狭面に、ｎ型層お
よび／あるいはＰｍ層を設けた構造について述べる。

第６図はＳｉ基板１上に成長したフィールド酸化膜２を
有する構造において　８１基板ｌに形成した穴の内部に
、封管法にょシヒ累（Ａｓ　）を拡散し、底面濃度１０
１８α−３、接合深さ０．１μｍのＡｓ拡散層２１を形
成し、さらにボロンナイトライド（ＢＮ）を拡散源とし
て、表面濃度１ｇ１ａ国−３゜接合深さ１μｍのボロン
（Ｂ）拡散層２２を形成した状態を示す。Ａｓ拡散層２
１は、Ａｓ圧カ１ｔｏｒｒ、　　拡散温度１０００ｔｌ
’という条件で形成し、葦た該Ｂ拡散層２２は、ＢＮ拡
散テボ温度７３０Ｃ１拡淑ドライブ温度１０５０ｔｌｌ
’３時間という条件で形成できた。

実施例　５ 本実施例では、コンタクト穴とｎ型拡散層を自己整合的
に形成することを可能にする構造について示す。

第７図（ａ）は、Ｐｍ（１００）面ｌＯΩ”ｃｍの８１
基板１１フイールドｈ￥化膜２、熱酸化膜６、Ｓ　ｉ　
Ｎ　７、酸化膜Ｂ、ｐｏｌｙｓｉゲート９、酸化膜ｉｏ
、埋込みｐｏｌｙ　Ｓｉ　ｌ　ｌ　ｓ高濃度リン拡散層
１２、酸化膜１３、ゲート酸化膜１４、Ｗゲートエ５、
ｎ＋拡散層１７、ＰＳＧ１６を有する構造において、コ
ンタクト部分に、リンイオンＰ″′を、５０ＫｅＶ、ｌ
Ｘｌ０”Ｃｒｎ−’　という条件で打込み、９５０Ｃで
１５分間アニールし、コンタクト部分に、接合旅さ０．
５μｍの拡散層２３を形成した状態を示す。このような
拡散層２３を形成する事によシ、第７図（ｂ）に対応す
る平面図で示したように、に形成する事ができるため、
素子面積全縮小する事が可能である。

実施例　６ 本実施例では、８１基板裏面に形成された高濃就リン拡
散層の濃度範囲について示す。第８図は該リン拡散層の
濃度と、８ｉ泰板表面に形成した接合のリーク′亀流の
関係を示したもので必る。図から明らかなように、Ｉ　
Ｏ″ｃｍ−’では殆んど効果を示さないが、１０”Ｃｒ
ＩＴ−”以上で効果が現われはじめ、３　Ｘ　２０　”
ｃｍ−”以上の濃度で著効がある。

したがって、該リン拡散層の濃度は、少なくとも１０”
ｃｍ−”以上にする事が必妾である。

なお、本実施例においては、ウエーノ・裏面に形成した
面濃度リン拡散層によるゲッターについて示したが、他
のゲッタ一方法、たとえば、Ｓｉ基板中に析出物を形成
するインドリノ・／ツクゲッタリング、イオン打込みの
ダメージによるケツタリング、ＳｉＮ膜のストレスを利
用する方法なども有効である。

〔発明の効果〕

上記実施例から明らかなように、不発明によれば、基板
中に形成された穴および／あるいは金属ゲートを有する
半導体装置において、穴の形成、および、金属ゲートに
起因する汚染によって生ずる素子不良を、基板に形成し
た高濃度リン拡散層によって除土する事が可能となシ、
技術上の効果は多大である。

【図面の簡単な説明】

第１図は従来技術を示す図、第２図〜第８図は本発明の
実施例を示す図である。 ｌ・・・Ｓｉ基板、２’、３，６，８，１０，１３゜１
４．２０・・・熟慮化膜、５，１６．１９・・・ＣＶＤ
　ＰＳＧ、４．７−ＣＶＤ　Ｓ　ｉ　Ｎ、９．１１−−
−　Ｐｏ１ｙ　Ｓｉ、１２．１７−ｎ″）拡散層、１５
・Ｗ。 １８−ＡＡ％　　２１　、２３・ｎ型拡散層、２２−Ｐ
型拡散層、２４・・・コンタクト。 第２０（Ｃ） ￥１２図（ｄ） 第７口（ｅ） 第３図 逆へイ了スｆｐ７１Ｄ第譚玉（Ｖ） 第４目（α） ｆｌｓ［８（α） りｎ 第５図（ｂ） 第６１￥］ ９

Claims (1)

【特許請求の範囲】
1. １、−導電型を有するシリコン基板と、該シリコン基板
   に形成された汚染のゲッタ一層とを有するＭＯ８型集積
   回路において、タングステン、モリブデン等の金属ゲー
   ト６るいは該シリコン基板中に形成された穴の少なくと
   も一方を具備している半音特徴とする半導体装置。