JPH0235734A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0235734A
JPH0235734A JP18621788A JP18621788A JPH0235734A JP H0235734 A JPH0235734 A JP H0235734A JP 18621788 A JP18621788 A JP 18621788A JP 18621788 A JP18621788 A JP 18621788A JP H0235734 A JPH0235734 A JP H0235734A
Authority
JP
Japan
Prior art keywords
nitride film
silicon nitride
silicon
oxide film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18621788A
Other languages
English (en)
Inventor
Kazuji Yamazaki
和次 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18621788A priority Critical patent/JPH0235734A/ja
Publication of JPH0235734A publication Critical patent/JPH0235734A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にシリコンデ
バイスの選択加熱酸化による素子分離領域形成後のゲッ
タリング技術に関する。
〔従来の技術〕
従来、この種の選択加圧酸化による素子分離領域形成後
のゲッタリング技術は、この素子分離領域形成に用いた
シリコン窒化膜とこの素子分離領域形成工程で成長した
厚い酸化膜とを保護膜として、半導体基板の裏面に、高
濃度リン拡散層を形成していた。
〔発明が解決しようとする課題〕
上述した従来の選択加圧酸化による素子分離領域形成後
のゲッタリング技術はこの素子分離領域形成に用いたシ
リコン窒化膜を、ゲッタリングリン拡散用のリン拡散保
護膜として使用しているため、素子分離領域の境界部に
おいてシリコン窒化膜の圧縮応力が働き、ストレスが集
中して結晶欠陥が発生し、素子分離領域をそのまま素子
に用いると、結晶欠陥によるリーク不良等の特性不良が
発生するという欠点がある。
〔課題を解決するための手段〕
本発明による選択加圧酸化による素子分離領域形成にお
けるゲッタリング技術は、この素子分離領域形成後素子
分離領域形成に用いたシリコン窒化膜と、半導体基板の
裏面に形成された加圧酸化による酸化膜を除去してから
、半導体基板の表面にシリコン窒化膜をCVD法にて堆
積した後、半導体基板の裏面に高濃度リン拡散層を形成
することを有する。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の工程縦断面図である。シリ
コン基板又はエピタキシャルウエノ1−1に薄いシリコ
ン酸化膜2を形成し、その上にシリコン窒化膜3aをC
VD法により堆積させる。その後フォトレジストを用い
選択的にパターンニングを行いシリコン窒化膜3aとシ
リコン酸化膜2を除去する。そこで露出したシリコン基
板1を加圧酸化することにより厚い酸化膜4a、4bを
形成する(第1図(a))。ここで従来のゲッタリング
技術は、シリコン基板1の裏面に形成された酸化膜4b
を除去した後選択加圧酸化による素子分離領域形成で用
いたシリコン窒化膜3aとLOGO8で形成した厚い酸
化膜4aを保護膜とし、シリコン基板1の裏面に高濃度
リン拡散層5を形成するが、リン拡散の熱処理によりシ
リコン窒化膜3aの圧縮応力から素子分離領域境界部に
ストレス6が入ってしまい(第3図)、素子にそのまま
用いるとリーク等の特性不良が発生してしまう。そこで
シリコン窒化膜3aと裏面に形成されたシリコン酸化膜
4bを除去するが(第1図(b乃、この状態で高濃度リ
ン拡散を行えばシリコン窒化膜の圧縮応力は働かないが
シリコン酸化膜を通してリンが拡散してしまう。また酸
化膜厚を厚くするとエピタキシャルウェーハスのエビ厚
が変動しCしまう。そこでシリコン酸化膜2及び素子分
離領域形成で形成した厚いシリコン酸化膜4a上に新た
にシリコン窒化膜3bをCVD法により堆積させ、そこ
で高濃度リン拡散を行い裏面に高濃度リン拡散層5を形
成し、歪み等を軽減させる(第1図(C))。
第2図は本発明の他の実施例の工程縦断面図である。
第1図(a)で示した選択加圧酸化による素子分離領域
の形成で形成された厚い酸化膜4a4bを除去した後、
側壁シリコン酸化膜とシリコン窒化膜成長をしてから、
加圧酸化を行う(第2図(a))。
選択加圧酸化法の変形素子分離技術5POT(Self
alined Planer 0xidation T
echnologいを例にとる。裏面のシリコン酸化膜
4bを除去し、選択加圧酸化で用いたシリコン窒化膜3
aを除去しないで、シリコン基板1表面にシリコン窒化
膜3bを全面にCVD法によって堆積させる(第2図(
b))。次に高濃度リン拡散を行い裏面に高濃度リン拡
散層5を形成し、歪み等を軽減させる(第2図(C))
〔発明の効果〕
以上説明したように、本発明は、選択加圧酸化法による
素子分離領域を形成した後、裏面ゲッタリングリン拡散
を行う前に半導体基板の表面にシリコン窒化膜をCVD
法で堆積した後、半導体基板の裏面に高濃度リン拡散層
を形成することで、LOGO3境界部におけるシリコン
窒化膜の圧縮応力からのストレスをなくし、結晶欠陥に
よるリーク不良等の特性不良を防ぐ効果がある。
【図面の簡単な説明】
第1図(a)〜(c)は本発明の一実施例の工程縦断面
図、第2図(a)〜(c)は本発明の他の実施例の工程
縦断面図、第3図は従来方法による裏面ゲッタ゛リング
リン拡散時におけるストレス位置を表す縦断面図である
。 1・・・・・・シリコン基板又はエピタキシャルウェハ
ー、2・・・・・・薄いシリコン酸化膜、3a・・・・
・・シリコン窒化膜、3b・・・・・・新たに形成した
シリコン窒化膜、4a、4b・・・・・・選択酸化で形
成したシリコン酸化膜、5・・・・・・高濃度リン拡散
層、6・・・・・・ストレス 代理人 弁理士  内 原   晋

Claims (1)

    【特許請求の範囲】
  1. 選択酸化法による素子分離領域を形成した後、半導体素
    子製造工程に生じる結晶欠陥の歪除去を目的とした裏面
    ゲッタリングリン拡散を行う工程において、該裏面ゲッ
    タリングリン拡散を行う前に、半導体基板の裏面にシリ
    コン窒化膜を堆積した後、該半導体基板の裏面に高濃度
    リン拡散層を形成することを特徴とする半導体装置の製
    造方法。
JP18621788A 1988-07-25 1988-07-25 半導体装置の製造方法 Pending JPH0235734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18621788A JPH0235734A (ja) 1988-07-25 1988-07-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18621788A JPH0235734A (ja) 1988-07-25 1988-07-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0235734A true JPH0235734A (ja) 1990-02-06

Family

ID=16184419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18621788A Pending JPH0235734A (ja) 1988-07-25 1988-07-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0235734A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49116957A (ja) * 1972-10-25 1974-11-08
JPS5674939A (en) * 1979-11-22 1981-06-20 Toshiba Corp Preparation method of semiconductor integrated circuit
JPS59222939A (ja) * 1983-06-01 1984-12-14 Hitachi Ltd 半導体装置
JPS6263435A (ja) * 1985-09-13 1987-03-20 Nec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49116957A (ja) * 1972-10-25 1974-11-08
JPS5674939A (en) * 1979-11-22 1981-06-20 Toshiba Corp Preparation method of semiconductor integrated circuit
JPS59222939A (ja) * 1983-06-01 1984-12-14 Hitachi Ltd 半導体装置
JPS6263435A (ja) * 1985-09-13 1987-03-20 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP0391561A3 (en) Forming wells in semiconductor devices
JPS6377122A (ja) 半導体装置の製造方法
JPH02222160A (ja) 半導体装置の製造方法
JPH0235734A (ja) 半導体装置の製造方法
JP2975496B2 (ja) 素子分離構造の形成方法
JPS6224617A (ja) エピタキシヤル成長方法
JPS63292645A (ja) 半導体装置のトレンチアイソレ−ション形成方法
JPS6018930A (ja) 半導体装置の製造法
JPS613424A (ja) 誘電体分離基板
JP2726861B2 (ja) 半導体圧力センサの製造方法
JP2943006B2 (ja) 半導体基板の製造方法
JPS63248137A (ja) 半導体装置の製造方法
JPH03238875A (ja) 半導体圧力センサ
JPH0228936A (ja) 半導体装置の製造方法
JPH06151891A (ja) 半導体圧力センサの製造方法
JPS6165447A (ja) 半導体装置の製造方法
JPS61154132A (ja) 半導体装置の製造方法
JPS6297354A (ja) 半導体装置の製造方法
JPS61170024A (ja) 半導体装置の製造方法
JPH0258848A (ja) 半導体装置の製造方法
JPH04142035A (ja) 半導体装置の製造方法
JPS61112331A (ja) 半導体装置の製造方法
JPH02205340A (ja) 半導体装置の製造方法
JPS59200425A (ja) 半導体基体の処理方法
JPS5667966A (en) Semiconductor device and preparation method thereof