JPS613424A - 誘電体分離基板 - Google Patents
誘電体分離基板Info
- Publication number
- JPS613424A JPS613424A JP12321384A JP12321384A JPS613424A JP S613424 A JPS613424 A JP S613424A JP 12321384 A JP12321384 A JP 12321384A JP 12321384 A JP12321384 A JP 12321384A JP S613424 A JPS613424 A JP S613424A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- oxide film
- main surface
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
α）発明の属する技術分野
本発明は誘電体分離基板の構造に関し、特に基板の反り
を防止するのに効果的な誘電体分離基板に関する。
を防止するのに効果的な誘電体分離基板に関する。
（２）従来技術の説明
従来、誘電体分離基板は第１図に示すように誘電体分離
膜１で完全に分離されたＮ型シリコン単結晶島２を基板
支持体として多結晶シリコン３層を厚く成長し、熱酸化
によりシリコン酸化膜４を形成後シリコン窒化膜５をＣ
ＶＤ法で成長して誘電体分離基板を実現していた。しか
しながら上述した誘電体分離基板は高耐圧素子を得るた
めフィールド酸化膜（図示せず）を２μｍ以上形成する
ため高温で長時間の酸化を必要とする。そのためシリコ
ン窒化膜５がシリコン酸化膜に変化しその後の工夫で除
去され、更に酸化工程で多結晶シリコン３中に酸素が入
り込み基板は第１の主面と凹とする反り（以下凹側、逆
に凸側の反りと呼称）が発生し、以降の工程における吸
着が不可能となる。又シリコン窒化膜５は多−晶シリコ
ン層３への酸化の入り込みを防ぐ効果がおるが、厚くし
すぎるとシリコン窒化膜の熱応力が大きいため基板が必
要以上に凸側に反り、基板にメ°メージを与えることに
なる。したがりて、従来の誘電体分離基板は特に凹側の
反り発生が多く歩留及び作業性低下の原因になっていた
。
膜１で完全に分離されたＮ型シリコン単結晶島２を基板
支持体として多結晶シリコン３層を厚く成長し、熱酸化
によりシリコン酸化膜４を形成後シリコン窒化膜５をＣ
ＶＤ法で成長して誘電体分離基板を実現していた。しか
しながら上述した誘電体分離基板は高耐圧素子を得るた
めフィールド酸化膜（図示せず）を２μｍ以上形成する
ため高温で長時間の酸化を必要とする。そのためシリコ
ン窒化膜５がシリコン酸化膜に変化しその後の工夫で除
去され、更に酸化工程で多結晶シリコン３中に酸素が入
り込み基板は第１の主面と凹とする反り（以下凹側、逆
に凸側の反りと呼称）が発生し、以降の工程における吸
着が不可能となる。又シリコン窒化膜５は多−晶シリコ
ン層３への酸化の入り込みを防ぐ効果がおるが、厚くし
すぎるとシリコン窒化膜の熱応力が大きいため基板が必
要以上に凸側に反り、基板にメ°メージを与えることに
なる。したがりて、従来の誘電体分離基板は特に凹側の
反り発生が多く歩留及び作業性低下の原因になっていた
。
（３）発明の目的
本発明は第２の主面上に窒化膜と酸化膜を交互に成長す
ることにより上記欠点を除去し、歩留の良好な誘電体分
離基板を提供することにおる。
ることにより上記欠点を除去し、歩留の良好な誘電体分
離基板を提供することにおる。
（４）発明の構成
本発明は、第１の主面が誘電体で分離されたある伝導形
から成るシリコン単結晶島と多結晶シリコン層とで構成
され、第２の主面が多結晶シリコン層で構成される誘電
体分離基板において、第２の主面上にシリコン窒化膜と
シリコン酸化膜を交互に少なくともシリコン窒化膜を２
層以上形成することを特徴とする誘電体分離基板である
。
から成るシリコン単結晶島と多結晶シリコン層とで構成
され、第２の主面が多結晶シリコン層で構成される誘電
体分離基板において、第２の主面上にシリコン窒化膜と
シリコン酸化膜を交互に少なくともシリコン窒化膜を２
層以上形成することを特徴とする誘電体分離基板である
。
（５）実施例
次に本発明の実施例について図面を参照して説明する。
第２図は本発明による誘電体分離基板を説明するための
断面図で第１の主面は熱酸化膜等の誘電体分離膜１に完
全に分離されたＮ形シリコン単結晶島２と基板支持体で
ある多結晶シリコン層３で形成されており、第２の主面
が多結晶シリコン３層からなる公知の誘電体分離技術に
より誘電体分離基板を作成する。次に第１の主面上及び
第２の主面上に熱酸化ｔこよりシリコン酸化膜４を形成
し、第２の主面上だけにＣＶＤ法によりシリコン窒化Ｍ
４を約１００ＯＡ成長する。更にＣＶＤ法でシリコン酸
化膜６を約ｓ ｏ ｏ ｏ１１層成長後シリコン窒化膜
７を約１５００Ｘシリコン金化膜４と同様の方法で形成
する。
断面図で第１の主面は熱酸化膜等の誘電体分離膜１に完
全に分離されたＮ形シリコン単結晶島２と基板支持体で
ある多結晶シリコン層３で形成されており、第２の主面
が多結晶シリコン３層からなる公知の誘電体分離技術に
より誘電体分離基板を作成する。次に第１の主面上及び
第２の主面上に熱酸化ｔこよりシリコン酸化膜４を形成
し、第２の主面上だけにＣＶＤ法によりシリコン窒化Ｍ
４を約１００ＯＡ成長する。更にＣＶＤ法でシリコン酸
化膜６を約ｓ ｏ ｏ ｏ１１層成長後シリコン窒化膜
７を約１５００Ｘシリコン金化膜４と同様の方法で形成
する。
本発明の誘電体分離基板によれば、高耐圧素子を得るた
めの２μｍ以上の厚いフィールド酸化膜（図示せず）を
形成するのに高温で長時間の熱酸化を行ってもシリコン
窒化膜７がシリコン酸化膜に変化するだけで、シリコン
酸化膜５があるためシリコン窒化膜５がシリコン酸化膜
に変化する量は小さく、シリコン酸化膜エツチング工程
を経てもシリコン窒化膜５が残るので基板が凹側に反る
ことはない。したがって真空吸着機を用いる工程での不
具合が解消されるので、従来の構造のものより優れてい
る。
めの２μｍ以上の厚いフィールド酸化膜（図示せず）を
形成するのに高温で長時間の熱酸化を行ってもシリコン
窒化膜７がシリコン酸化膜に変化するだけで、シリコン
酸化膜５があるためシリコン窒化膜５がシリコン酸化膜
に変化する量は小さく、シリコン酸化膜エツチング工程
を経てもシリコン窒化膜５が残るので基板が凹側に反る
ことはない。したがって真空吸着機を用いる工程での不
具合が解消されるので、従来の構造のものより優れてい
る。
伺、上記実施例において、シリコン単結晶島をＮ形とし
て説明したがＰ形又はＮ形とＰ形が混在したものでもよ
い。更にシリコン窒、化膜及びシリコン酸化膜の厚さを
具体的な数値を示したがこれらは後のフィールド酸化条
件により変化するものでア臥又、シリコン窒化膜を３層
以上の多層構造とする方が望しい場合もある。
て説明したがＰ形又はＮ形とＰ形が混在したものでもよ
い。更にシリコン窒、化膜及びシリコン酸化膜の厚さを
具体的な数値を示したがこれらは後のフィールド酸化条
件により変化するものでア臥又、シリコン窒化膜を３層
以上の多層構造とする方が望しい場合もある。
（６）発明の効果
本発明は以上説明したように誘電体分離基板の第２の主
面上にシリコン窒化膜とシリコン酸化膜の多層構造とす
ることにより、基板が凹側に反らないため、拡散〜メタ
ライズ工程での歩留及び作業性向上に効果がある。
面上にシリコン窒化膜とシリコン酸化膜の多層構造とす
ることにより、基板が凹側に反らないため、拡散〜メタ
ライズ工程での歩留及び作業性向上に効果がある。
第１図は従来の誘電体分離基板を示す断面図であり、第
２図は本発明の実施例による誘電体分離基板を示す断面
図である。 １・・・・・・誘電体分離膜、２・・・・・・Ｎ形シリ
コン単結晶島、３・・・・・・多結晶シリコン、４．６
・・・・・・シリコン酸化膜、５，７・・・・・・シリ
コン窒化膜。
２図は本発明の実施例による誘電体分離基板を示す断面
図である。 １・・・・・・誘電体分離膜、２・・・・・・Ｎ形シリ
コン単結晶島、３・・・・・・多結晶シリコン、４．６
・・・・・・シリコン酸化膜、５，７・・・・・・シリ
コン窒化膜。
Claims (1)
- 第１の主面が誘電体で分離されたある伝導形からなる単
結晶島と多結晶シリコン層とで構成され、第２の主面が
多結晶シリコン層で構成される誘電体分離基板において
、第２の主面上にシリコン窒化膜とシリコン酸化膜を交
互に少なくともシリコン窒化膜を２層以上形成すること
を特徴とする誘電体分離基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12321384A JPS613424A (ja) | 1984-06-15 | 1984-06-15 | 誘電体分離基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12321384A JPS613424A (ja) | 1984-06-15 | 1984-06-15 | 誘電体分離基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613424A true JPS613424A (ja) | 1986-01-09 |
Family
ID=14854997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12321384A Pending JPS613424A (ja) | 1984-06-15 | 1984-06-15 | 誘電体分離基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613424A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5114875A (en) * | 1991-05-24 | 1992-05-19 | Motorola, Inc. | Planar dielectric isolated wafer |
| US5838174A (en) * | 1995-11-24 | 1998-11-17 | Denso Corporation | Photocoupler having element isolation layers for low cross-talk low stress and high break down voltage |
-
1984
- 1984-06-15 JP JP12321384A patent/JPS613424A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5114875A (en) * | 1991-05-24 | 1992-05-19 | Motorola, Inc. | Planar dielectric isolated wafer |
| US5838174A (en) * | 1995-11-24 | 1998-11-17 | Denso Corporation | Photocoupler having element isolation layers for low cross-talk low stress and high break down voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPS6173345A (ja) | 半導体装置 | |
| JPS613424A (ja) | 誘電体分離基板 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPH0613593A (ja) | 半導体基板 | |
| JP2766417B2 (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JPH0563071A (ja) | 誘電体分離基板の製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JPH08195483A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2541184B2 (ja) | 圧力・電気変換装置の製造方法 | |
| JP3465765B2 (ja) | Ｉｇｂｔ用半導体基板の作製方法 | |
| JP2943006B2 (ja) | 半導体基板の製造方法 | |
| JPH05291270A (ja) | 半導体装置 | |
| JP2707641B2 (ja) | 半導体装置 | |
| JP2617614B2 (ja) | 半導体集積回路 | |
| JPS63108717A (ja) | 半導体装置の製造方法 | |
| JPH0213828B2 (ja) | ||
| JPS59204251A (ja) | 小配線容量の半導体装置 | |
| JPH0235734A (ja) | 半導体装置の製造方法 | |
| JPS58102566A (ja) | 半導体圧力変換器 | |
| JPH0689902A (ja) | 半導体装置の製造方法 | |
| JPS61208876A (ja) | 薄膜トランジスタ | |
| JPS63284855A (ja) | 半導体装置の製造方法 | |
| JPH05259267A (ja) | 半導体装置及びその製造方法 | |
| JPS60182737A (ja) | 半導体装置の製造方法 |