JPH0563071A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPH0563071A JPH0563071A JP24707091A JP24707091A JPH0563071A JP H0563071 A JPH0563071 A JP H0563071A JP 24707091 A JP24707091 A JP 24707091A JP 24707091 A JP24707091 A JP 24707091A JP H0563071 A JPH0563071 A JP H0563071A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- silicon layer
- single crystal
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 多結晶シリコン層の研磨面、もしくは酸化膜
の表面部における溝部の形状に対応した凹部の発生、結
合面での空洞の生成を防止して、基板結合強度に十分な
信頼性を得るようにする。 【構成】 単結晶シリコン基板１０１の表面部に溝部１
０４を形成させて分離酸化膜１０６により覆い、溝部が
埋め込まれる程度まで多結晶シリコン層１０７を堆積さ
せ、かつ多結晶シリコン層の表面を平面研削盤で研削
し、また、多結晶シリコン層の研削面上１１０に酸化膜
１０９を形成させた後、その表面を研磨して平滑面と
し、さらに、酸化膜の平滑面上に支持体としての任意の
基板１１１を貼り合わせて結合させ、かつ単結晶シリコ
ン基板を裏面側から平面研削および研磨することで、酸
化膜によって島状に分離された各単結晶シリコン領域を
形成させる。
の表面部における溝部の形状に対応した凹部の発生、結
合面での空洞の生成を防止して、基板結合強度に十分な
信頼性を得るようにする。 【構成】 単結晶シリコン基板１０１の表面部に溝部１
０４を形成させて分離酸化膜１０６により覆い、溝部が
埋め込まれる程度まで多結晶シリコン層１０７を堆積さ
せ、かつ多結晶シリコン層の表面を平面研削盤で研削
し、また、多結晶シリコン層の研削面上１１０に酸化膜
１０９を形成させた後、その表面を研磨して平滑面と
し、さらに、酸化膜の平滑面上に支持体としての任意の
基板１１１を貼り合わせて結合させ、かつ単結晶シリコ
ン基板を裏面側から平面研削および研磨することで、酸
化膜によって島状に分離された各単結晶シリコン領域を
形成させる。
Description
【０００１】
【産業上の利用分野】この発明は、誘電体分離基板の製
造方法に関するものである。
造方法に関するものである。
【０００２】
【従来の技術】一般的な誘電体分離基板の製造方法は、
図２に示されているように、まず、異方性エッチングな
どにより所要部分に溝部２を形成した単結晶シリコン基
板１の表面部に対して、酸化膜３を形成した後（図２
(a))、当該酸化膜３を含む単結晶シリコン基板１の表面
上に、多結晶シリコン層を当該基板と同程度の厚さに堆
積させ支持体４とする（図２(b))。かつ当該多結晶シリ
コン支持体４の表面部を研削および／または研磨して略
平坦な面５とする（図２(c))。
図２に示されているように、まず、異方性エッチングな
どにより所要部分に溝部２を形成した単結晶シリコン基
板１の表面部に対して、酸化膜３を形成した後（図２
(a))、当該酸化膜３を含む単結晶シリコン基板１の表面
上に、多結晶シリコン層を当該基板と同程度の厚さに堆
積させ支持体４とする（図２(b))。かつ当該多結晶シリ
コン支持体４の表面部を研削および／または研磨して略
平坦な面５とする（図２(c))。
【０００３】ついで、前記単結晶シリコン基板１を裏面
側から、前記溝部２の一部が露出する程度まで、つま
り、当該溝部２の一部で前記多結晶シリコン支持体４の
一部が露出する界面６まで研削および研磨して薄膜化さ
せ（図２(d))、前記酸化膜３によって相互に島状に電気
的に分離された各単結晶シリコン領域７を形成する（図
２(e))。
側から、前記溝部２の一部が露出する程度まで、つま
り、当該溝部２の一部で前記多結晶シリコン支持体４の
一部が露出する界面６まで研削および研磨して薄膜化さ
せ（図２(d))、前記酸化膜３によって相互に島状に電気
的に分離された各単結晶シリコン領域７を形成する（図
２(e))。
【０００４】しかし、単結晶シリコン基板１と同程度の
厚さの多結晶シリコンを堆積させた基板は、単結晶シリ
コン基板１と多結晶シリコン層４との熱膨張率の差、お
よび堆積中における多結晶シリコン結晶粒の成長に伴う
体積減少などの影響により、当該多結晶シリコン層４側
が凹むようにして大きな反りを発生する。この反りは基
板の直径が大きくなる程その程度も大きくなる。
厚さの多結晶シリコンを堆積させた基板は、単結晶シリ
コン基板１と多結晶シリコン層４との熱膨張率の差、お
よび堆積中における多結晶シリコン結晶粒の成長に伴う
体積減少などの影響により、当該多結晶シリコン層４側
が凹むようにして大きな反りを発生する。この反りは基
板の直径が大きくなる程その程度も大きくなる。
【０００５】そして、かかる反りは、単結晶シリコンの
島状分離のための研磨の際の精度を悪化させると共に、
この島状分離後においても当該反りが大きいまゝで残さ
れ、以後の素子形成に悪影響を与えることになる。
島状分離のための研磨の際の精度を悪化させると共に、
この島状分離後においても当該反りが大きいまゝで残さ
れ、以後の素子形成に悪影響を与えることになる。
【０００６】また、単結晶シリコン基板１と同程度の厚
い多結晶層を堆積させることは、製造原価的にも不利で
ある。
い多結晶層を堆積させることは、製造原価的にも不利で
ある。
【０００７】そこで、上記のような多結晶シリコンの堆
積に起因する誘電体分離基板の反りの発生を防止し、か
つ併せて、製造原価を減少させるために、例えば、特開
昭63-1449,63-62252号公報に見られるような改良手段が
提案されている。
積に起因する誘電体分離基板の反りの発生を防止し、か
つ併せて、製造原価を減少させるために、例えば、特開
昭63-1449,63-62252号公報に見られるような改良手段が
提案されている。
【０００８】この改良された誘電体分離基板の製造方法
は、図３に示されているように、まず、所要部分に前例
と同様に溝部１２を設けた単結晶シリコン基板１１の表
面に酸化膜１３を形成した後（図３(a))、当該酸化膜１
３を含む単結晶シリコン基板１１の表面上に、少なくと
も前記溝部１２が埋め込まれる程度の厚さまで多結晶シ
リコン層１４を堆積させ（図３(b))、かつ当該多結晶シ
リコン層１４の表面部を研削して薄層化した後、メカノ
ケミカル法により研磨して十分な平滑面１５を得る（図
３(c))。
は、図３に示されているように、まず、所要部分に前例
と同様に溝部１２を設けた単結晶シリコン基板１１の表
面に酸化膜１３を形成した後（図３(a))、当該酸化膜１
３を含む単結晶シリコン基板１１の表面上に、少なくと
も前記溝部１２が埋め込まれる程度の厚さまで多結晶シ
リコン層１４を堆積させ（図３(b))、かつ当該多結晶シ
リコン層１４の表面部を研削して薄層化した後、メカノ
ケミカル法により研磨して十分な平滑面１５を得る（図
３(c))。
【０００９】ついで、前記多結晶シリコン層１４の平滑
面１５上に、直接、もしくは熱酸化膜１８（図３(e),図
３(d) については後述する）を介して、支持体となる単
結晶または多結晶シリコン基板１７を貼り合わせて結合
させ（図３(f))、その後は、前例の場合と同様に、素子
形成側の単結晶シリコン基板１１を裏面側から、前記溝
部１２の一部が露出する程度まで、つまり、当該溝部１
２の一部で前記多結晶シリコン層１４の一部が露出する
界面１９まで研削および研磨して薄層化するとともに平
坦で平滑な面とさせ（図３(g))、前記酸化膜１３によっ
て相互に島状に電気的に分離された各単結晶シリコン領
域２０を形成する（図３(h))。
面１５上に、直接、もしくは熱酸化膜１８（図３(e),図
３(d) については後述する）を介して、支持体となる単
結晶または多結晶シリコン基板１７を貼り合わせて結合
させ（図３(f))、その後は、前例の場合と同様に、素子
形成側の単結晶シリコン基板１１を裏面側から、前記溝
部１２の一部が露出する程度まで、つまり、当該溝部１
２の一部で前記多結晶シリコン層１４の一部が露出する
界面１９まで研削および研磨して薄層化するとともに平
坦で平滑な面とさせ（図３(g))、前記酸化膜１３によっ
て相互に島状に電気的に分離された各単結晶シリコン領
域２０を形成する（図３(h))。
【００１０】従って、この改良された製造方法では、多
結晶シリコンの堆積に起因する反りを最小限に抑制し得
て、大口径の誘電体分離基板の製造に適し、また同時
に、任意の基板の貼り合わせ結合によって、厚い多結晶
シリコンの堆積工程を省略できることから、製造原価の
低減が可能になる。
結晶シリコンの堆積に起因する反りを最小限に抑制し得
て、大口径の誘電体分離基板の製造に適し、また同時
に、任意の基板の貼り合わせ結合によって、厚い多結晶
シリコンの堆積工程を省略できることから、製造原価の
低減が可能になる。
【００１１】
【発明が解決しようとする課題】しかしながら、本発明
者において、上記改良された製造方法を試みたところ、
前記多結晶シリコン層１４の研磨面が必ずしも平滑面１
５とはならずに、当該多結晶シリコン層１４の研磨面、
ひいては熱酸化膜１８の表面部に、前記断面Ｖ字状の溝
部１２に対応する凹部１６を生ずる（前記図３(d))場合
のあることが確認された。これを想像するに、単結晶と
多結晶の弾性定数が違うため溝上と非溝上では内部の圧
力が異なるためか、あるいは溝部と非溝部の多結晶の性
質が異なるため、メカノケミカル研磨に於ける研磨速度
に差が生ずるのであろう。
者において、上記改良された製造方法を試みたところ、
前記多結晶シリコン層１４の研磨面が必ずしも平滑面１
５とはならずに、当該多結晶シリコン層１４の研磨面、
ひいては熱酸化膜１８の表面部に、前記断面Ｖ字状の溝
部１２に対応する凹部１６を生ずる（前記図３(d))場合
のあることが確認された。これを想像するに、単結晶と
多結晶の弾性定数が違うため溝上と非溝上では内部の圧
力が異なるためか、あるいは溝部と非溝部の多結晶の性
質が異なるため、メカノケミカル研磨に於ける研磨速度
に差が生ずるのであろう。
【００１２】このような凹部１６が発生すると、支持体
となる任意の基板１７を貼り合わせて結合させた時、当
該凹部対応の結合面２１に空洞２２が形成され、その結
果、両者の結合が弱くなり、以後の素子形成側の単結晶
シリコン基板１１の研削および研磨による薄膜化工程、
ないしは素子形成工程に於いて、当該結合面２１で剥離
を生ずるいう問題点があった。
となる任意の基板１７を貼り合わせて結合させた時、当
該凹部対応の結合面２１に空洞２２が形成され、その結
果、両者の結合が弱くなり、以後の素子形成側の単結晶
シリコン基板１１の研削および研磨による薄膜化工程、
ないしは素子形成工程に於いて、当該結合面２１で剥離
を生ずるいう問題点があった。
【００１３】この発明は、このような従来の問題点を解
消するためになされたもので、その目的とするところ
は、前記従来の製造方法において、多結晶シリコン層１
４の研磨面、もしくは熱酸化膜１８の表面部に、断面Ｖ
字状の溝部１２に対応した凹部１６の発生、ひいては結
合面２１での空洞２２の生成を防止し、これによって、
基板結合強度に十分な信頼性を得られるようするととも
に、安価な、誘電体分離基板の製造方法を提供すること
である。
消するためになされたもので、その目的とするところ
は、前記従来の製造方法において、多結晶シリコン層１
４の研磨面、もしくは熱酸化膜１８の表面部に、断面Ｖ
字状の溝部１２に対応した凹部１６の発生、ひいては結
合面２１での空洞２２の生成を防止し、これによって、
基板結合強度に十分な信頼性を得られるようするととも
に、安価な、誘電体分離基板の製造方法を提供すること
である。
【００１４】
【課題を解決するための手段】前記の目的を達成するた
めに、この発明に係る誘電体分離基板の製造方法は、素
子形成側となる単結晶シリコン基板の表面部に所要断面
形状の溝部を形成させると共に、当該溝部を酸化膜によ
って覆った後、溝部対応部分が埋め込まれる程度まで多
結晶シリコン層を堆積させる工程と、前記堆積された多
結晶シリコン層の表面を研削して平坦面とする工程と、
前記多結晶シリコン層の平坦面上に、酸化膜を形成させ
た後、当該酸化膜の表面をメカノケミカル方式により研
磨して平滑面とする工程と、前記酸化膜の平滑面上に、
別に用意された支持体としての任意の基板を貼り合わせ
て結合させる工程と、前記素子形成側の単結晶シリコン
基板を裏面側から研削および研磨して、当該単結晶シリ
コン基板内に前記酸化膜によって島状に分離された各単
結晶シリコン領域を形成させる工程とを、少なくとも含
むことを特徴とするものである。
めに、この発明に係る誘電体分離基板の製造方法は、素
子形成側となる単結晶シリコン基板の表面部に所要断面
形状の溝部を形成させると共に、当該溝部を酸化膜によ
って覆った後、溝部対応部分が埋め込まれる程度まで多
結晶シリコン層を堆積させる工程と、前記堆積された多
結晶シリコン層の表面を研削して平坦面とする工程と、
前記多結晶シリコン層の平坦面上に、酸化膜を形成させ
た後、当該酸化膜の表面をメカノケミカル方式により研
磨して平滑面とする工程と、前記酸化膜の平滑面上に、
別に用意された支持体としての任意の基板を貼り合わせ
て結合させる工程と、前記素子形成側の単結晶シリコン
基板を裏面側から研削および研磨して、当該単結晶シリ
コン基板内に前記酸化膜によって島状に分離された各単
結晶シリコン領域を形成させる工程とを、少なくとも含
むことを特徴とするものである。
【００１５】
【作用】この発明のように、平面研削盤によって得られ
る平滑ではないが平坦な平坦面上に略平滑な酸化膜を形
成し、この酸化膜をメカノケミカル法により研磨する
と、溝部上と非溝部上で研磨速度が異ならず、平坦で平
滑な酸化膜が得られ、その後の貼り合わせ加工の時に空
洞を生じたりする惧れがない。
る平滑ではないが平坦な平坦面上に略平滑な酸化膜を形
成し、この酸化膜をメカノケミカル法により研磨する
と、溝部上と非溝部上で研磨速度が異ならず、平坦で平
滑な酸化膜が得られ、その後の貼り合わせ加工の時に空
洞を生じたりする惧れがない。
【００１６】
【実施例】以下、この発明に係る誘電体分離基板の製造
方法の実施例につき、図１を参照して詳細に説明する。
方法の実施例につき、図１を参照して詳細に説明する。
【００１７】図１(a) ないし(n) はこの発明の一実施例
を適用した誘電体分離基板の製造方法の主要な工程を順
次模式的に示すそれぞれに断面図である。
を適用した誘電体分離基板の製造方法の主要な工程を順
次模式的に示すそれぞれに断面図である。
【００１８】ＣＺ法によって引き上げた直径 125mmのｎ
型〈１００〉単結晶シリコン基板（厚さ 625μm ）１０
１の表面部（図１(a))に対し、熱酸化膜１０２を形成さ
せ（図１(b))、ホトリソグラフィ法により所要の溝パタ
ーンを形成し、ＫＯＨ水溶液によりエッチングを施すこ
とによって、最大深さ35μm 程度のＶ字状溝部１０４を
形成した（図１(c),(d),(e))。
型〈１００〉単結晶シリコン基板（厚さ 625μm ）１０
１の表面部（図１(a))に対し、熱酸化膜１０２を形成さ
せ（図１(b))、ホトリソグラフィ法により所要の溝パタ
ーンを形成し、ＫＯＨ水溶液によりエッチングを施すこ
とによって、最大深さ35μm 程度のＶ字状溝部１０４を
形成した（図１(c),(d),(e))。
【００１９】ついで、前記熱酸化膜１０２除去した後、
前記Ｖ字状溝部１０４を含む単結晶シリコン基板１０１
の表面部上に、シート抵抗値20Ω／□、厚さ４μm 程度
のＳｂ拡散層１０５を形成し（図１(f))た後に、当該Ｓ
ｂ拡散層１０５上に、熱酸化法により、厚さ 2μm 程度
の酸化膜１０６を形成した（図１(g))。
前記Ｖ字状溝部１０４を含む単結晶シリコン基板１０１
の表面部上に、シート抵抗値20Ω／□、厚さ４μm 程度
のＳｂ拡散層１０５を形成し（図１(f))た後に、当該Ｓ
ｂ拡散層１０５上に、熱酸化法により、厚さ 2μm 程度
の酸化膜１０６を形成した（図１(g))。
【００２０】次に、前記酸化膜１０６上に対し、エピタ
キシャル反応装置内で、前記Ｖ字状溝部１０４の対応部
分が十分に埋め込まれる程度までに、多結晶シリコン層
１０７を1175℃で厚さ80μm 程度堆積させ（図１(h))た
後、平面研削盤を用いて、当該多結晶シリコン層１０７
面を、非溝部上での厚さが20±3 μm 程度になるまで研
削して平坦面１０８とした（図１(i))。場合によって
は、研磨を行ない、この面を略平滑な面とする操作を加
えても良い。このようにして研削された平坦面１０８の
面粗さは、 0.3μm 程度以下であり、かつフラットネス
は、ＴＴＶで 2μm 程度以下であった。また、この場合
の反りは、多結晶シリコン層１０７面が凹部側になっ
て、その反りの大きさは、直径125mmφの平坦面１０８
において、その外周部と中央部の高低差でおゝよそ50±
10μm 程度であった。
キシャル反応装置内で、前記Ｖ字状溝部１０４の対応部
分が十分に埋め込まれる程度までに、多結晶シリコン層
１０７を1175℃で厚さ80μm 程度堆積させ（図１(h))た
後、平面研削盤を用いて、当該多結晶シリコン層１０７
面を、非溝部上での厚さが20±3 μm 程度になるまで研
削して平坦面１０８とした（図１(i))。場合によって
は、研磨を行ない、この面を略平滑な面とする操作を加
えても良い。このようにして研削された平坦面１０８の
面粗さは、 0.3μm 程度以下であり、かつフラットネス
は、ＴＴＶで 2μm 程度以下であった。また、この場合
の反りは、多結晶シリコン層１０７面が凹部側になっ
て、その反りの大きさは、直径125mmφの平坦面１０８
において、その外周部と中央部の高低差でおゝよそ50±
10μm 程度であった。
【００２１】さらに、前記のように処理された基板を十
分に洗浄した後に、前記多結晶シリコン層１０７の平坦
面１０８上に、熱酸化法により、厚さ 1〜1.5 μm 程度
の熱酸化膜１０９を形成させ（図１(j))、この酸化膜を
メカノケミカル方式による研磨盤を用いて研磨して平滑
面（または鏡面）１１０を得た（図１(k))。この実施例
では、熱酸化法により酸化膜を形成したが、他の方法、
例えば、化学気相成長法（ＣＶＤ法）によっても良い。
こゝでの基板における反りは、多結晶シリコン層１０７
の面側が凹部のものと凸部のものとの双方になって、そ
の大きさは、前記指標で、おゝよそ30μm 以下であっ
た。また、この熱酸化膜１０９に対するメカノケミカル
研磨では、従来の場合とは異なって、前記Ｖ字状溝部１
０４に対応する凹部が形成されるようなことはなかっ
た。
分に洗浄した後に、前記多結晶シリコン層１０７の平坦
面１０８上に、熱酸化法により、厚さ 1〜1.5 μm 程度
の熱酸化膜１０９を形成させ（図１(j))、この酸化膜を
メカノケミカル方式による研磨盤を用いて研磨して平滑
面（または鏡面）１１０を得た（図１(k))。この実施例
では、熱酸化法により酸化膜を形成したが、他の方法、
例えば、化学気相成長法（ＣＶＤ法）によっても良い。
こゝでの基板における反りは、多結晶シリコン層１０７
の面側が凹部のものと凸部のものとの双方になって、そ
の大きさは、前記指標で、おゝよそ30μm 以下であっ
た。また、この熱酸化膜１０９に対するメカノケミカル
研磨では、従来の場合とは異なって、前記Ｖ字状溝部１
０４に対応する凹部が形成されるようなことはなかっ
た。
【００２２】続いて、前記のように形成された基板にお
ける熱酸化膜１０９の平滑面１１０上に、別に用意され
た、ＣＺ法によって引き上げた直径 125mmのｎ型〈１０
０〉単結晶シリコン基板（厚さ 625μm ）１１１を貼り
合わせて結合させ、かつ熱処理を施した（図１(l))。
ける熱酸化膜１０９の平滑面１１０上に、別に用意され
た、ＣＺ法によって引き上げた直径 125mmのｎ型〈１０
０〉単結晶シリコン基板（厚さ 625μm ）１１１を貼り
合わせて結合させ、かつ熱処理を施した（図１(l))。
【００２３】その後、従来の各場合と同様に、素子形成
側の単結晶シリコン基板１０１を裏面側から、前記Ｖ字
状溝部１０４の一部が露出する程度まで、つまり、当該
Ｖ字状溝部１０４の一部で前記多結晶シリコン層１０７
の一部が露出する界面１１２まで研削して薄層化させ、
メカノケミカル研磨により平滑化した（図１(m))。この
ようにして、酸化膜１０６によって相互に島状に電気的
に分離された各単結晶シリコン領域１１３を形成させ
（図１(n))、所期の誘電体分離基板を得た。
側の単結晶シリコン基板１０１を裏面側から、前記Ｖ字
状溝部１０４の一部が露出する程度まで、つまり、当該
Ｖ字状溝部１０４の一部で前記多結晶シリコン層１０７
の一部が露出する界面１１２まで研削して薄層化させ、
メカノケミカル研磨により平滑化した（図１(m))。この
ようにして、酸化膜１０６によって相互に島状に電気的
に分離された各単結晶シリコン領域１１３を形成させ
（図１(n))、所期の誘電体分離基板を得た。
【００２４】前記の各工程を経て製造される誘電体分離
基板の結合面１１４を超音波探傷器と赤外線空洞検査器
を用いて検査したところ、当該結合面１１４には、空洞
が見つけられなかった。また、その結合強度を引張り試
験機によって測定したところ、試験に用いた接着剤の結
合強度である８００Ｋｇｆ／ｃｍ2であって、誘電体分
離基板の製造のための溝の形成、多結晶の堆積を行なわ
ない通常の単結晶シリコン基板相互の結合強度と同等で
あり、この発明の効果が立証された。
基板の結合面１１４を超音波探傷器と赤外線空洞検査器
を用いて検査したところ、当該結合面１１４には、空洞
が見つけられなかった。また、その結合強度を引張り試
験機によって測定したところ、試験に用いた接着剤の結
合強度である８００Ｋｇｆ／ｃｍ2であって、誘電体分
離基板の製造のための溝の形成、多結晶の堆積を行なわ
ない通常の単結晶シリコン基板相互の結合強度と同等で
あり、この発明の効果が立証された。
【００２５】
【発明の効果】以上、実施例によって詳述したように、
この発明方法によれば、多結晶シリコン層の堆積量を低
減して製造原価の低減が図れるとともに、基板の反りが
なく、且つ結合面での空洞の発生がなく強い結合強度の
ある誘電体分離基板を製造し得る優れた特長を有する。
この発明方法によれば、多結晶シリコン層の堆積量を低
減して製造原価の低減が図れるとともに、基板の反りが
なく、且つ結合面での空洞の発生がなく強い結合強度の
ある誘電体分離基板を製造し得る優れた特長を有する。
【図１】(a) ないし(n) はこの発明の一実施例を適用し
た誘電体分離基板の製造方法の主要な工程を順次模式的
に示すそれぞれに断面図である。
た誘電体分離基板の製造方法の主要な工程を順次模式的
に示すそれぞれに断面図である。
【図２】(a) ないし(e) は従来の一般的な誘電体分離基
板の製造方法の主要な工程を順次模式的に示すそれぞれ
に断面図である。
板の製造方法の主要な工程を順次模式的に示すそれぞれ
に断面図である。
【図３】(a) ないし(h) は改良された従来例による誘電
体分離基板の製造方法の主要な工程を順次模式的に示す
それぞれに断面図である。
体分離基板の製造方法の主要な工程を順次模式的に示す
それぞれに断面図である。
１０１ 単結晶シリコン基板 １０２ ホトリソ用熱酸化膜 １０３ パターニングされたレジスト １０４ Ｖ字状溝部 １０５ Ｓｂ拡散層 １０６ 酸化膜 １０７ 多結晶シリコン層 １０８ 平坦面 １０９ 熱酸化膜 １１０ 平滑面 １１１ 単結晶シリコン基板 １１２ 研磨界面 １１３ 単結晶シリコン領域 １１４ 結合面
Claims (2)
- 【請求項１】 素子形成側となる単結晶シリコン基板の
表面部に所要断面形状の溝部を形成させると共に、当該
溝部を酸化膜によって覆った後、溝部対応部分が埋め込
まれる程度まで多結晶シリコン層を堆積させる工程と、 前記堆積された多結晶シリコン層の表面を研削して平坦
面とする工程と、 前記多結晶シリコン層の平坦面上に、酸化膜を形成させ
た後、当該酸化膜の表面をメカノケミカル方式により研
磨して平滑面とする工程と、 前記酸化膜の平滑面上に、別に用意された支持体として
の任意の基板を貼り合わせて結合させる工程と、 前記素子形成側の単結晶シリコン基板を裏面側から研削
および研磨して、当該単結晶シリコン基板内に前記酸化
膜によって島状に分離された各単結晶シリコン領域を形
成させる工程とを、 少なくとも含むことを特徴とする誘電体分離基板の製造
方法。 - 【請求項２】 前記堆積された多結晶シリコン層の表面
を研削して平坦面とした後、当該平坦面を研磨して略平
滑な面とし、かつ当該略平滑な面上に、熱酸化膜、もし
くはＣＶＤ酸化膜を堆積させ、さらに、当該酸化膜の表
面を研磨して平坦かつ平滑な面とすることを特徴とする
請求項１記載の誘電体分離基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24707091A JP2541884B2 (ja) | 1991-08-31 | 1991-08-31 | 誘電体分離基板の製造方法 |
| EP19920307562 EP0531018A3 (en) | 1991-08-31 | 1992-08-19 | Method for production of dielectric-separation substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24707091A JP2541884B2 (ja) | 1991-08-31 | 1991-08-31 | 誘電体分離基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563071A true JPH0563071A (ja) | 1993-03-12 |
| JP2541884B2 JP2541884B2 (ja) | 1996-10-09 |
Family
ID=17157984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24707091A Expired - Lifetime JP2541884B2 (ja) | 1991-08-31 | 1991-08-31 | 誘電体分離基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0531018A3 (ja) |
| JP (1) | JP2541884B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08340046A (ja) * | 1995-06-13 | 1996-12-24 | Nec Corp | 半導体装置の製造方法 |
| WO2000001009A1 (en) * | 1998-06-26 | 2000-01-06 | Mitsubishi Materials Silicon Corporation | Dielectric separation wafer and production method thereof |
| US6503811B1 (en) * | 1999-06-08 | 2003-01-07 | Sony Corporation | Substrate having a semiconductor layer, and method for fabricating the same |
| KR100442854B1 (ko) * | 1997-10-06 | 2004-09-18 | 삼성전자주식회사 | 반도체장치의 제조방법 |
| JP2010045310A (ja) * | 2008-08-18 | 2010-02-25 | Disco Abrasive Syst Ltd | 加工方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW512526B (en) * | 2000-09-07 | 2002-12-01 | Sanyo Electric Co | Semiconductor integrated circuit device and manufacturing method thereof |
| EP1482539A1 (en) * | 2003-05-26 | 2004-12-01 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Preparation method for protecting the back side of a wafer and back side protected wafer |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2738614A1 (de) * | 1976-09-01 | 1978-03-02 | Hitachi Ltd | Verfahren zum herstellen von halbleitersubstraten fuer integrierte halbleiterschaltkreise |
| JPS57180148A (en) * | 1981-04-30 | 1982-11-06 | Fujitsu Ltd | Manufacture of semiconductor device having dielectric isolation structure |
| US4501060A (en) * | 1983-01-24 | 1985-02-26 | At&T Bell Laboratories | Dielectrically isolated semiconductor devices |
| JPH0783050B2 (ja) * | 1985-06-21 | 1995-09-06 | 株式会社東芝 | 半導体素子の製造方法 |
| JPS6362252A (ja) * | 1986-09-03 | 1988-03-18 | Toshiba Corp | 誘電体絶縁分離基板の製造方法 |
| NL8700033A (nl) * | 1987-01-09 | 1988-08-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting van het type halfgeleider op isolator. |
| US4851366A (en) * | 1987-11-13 | 1989-07-25 | Siliconix Incorporated | Method for providing dielectrically isolated circuit |
| JPH02177435A (ja) * | 1988-12-28 | 1990-07-10 | Sony Corp | 半導体基板の製法 |
-
1991
- 1991-08-31 JP JP24707091A patent/JP2541884B2/ja not_active Expired - Lifetime
-
1992
- 1992-08-19 EP EP19920307562 patent/EP0531018A3/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08340046A (ja) * | 1995-06-13 | 1996-12-24 | Nec Corp | 半導体装置の製造方法 |
| KR100442854B1 (ko) * | 1997-10-06 | 2004-09-18 | 삼성전자주식회사 | 반도체장치의 제조방법 |
| WO2000001009A1 (en) * | 1998-06-26 | 2000-01-06 | Mitsubishi Materials Silicon Corporation | Dielectric separation wafer and production method thereof |
| US6562692B1 (en) | 1998-06-26 | 2003-05-13 | Mitsubishi Materials Silicon Corporation | Dielectric isolated wafer and its production method |
| KR100384343B1 (ko) * | 1998-06-26 | 2003-05-16 | 미쯔비시 마테리알 실리콘 가부시끼가이샤 | 유전체 분리 웨이퍼 및 그 제조 방법 |
| US6503811B1 (en) * | 1999-06-08 | 2003-01-07 | Sony Corporation | Substrate having a semiconductor layer, and method for fabricating the same |
| JP2010045310A (ja) * | 2008-08-18 | 2010-02-25 | Disco Abrasive Syst Ltd | 加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0531018A3 (en) | 1994-06-01 |
| EP0531018A2 (en) | 1993-03-10 |
| JP2541884B2 (ja) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2980497B2 (ja) | 誘電体分離型バイポーラトランジスタの製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| CA2166409A1 (en) | Soi substrate fabrication | |
| JPH01312828A (ja) | 半導体の製造方法 | |
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| KR950000319B1 (ko) | 반도체 압력센서 및 그 제조방법 | |
| JPS615544A (ja) | 半導体装置の製造方法 | |
| JP2541884B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH07183477A (ja) | 半導体基板の製造方法 | |
| JPH02237121A (ja) | 半導体装置の製造方法 | |
| JP2766417B2 (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JPH03265153A (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPS61182242A (ja) | 半導体装置の製造方法 | |
| JP3160966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPH02119161A (ja) | 半導体装置およびその製造方法 | |
| JPH05226463A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JPH03252154A (ja) | 誘電体分離基板およびその製造方法 |