JPH05304062A - 接合ウェーハ及びその製造方法 - Google Patents

接合ウェーハ及びその製造方法

Info

Publication number
JPH05304062A
JPH05304062A JP10725392A JP10725392A JPH05304062A JP H05304062 A JPH05304062 A JP H05304062A JP 10725392 A JP10725392 A JP 10725392A JP 10725392 A JP10725392 A JP 10725392A JP H05304062 A JPH05304062 A JP H05304062A
Authority
JP
Japan
Prior art keywords
wafer
bonded
silicon
silicon wafers
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10725392A
Other languages
English (en)
Inventor
Yasuo Aki
康夫 安芸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10725392A priority Critical patent/JPH05304062A/ja
Publication of JPH05304062A publication Critical patent/JPH05304062A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】ウェーハのエッジ部の未結合部分が研削・研磨
加工中に剥がれないようにする。 【構成】ベースウェーハ2のミラー面2Mに酸化シリコ
ン膜3を形成し、酸化シリコン膜3が中間層となるよう
にボンドウェーハ1をミラー面1M側で重ね合わる。所
定温度で加熱して接合一体化させた後、接合一体化され
た2枚のシリコンウェーハ1,2のエッジ部に、CVD
法によりポリシリコン4を堆積させることによって、シ
リコンウェーハ1,2のエッジ部における未結合部分1
a,2aの間にポリシリコン4を充填する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、接合ウェーハ及びその
製造方法に関するものであり、更に詳しくは、2枚のシ
リコンウェーハを接合一体化して成る接合ウェーハ及び
その製造方法に関するものである。
【0002】
【従来の技術】SOI(Si On Insulation)構造のウェー
ハを得る技術としては、サファイア単結晶基板に単結晶
シリコン膜をエピタキシャル成長させる技術やシリコン
基板上に熱酸化膜及び多結晶又はアモルファス状シリコ
ン膜を形成し、エネルギービーム(例えば電子線,レー
ザー光線等)でシリコン膜を単結晶化する技術が知られ
ている(特公昭62-34716号公報等)。しかし、いずれの場
合も実用に耐え得るSOI構造を得るのは困難である。
【0003】そこで、最近、2枚のミラーウェーハの少
なくとも一方を酸化し、得られた酸化膜が中間層となる
ようにして重ね合わせた後、所定温度で加熱接着し、少
なくとも一方のミラーウェーハを平面研削し、研磨・薄
膜化等を行うことによってSOI構造の接合ウェーハを
製造する方法が注目されている。以下、薄膜化されるウ
ェーハを「ボンドウェーハ」といい、補強材となる他方
のウェーハを「ベースウェーハ」ということにする。
【0004】
【発明が解決しようとする課題】しかし、上記のように
2枚のミラーウェーハを接着した場合、図2に示すよう
に、ボンドウェーハ1及びベースウェーハ2のエッジ部
に、それぞれ未結合部分1a,2aが生じてしまう。そ
のため、次の工程でボンドウェーハ1を平面研削・研磨
すると、未結合部分が図2(b)に示すように剥がれ、ボ
ンドウェーハ1のエッジ部は、図2(c)に示すように微
小な凹凸が形成された状態となる。ボンドウェーハ1の
エッジ部が剥がれて飛散すると、ボンドウェーハ1の表
面がパーティクル(未結合部分が剥がれてできたシリコ
ン粒子)で汚染されたり、傷つけられたりするといった
問題がある。尚、同図中、3は酸化シリコン膜(SiO2膜)
であり、1M及び2Mは、それぞれボンドウェーハ1及
びベースウェーハ2のミラー面である。
【0005】本発明はこれらの点に鑑みてなされたもの
であって、エッジ部の未結合部分が剥がれにくい接合ウ
ェーハを提供することを目的とする。また、ウェーハの
未結合部分が研削・研磨加工中に剥がれてパーティクル
が発生するのを防止しうる接合ウェーハの製造方法を提
供することを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するため
本発明の接合ウェーハは、2枚のシリコンウェーハが酸
化膜を介しミラー面側で接合一体化されて成る接合ウェ
ーハにおいて、前記2枚のシリコンウェーハのエッジ部
における未結合部分の間に補強材料が充填されているこ
とを特徴としている。
【0007】前記補強材料としては、例えばポリシリコ
ン,酸化シリコン,窒化シリコン等を用いることができ
る。
【0008】上記目的を達成するため本発明の接合ウェ
ーハの製造方法は、2枚のシリコンウェーハのうちの少
なくとも一方のシリコンウェーハのミラー面に酸化膜を
形成し、該酸化膜が中間層となるように前記2枚のシリ
コンウェーハをミラー面側で重ね合わせ、所定の温度で
加熱して接合一体化させる接合ウェーハの製造方法にお
いて、前記接合一体化された2枚のシリコンウェーハの
エッジ部における未結合部分の間に補強材料を堆積さ
せ、しかる後一方のシリコンウェーハを研削・研磨して
薄膜化することを特徴としている。
【0009】前記補強材料は、例えばCVD(Chemical
Vapor Deposition)法により堆積させることができる。
【0010】
【作用】本発明の構成によると、2枚のシリコンウェー
ハのエッジ部における未結合部分の間に補強材料が充填
されることにより、シリコンウェーハのエッジ部の強度
が向上する。
【0011】また、本発明の構成によると、例えばCV
D法により2枚のシリコンウェーハのエッジ部における
未結合部分の間に補強材料を堆積成長させることによ
り、エッジ部における未結合部分が補強材料で埋まって
密着されるため、研削・研磨加工等を行っても未結合部
分が剥がれたりすることがない。
【0012】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。尚、図2に示す従来例の各部と同一の部分には同
一の符号を付して詳しい説明を省略する。
【0013】図1は本発明の一実施例を示す接合ウェー
ハの製造工程図である。まず、2枚の単結晶シリコンか
ら成るミラーウェーハを用意する。図1(a)に2枚のミ
ラーウェーハのエッジ部を断面的に示す。一方のミラー
ウェーハは半導体素子形成面となるべきボンドウェーハ
1であり、他方のミラーウェーハはその補強材となるべ
きベースウェーハ2である。ベースウェーハ2の表面に
は、予め酸化により酸化シリコン膜(SiO2膜)3を形成し
ておく。尚、酸化シリコン膜3が中間層となるように、
2枚のシリコンウェーハ1,2をミラー面1M,2M側
で重ね合わせることができるのであれば、酸化シリコン
膜3は、2枚のシリコンウェーハ1,2のうちの少なく
とも一方のシリコンウェーハのミラー面1M,2Mに形
成されていればよい。
【0014】次に、このウェーハ1,2同士を酸化膜3
を介してミラー面1M,2M側で重ね合わせてCVD装
置に入れ、所定の温度・時間(例えば、約1100℃で
3時間)で加熱接着する。
【0015】そして、接合一体化された2枚のシリコン
ウェーハ1,2のエッジ部に、ポリシリコン4をCVD
法により堆積成長させる(図1(b))。その結果、同図
(b)に示すように、2枚のシリコンウェーハ1,2のエ
ッジ部における未結合部分1a,2aの間にポリシリコ
ンが補強材料として充填される。
【0016】本実施例では、ポリシリコンを補強材料と
して用いているが、これに代え酸化シリコン,窒化シリ
コン等の補強材料を用いても十分な強度及び接着力を得
ることができる。本発明において、ポリシリコンを補強
材料として用いたときは、後述研削・研磨加工を、ボン
ドウェーハの研磨速度と同じレベルで行うことができ、
有利である。また、本発明において、ポリシリコンを用
いた接合ウェーハは、エッチング処理を有効に行い得る
ものである。
【0017】本実施例では、CVD法によりポリシリコ
ン4の堆積を行うが、未結合部分1a,2aの間にポリ
シリコン4が回り込んで堆積し、充填されるような方法
であれば、CVD法に限らず採用可能である。
【0018】ついで、平面研削・研磨によって、ボンド
ウェーハ1を背面から所定の厚さに研削・研磨して薄膜
化すると、図1(c)に示す接合ウェーハを得ることがで
きる。ここで、図1(b)中、点線より上の部分は、研削
・研磨により除去される部分を示している。ボンドウェ
ーハ1とベースウェーハ2とのエッジ部の未結合部分
は、ポリシリコン4が埋まり密着されているので、研削
・研磨加工中にボンドウェーハ1の一部が剥がれてパー
ティクルが発生することがなく、よってボンドウェーハ
1表面が汚染されたり傷ついたりすることもない。
【0019】
【発明の効果】以上説明した通り本発明の接合ウェーハ
によれば、2枚のシリコンウェーハが酸化膜を介しミラ
ー面側で接合一体化されて成る接合ウェーハにおいて、
前記2枚のシリコンウェーハのエッジ部における未結合
部分の間に補強材料が充填されているため、エッジ部の
未結合部分が剥がれにくい接合ウェーハを実現すること
ができる。
【0020】また、本発明の接合ウェーハの製造方法に
よれば、2枚のシリコンウェーハのうちの少なくとも一
方のシリコンウェーハのミラー面に酸化膜を形成し、こ
の酸化膜が中間層となるように前記2枚のシリコンウェ
ーハをミラー面側で重ね合わせ、所定の温度で加熱して
接合一体化させる接合ウェーハの製造方法において、前
記接合一体化された2枚のシリコンウェーハのエッジ部
の未結合部分に、例えばCVD法により、補強材料を堆
積させることにより上記未結合部分が、補強材料によっ
て埋まり密着するため、この結合部分が研削・研磨加工
中に剥がれてパーティクルが発生するのを防止すること
ができる。
【図面の簡単な説明】
【図1】本発明の実施例の製造工程を示す図。
【図2】従来例を説明するための図。
【符号の説明】
1 …ボンドウェーハ 1a …未結合部分 1M …ミラー面 2 …ベースウェーハ 2a …未結合部分 2M …ミラー面 3 …酸化シリコン膜(SiO2膜) 4 …ポリシリコン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】2枚のシリコンウェーハが酸化膜を介しミ
    ラー面側で接合一体化されて成る接合ウェーハにおい
    て、 前記2枚のシリコンウェーハのエッジ部における未結合
    部分の間に補強材料が充填されていることを特徴とする
    接合ウェーハ。
  2. 【請求項2】2枚のシリコンウェーハのうちの少なくと
    も一方のシリコンウェーハのミラー面に酸化膜を形成
    し、該酸化膜が中間層となるように前記2枚のシリコン
    ウェーハをミラー面側で重ね合わせ、所定の温度で加熱
    して接合一体化させる接合ウェーハの製造方法におい
    て、 前記接合一体化された2枚のシリコンウェーハのエッジ
    部における未結合部分の間に補強材料を堆積させ、しか
    る後一方のシリコンウェーハを研削・研磨して薄膜化す
    ることを特徴とする接合ウェーハの製造方法。
JP10725392A 1992-04-27 1992-04-27 接合ウェーハ及びその製造方法 Pending JPH05304062A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10725392A JPH05304062A (ja) 1992-04-27 1992-04-27 接合ウェーハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10725392A JPH05304062A (ja) 1992-04-27 1992-04-27 接合ウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH05304062A true JPH05304062A (ja) 1993-11-16

Family

ID=14454366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10725392A Pending JPH05304062A (ja) 1992-04-27 1992-04-27 接合ウェーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH05304062A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530881A (zh) * 2019-09-19 2021-03-19 铠侠股份有限公司 半导体装置及其制造方法
WO2023026806A1 (ja) 2021-08-26 2023-03-02 株式会社荏原製作所 基板処理方法および基板処理装置
WO2023026719A1 (ja) 2021-08-27 2023-03-02 株式会社荏原製作所 基板処理方法および基板処理装置
WO2023042547A1 (ja) 2021-09-14 2023-03-23 株式会社荏原製作所 基板処理装置、および基板処理方法
KR20240046827A (ko) 2021-09-01 2024-04-09 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530881A (zh) * 2019-09-19 2021-03-19 铠侠股份有限公司 半导体装置及其制造方法
JP2021048303A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 半導体装置
US11621239B2 (en) 2019-09-19 2023-04-04 Kioxia Corporation Semiconductor device and method for manufacturing the same
CN112530881B (zh) * 2019-09-19 2024-02-27 铠侠股份有限公司 半导体装置及其制造方法
WO2023026806A1 (ja) 2021-08-26 2023-03-02 株式会社荏原製作所 基板処理方法および基板処理装置
KR20240046589A (ko) 2021-08-26 2024-04-09 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 방법 및 기판 처리 장치
WO2023026719A1 (ja) 2021-08-27 2023-03-02 株式会社荏原製作所 基板処理方法および基板処理装置
KR20240049338A (ko) 2021-08-27 2024-04-16 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 방법 및 기판 처리 장치
KR20240046827A (ko) 2021-09-01 2024-04-09 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 방법
WO2023042547A1 (ja) 2021-09-14 2023-03-23 株式会社荏原製作所 基板処理装置、および基板処理方法
KR20240052985A (ko) 2021-09-14 2024-04-23 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 장치 및 기판 처리 방법

Similar Documents

Publication Publication Date Title
US5340435A (en) Bonded wafer and method of manufacturing it
JPH0636413B2 (ja) 半導体素子形成用基板の製造方法
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
JPH07118505B2 (ja) 誘電体分離基板の製造方法
JPH098124A (ja) 絶縁分離基板及びその製造方法
JPH06275525A (ja) Soi基板及びその製造方法
JPH05304062A (ja) 接合ウェーハ及びその製造方法
JPH0613456A (ja) 半導体装置の製造方法
JP2699359B2 (ja) 半導体基板の製造方法
JP2000030993A (ja) Soiウェーハの製造方法およびsoiウェーハ
JPH0613593A (ja) 半導体基板
JPH0563071A (ja) 誘電体分離基板の製造方法
JP2542609B2 (ja) 半導体装置の製造方法
JPH01305534A (ja) 半導体基板の製造方法
JP3846657B2 (ja) 貼り合わせ基板およびその製造方法
JPH03265153A (ja) 誘電体分離基板およびこれを用いた半導体集積回路装置
JPH056883A (ja) 半導体基板の製造方法
JP3488927B2 (ja) 誘電体分離基板及びその製造方法
JPH05226464A (ja) 貼り合わせ誘電体分離ウェーハの製造方法
JP2754295B2 (ja) 半導体基板
JPH04199632A (ja) Soiウエハ及びその製造方法
JPH03250666A (ja) 半導体膜の製造方法
JP2608443B2 (ja) 半導体ウエハの製造方法
JPH1197320A (ja) Soi基板の製造方法
JPH02106075A (ja) 半導体装置の製造方法