JP2021048303A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021048303A
JP2021048303A JP2019170519A JP2019170519A JP2021048303A JP 2021048303 A JP2021048303 A JP 2021048303A JP 2019170519 A JP2019170519 A JP 2019170519A JP 2019170519 A JP2019170519 A JP 2019170519A JP 2021048303 A JP2021048303 A JP 2021048303A
Authority
JP
Japan
Prior art keywords
insulating film
metal pad
substrate
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019170519A
Other languages
English (en)
Inventor
宜弘 魚住
Nobuhiro Uozumi
宜弘 魚住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019170519A priority Critical patent/JP2021048303A/ja
Priority to TW109129741A priority patent/TWI760831B/zh
Priority to CN202010939779.9A priority patent/CN112530881B/zh
Priority to US17/020,438 priority patent/US11621239B2/en
Publication of JP2021048303A publication Critical patent/JP2021048303A/ja
Priority to US18/146,222 priority patent/US12068267B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54Providing fillings in containers, e.g. gas fillings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05546Dual damascene structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05547Structure comprising a core and a coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091Disposition
    • H01L2224/0918Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009Pre-treatment of the bonding area
    • H01L2224/8003Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034Bonding interfaces of the bonding area
    • H01L2224/80357Bonding interfaces of the bonding area being flush with the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80365Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/822Applying energy for connecting
    • H01L2224/82201Compression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10156Shape being other than a cuboid at the periphery
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10157Shape being other than a cuboid at the active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】貼合プロセスに起因する特性、品質、製造歩留り等の低下を抑制することを可能にした半導体装置を提供する。【解決手段】実施形態の半導体装置1は、半導体基板に設けられた第1の金属パッド5と、第1の金属パッド5に接続された第1の回路12とを有する第1のチップ構成部2と、第1の金属パッド5と接合された第2の金属パッド8と、第2の金属パッド8に接続された第2の回路14とを有し、第1のチップ構成部2に貼合された第2のチップ構成部3とを備える貼合基板4と、貼合基板4の外周部における第1のチップ構成部2と第2のチップ構成部3との未貼合領域15に充填され、少なくとも一部分に窒化珪素及び窒素含有炭化珪素からなる群より選ばれる少なくとも1つを含む絶縁膜17とを具備する【選択図】図2

Description

本発明の実施形態は、半導体装置に関する。
半導体装置の高密度化や装置面積の有効活用等を図るために、例えばメモリセルを有する半導体基板と、CMOS等の周辺回路を有する半導体基板とを、各半導体基板にそれぞれ設けられた金属パッド同士を接合しつつ貼り合せる貼合プロセスが適用されている。貼合プロセスを適用した半導体装置及びその製造方法においては、少なくとも一方の半導体基板を薄膜化する際のチッピングや剥がれ等を抑制し、半導体装置の品質や製造歩留りを高めることが求められている。
特開平5−047617号公報
本発明の解決しようとする課題は、貼合プロセスに起因する特性、品質、製造歩留り等の低下を抑制することを可能にした半導体装置を提供することにある。
実施形態の半導体装置は、半導体基板に設けられた第1の金属パッドと、前記第1の金属パッドに接続された第1の回路とを有する第1のチップ構成部と、前記第1の金属パッドと接合された第2の金属パッドと、前記第2の金属パッドに接続された第2の回路とを有し、前記第1のチップ構成部に貼合された第2のチップ構成部とを備える貼合基板と、前記貼合基板の外周部における前記第1のチップ構成部と前記第2のチップ構成部との未貼合領域に充填され、少なくとも一部分に窒化珪素及び窒素含有炭化珪素からなる群より選ばれる少なくとも1つを含む絶縁膜とを具備する。
第1の実施形態の半導体装置を示す断面図である。 第1の実施形態の半導体装置の最終構造を示す断面図である。 第1の実施形態の半導体装置における金属パッド間の接合状態の一例を示す断面図である。 第1の実施形態の半導体装置の製造工程を示す断面図である。 第2の実施形態の半導体装置を示す断面図である。 第2の実施形態の半導体装置の製造工程を示す断面図である。 第3の実施形態の半導体装置を示す断面図である。 第4の実施形態の半導体装置を示す断面図である。 第4の実施形態の半導体装置の変形例を示す断面図である。 実施形態の半導体装置を用いた半導体チップの構成例を示す断面図である。
以下、実施形態の半導体装置及びその製造方法について、図面を参照して説明する。なお、各実施形態において、実質的に同一の構成部位には同一の符号を付し、その説明を一部省略する場合がある。図面は模式的なものであり、厚さと平面寸法との関係、各部の厚さの比率等は現実のものとは異なる場合がある。説明中の上下等の方向を示す用語は、特に明記が無い場合には後述する第1の半導体基板の金属パッドの形成面を上とした場合の相対的な方向を示し、重力加速度方向を基準とした現実の方向とは異なる場合がある。
(第1の実施形態)
図1及び図2は第1の実施形態による半導体装置1(1A)の一部を示す断面図である。図1は貼合基板を構成する2つの半導体基板のうちの一方をバックグラインドや薬液処理により薄厚化する前段階の半導体装置1Aを示し、図2は一方の半導体基板をバックグラインドや薬液処理により薄厚化した後段階の半導体装置1Aを示している。
図1に示す半導体装置1Aは、第1の半導体基板2と第2の半導体基板3とを備えている。第1の半導体基板2と第2の半導体基板3とは貼合されており、貼合基板4を形成している。すなわち、半導体装置1Aは、貼合基板4を備えている。符号Sは第1の半導体基板2と第2の半導体基板3との貼合面を示している。貼合面Sは便宜的に示したものであり、第1の半導体基板2と第2の半導体基板3とは一体化されているため、視認可能な接合界面は存在していない場合がある。ただし、貼合基板4の断面を解析することにより第1の半導体基板2と第2の半導体基板3とが貼合されていることは判別できる。
第1の半導体基板2は、複数の第1の金属パッド5を有している。第1の金属パッド5には、第1の配線層6が接続されている。第1の金属パッド5及び第1の配線層6は、層間絶縁膜としての第1の絶縁層7内に埋め込まれている。第2の半導体基板3は、複数の第2の金属パッド8を有している。第2の金属パッド8には、第2の配線層9が接続されている。第2の金属パッド8及び第2の配線層9は、層間絶縁膜としての第2の絶縁層10内に埋め込まれている。ここでは、第1及び第2の金属パッド5、8に第1及び第2の配線層6、9が接続された状態を示しているが、第1及び第2の金属パッド5、8の一部は配線層に接続されていないダミーパッドであってもよい。
第1の半導体基板2は、例えばCMOS等のトランジスタや受動素子等の周辺回路(図示せず)と、それら周辺回路と第1の金属パッド5の少なくとも一部とを接続する配線層とを含む第1の回路(図示せず)が基板部分11上に設けられた第1の回路領域12を有している。第2の半導体基板3は、例えば複数のイメーセンサの画素を含む画素アレイや複数のメモリセルを含むメモリセルアレイ、ソース線、複数のワード線、複数のビット線、第2の金属パッド8の少なくとも一部に接続された配線層等を含む第2の回路(図示せず)が基板部分13下に設けられた第2の回路領域14を有している。第1及び第2の回路領域12、14については後に詳述する。第1の半導体基板2は例えば制御回路チップを構成し、第2の半導体基板3は例えばアレイチップを構成する。
第2の半導体基板3は、図2に示すように、少なくとも第2の回路領域14が残存するように貼合基板4にバックグラインドや薬液処理を施して薄厚化される。その際、第2の半導体基板3の基板部分13は残存していなくてもよいし、残存していてもよい。図2に示す半導体装置1Aにおいて、第1の金属パッド5や第1の回路領域12を有する第1の半導体基板2は、第1のチップ構成部となる。また、第2の金属パッド8や第2の回路領域14を有し、基板部分13が削除された第2の半導体基板3、言い換えると基板部分13が削除された第2の半導体基板3の残存部分は、第2のチップ構成部となる。
第1の金属パッド5と第2の金属パッド8は、第1の半導体基板2と第2の半導体基板3との貼合に寄与するものである。また、第1の絶縁層7と第2の絶縁層10も、第1の半導体基板2と第2の半導体基板3との貼合に寄与するものである。第1及び第2の金属パッド5、8には、銅や銅合金等が用いられるが、それら以外の金属等の導電性材料からなるものであってもよい。第1及び第2の絶縁層7、10には、酸化珪素(SiO)、窒化珪素(SiN)、炭化珪素(SiC)、酸窒化珪素(SiON)、窒素含有炭化珪素(SiCN)等の無機絶縁材料が用いられるが、それら以外の絶縁材料からなるものであってもよい。また、第1及び第2の絶縁層7、10は、一種類もしくは複数の材料を積層した構造であってもよい。
第1の半導体基板2に露出させた第1の金属パッド5の表面と第2の半導体基板3に露出させた第2の金属パッド8の表面とを、金属間の元素拡散、ファンデルワールス力、体積膨張や溶融による再結晶化等により直接接合すると共に、第1の半導体基板2に露出させた第1の絶縁層7の表面と第2の半導体基板3に露出させた第2の絶縁層10の表面とを、絶縁物間の元素拡散、ファンデルワールス力、脱水縮合やポリマー化等の化学反応等により直接接合することによって、第1の半導体基板2と第2の半導体基板3とは貼合されている。
第1の半導体基板2と第2の半導体基板3とを貼合するにあたって、第1及び第2の半導体基板2、3は、第1及び第2の金属パッド5、8が露出する表面を平坦化するために、例えば化学機械研磨(CMP:Chemical Mechanical Polishing)により加工される。第1及び第2の半導体基板2、3の表面をCMPにより加工した場合、外周の角部が丸まってしまう場合がある。このような第1の半導体基板2と第2の半導体基板3とを貼合すると、角部の丸みに基づいて表面が後退していることにより貼合基板4の外周部に未貼合領域15が生じてしまう場合がある。
貼合基板4の外周部に未貼合領域15が存在する場合、第1及び第2の金属パッド5、8を形成する銅等の金属材料が拡散して半導体装置1Aを汚染する場合がある。図3は、半導体装置1Aにおける第1及び第2の金属パッド5、8間の接合状態の一例を示す断面図である。図3において、符号16はバリアメタル層である。図3に示すように、第1の金属パッド5と第2の金属パッド8との間に位置ずれが生じていると、金属パッド5、8の表面が貼合面Sに露出することになる。このような金属パッド5、8の露出表面から銅等の金属材料が拡散することにより汚染が生じるおそれがある。また、未貼合領域が金属パッド部まで到達している場合は、金属表面が露出した状態となり、そこから基板自体や製造装置への金属材料の汚染が拡がるおそれがある。これらは半導体装置1Aの電気特性の低下要因となる。
第1の実施形態の半導体装置1Aにおいては、貼合基板4の外周部に生じた未貼合領域15に絶縁膜17が充填されている。絶縁膜17は、第1及び第2の回路領域12、14の電気特性への影響を抑制する上で、低温(例えば450℃以下)での成膜が可能な、窒化珪素(SiN)及び窒素含有炭化珪素(SiCN)から選ばれる少なくとも1つを含んでいる。SiNやSiCNは、銅(Cu)等の金属材料の拡散バリアとして機能するため、第1及び第2の金属パッド5、8の露出表面からの銅等の金属材料の拡散及び汚染に起因する電気特性の低下等を抑制することが可能になる。絶縁膜17は一種類の材料で形成することに限らず、複数の材料の混合膜又は積層膜であってもよい。なお、SiNやSiCNは、特に低温で製膜される場合に、未貼合領域15への充填性に劣るおそれがある。このような点に対して、例えば未貼合領域15や絶縁膜17の一部をトリミングしたり(第2及び第3の実施形態)、あるいはSiNやSiCNを含む絶縁膜17と充填性に優れる絶縁材料とを併用する(第4の実施形態)ことが有効である。
外周部に未貼合領域15が存在する貼合基板4について、例えば第2の半導体基板3の裏面を研削する、いわゆるバックグラインドを行うと、チッピングや剥がれが生じて半導体装置1Aの品質や製造歩留りを低下させる要因となる。そのような点に対し、未貼合領域15に絶縁膜17を充填することによって、バックグラインド時におけるチッピングや剥がれを抑制することができる。また、未貼合領域が金属パッド部まで到達している場合は、金属表面が露出した状態となり、そこから基板自体や製造装置への金属材料の汚染が拡がるおそれがある。これに対し、未貼合領域15に絶縁膜17を充填することによって、バックグラインドや薬液処理時、及びそれ以降の製造プロセス装置における金属材料の基板や製造装置への汚染を抑制することができる。従って、半導体装置1Aの品質や製造歩留りを高めることが可能になる。また、未貼合領域15全体を除去するように貼合基板4の外周部をトリミングすることで、バックグラインド時等の不良を抑制することが考えられる。ただし、トリミング領域は完全に未貼合領域を除去するため、素子形成領域が小さくなってしまう問題がある。これに対し、未貼合領域15に絶縁膜17を充填することによって、トリミングが不要になったり、またトリミングする場合であってもトリミング領域を縮小することができるため、素子形成領域を拡大することが可能になる。
第1の実施形態の半導体装置1Aは、例えば以下のようにして製造される。半導体装置1Aの製造工程について、図4を参照して説明する。まず、図4(A)に示すように、第1の金属パッド5及び第1の絶縁層7の表面が露出された第1の半導体基板2と、第2の金属パッド8及び第2の絶縁層10の表面が露出された第2の半導体基板3とを用意する。第1及び第2の半導体基板2、3の表面は、それぞれCMPにより平坦化されている。この際、第1及び第2の半導体基板2、3の第1及び第2の絶縁層7、10の角部がCMPにより丸まってしまい、第1及び第2の半導体基板2、3の外周部の表面が後退してしまう場合がある。
次に、図4(B)に示すように、第1の金属パッド5及び第1の絶縁層7の表面が露出された第1の半導体基板2と、第2の金属パッド8及び第2の絶縁層10の表面が露出された第2の半導体基板3とを貼合する。貼合プロセスは従来から公知の条件より実施される。例えば、第1の半導体基板2と第2の半導体基板3とを機械的圧力により貼り合わせる。これによって、第1の絶縁層7と第2の絶縁層10とが接合されて一体化する。次いで、第1の半導体基板2及び第2の半導体基板3を、例えば400℃の温度でアニールする。これによって、第1の金属パッド5と第2の金属パッド8とが接合され、これら第1及び第2の金属パッド5、8間が電気的に接続されると共に一体化される。
このようにして、第1の半導体基板2と第2の半導体基板3とを貼合した貼合基板4を作製する。この際、上述した第1及び第2の半導体基板2、3の外周部に生じた丸みに基づく表面の後退によって、貼合基板4の外周部には第1の半導体基板2と第2の半導体基板3とが貼合していない未貼合領域15が形成される。未貼合領域15は、上記したように第1及び第2の金属パッド5、8の露出表面からの銅等の金属材料の拡散及び汚染の発生要因となったり、またバックグラインド時のチッピングや剥がれの発生要因となる。そこで、図4(C)に示すように、未貼合領域15に絶縁膜17を充填する。
未貼合領域15への絶縁膜17の充填工程は、例えば前述したような絶縁材料を外周CVD(Chemical Vapor Deposition/化学蒸着)にて成膜することにより実施される。絶縁材料を含む塗布液を塗布法により成膜することによって、絶縁膜17を充填してもよい。また、外周CVDや外周塗布等で絶縁材料を未貼合領域15に充填した後、リフローしてもよい。絶縁材料を充填した後にリフローすることによって、未貼合領域15への絶縁膜17の充填性を高めることができる場合がある。
上述したように、貼合基板4の外周部に生じる未貼合領域15にSiNやSiCNを含む絶縁膜17を充填することによって、第1及び第2の金属パッド5、8の露出表面からの銅等の金属材料の拡散及び汚染に起因する電気特性の低下等を抑制することが可能になる。また、貼合基板4の外周部に生じる未貼合領域15に絶縁膜17を充填することによって、未貼合領域15に起因するバックグラインド時のチッピングや剥がれを抑制することができる。従って、図4(D)に示すように、貼合基板4の外周部をトリミングすることなく、例えば第2の半導体基板3の裏面(第2の金属パッド8が形成された面とは反対側の面)をバックグラインドや薬液処理し、第2の半導体基板3の厚さを所望の厚さまで薄膜化することができる。このような半導体装置1A及びその製造方法によれば、半導体装置1Aの製造歩留りを高めることができるだけでなく、半導体装置1Aの特性、品質、信頼性等を向上させることが可能になる。さらに、貼合基板4の面積を有効に利用することができるため、半導体装置1Aから作製される半導体チップの製造コストを低減することが可能になる。
(第2の実施形態)
次に、第2の実施形態の半導体装置1Bについて、図5を参照して説明する。図5に示す半導体装置1Bは、第1の実施形態と同様に、第1の半導体基板2と第2の半導体基板3とを貼合して作製した貼合基板4を備えている。また、第1の半導体基板2及び第2の半導体基板3の具体的な構成も第1の実施形態と同様である。貼合基板4は、第1の実施形態と同様に、外周部に存在する未貼合領域15を有している。
第2の実施形態の半導体装置1Bの第1の実施形態の半導体装置1Aとの違いは、貼合基板4の外周部を第2の半導体基板3側から第1の半導体基板2の少なくとも一部が残存するようにトリミングした後に、未貼合領域15に絶縁膜17が充填されている。絶縁膜17は、第1の実施形態と同様な絶縁材料により形成される。絶縁膜17は一種類の材料で形成することに限らず、複数の材料の混合膜又は積層膜であってもよい。SiNやSiCNを含む絶縁膜17は、低温で成膜できる反面、未貼合領域15への充填性に劣るおそれがある。このような点に対し、貼合基板4の外周部をトリミングし、絶縁膜17を充填する未貼合領域15の容積を低減することが有効である。なお、トリミングは、第1の半導体基板2側から第2の半導体基板の少なくとも一部を残存させるようにしてもよい。
すなわち、貼合基板4の外周部には、第2の半導体基板3の外周部分及び未貼合領域15の一部を切り欠くように切り欠き部18が設けられている。切り欠き部18は、絶縁膜17を充填する前に形成される。切り欠き部18は、第1の半導体基板2の一部に達するように、未貼合領域15の一部を切り欠きつつ、第2の半導体基板3の外周部分を切り欠くものである。従って、貼合基板4の外周部には、第2の半導体基板3の側面及び第1の半導体基板2の側面の一部を平坦化した段差面と、第1の半導体基板2の一部を平坦に切り欠くことにより形成された水平断面とを有する段差形状の切り欠き部18が設けられている。未貼合領域15の一部は、切り欠き部18により削除されている。このような切り欠き部18及び未貼合領域15の残存部分に絶縁膜17が形成及び充填されている。
貼合基板4の外周部をトリミングして切り欠き部18を形成することで、未貼合領域15の内部への絶縁膜17の充填性を高めることができる。第2の実施形態においては、貼合基板4の外周部をトリミングしているものの、未貼合領域15を全て除去するようにトリミングする必要はない。貼合基板4の外周部のトリミングは、絶縁膜17の充填性を高め得る程度に実施すればよい。従って、未貼合領域15を全て除去することに比べて、貼合基板4における素子形成面積を極端に低減することはなく、貼合基板4における素子形成領域を有効に利用することが可能となる。なお、第2の実施形態の半導体装置1Bは、第1の実施形態の図2に示した半導体装置1Aと同様に、少なくとも第2の回路領域14が残存するように貼合基板4にバックグラインドや薬液処理を施して薄厚化される。
貼合基板4の外周部のトリミングによる絶縁膜17の充填性の向上効果は、SiNやSiCNを含む絶縁膜17に限らず、他の絶縁材料を使用したときにおいても有効である。すなわち、バックグラインド時のチッピングや剥がれを抑制するためには、各種の絶縁材料を適用することができる。そのような場合においても、未貼合領域15の一部を除去するための貼合基板4の外周部のトリミングは有効である。後述する第3の実施形態も同様である。そのような場合の絶縁膜としては、酸化珪素(SiO)、窒化珪素(SiN)、酸窒化珪素(SiON)、窒素含有炭化珪素(SiCN)、酸化アルミニウム(AlO)等の無機絶縁材料を用いることができる。ホウ素(B)、リン(P)、フッ素(F)、炭素(C)等の不純物を含む酸化珪素、いわゆるドープドガラスを絶縁膜に適用してもよい。ドープドガラスを用いた場合、成膜後に低温(例えば450℃以下)リフローを行うことも、充填性を高める上で有効である。
第2の実施形態の半導体装置1Bは、例えば以下のようにして製造される。半導体装置1Bの製造工程について、図6を参照して説明する。図6(A)に示すように、第1の金属パッド5及び第1の絶縁層7の表面が露出された第1の半導体基板2と、第2の金属パッド8及び第1の絶縁層10の表面が露出された第2の半導体基板3とを貼合する。貼合までの工程は第1の実施形態と同様に行われる。このため、貼合基板4の外周部には第1の半導体基板2と第2の半導体基板3とが貼合していない未貼合領域15が形成される。
次に、図6(B)に示すように、貼合基板4の外周部を第2の半導体基板3側から第1の半導体基板2の少なくとも一部が残存するようにトリミングして切り欠き部18を形成する。トリミング工程は、例えば回転ブレード等で機械的に研削することにより実施される。切り欠き部18は、未貼合領域15の一部のみを削除するように形成される。従って、貼合基板4における素子形成面積を極端に低減することはない。次いで、図6(C)に示すように、未貼合領域15に絶縁材料を充填しつつ、切り欠き部18における第1及び第2の半導体基板2、3の側面や第1の半導体基板2の水平断面を絶縁材料で覆うことにより絶縁膜17を形成する。絶縁材料の充填及び形成工程は、第1の実施形態における絶縁膜17の形成工程と同様にして実施される。この後、図6(D)に示すように、例えば第2の半導体基板3の裏面をバックグラインドや薬液処理し、第2の半導体基板3の厚さを所望の厚さまで薄厚化することができる。なお、トリミングは、第1の半導体基板2側から第2の半導体基板の少なくとも一部を残存させるようにしてもよい。
上述したように、貼合基板4の外周部に切り欠き部18を形成した後に未貼合領域15に絶縁膜17を充填することによって、未貼合領域15への絶縁膜17の充填性を高めることができる。従って、未貼合領域15に起因する第1及び第2の金属パッド5、8の露出表面からの銅等の金属材料の拡散及び汚染に起因する電気特性の低下、またバックグラインド時のチッピングや剥がれをより効果的に抑制することができる。また、貼合基板4の外周部のトリミングは、絶縁膜17の充填性を高め得る程度に実施すればよいため、貼合基板4における素子形成面積を極端に低減することはない。従って、貼合基板4における素子形成領域を有効に利用することが可能となる。そして、第2の実施形態の半導体装置1B及びその製造方法によれば、第1の実施形態と同様に、半導体装置1Bの製造歩留りを高めることができると共に、半導体装置1Bの電気特性、品質、信頼性等を向上させることが可能になる。さらに、貼合基板4の面積を有効に利用することができるため、半導体装置1Bから作製される半導体チップの製造コストを低減することが可能になる。
(第3の実施形態)
次に、第3の実施形態の半導体装置1Cについて、図7を参照して説明する。図7に示す半導体装置1Cは、第1の実施形態による半導体装置1Aに対して、未貼合領域15に充填された絶縁膜17の一部及び貼合基板4の外周部をトリミングすることにより形成された切り欠き部18を有している。切り欠き部18の形状は、第2の実施形態とおおよそ同様である。すなわち、切り欠き部18は、第1の半導体基板2の一部に達するように、絶縁膜17の一部を切り欠きつつ、第2の半導体基板3の外周部分を切り欠くものである。貼合基板4の外周部には、第2の半導体基板3の側面、未貼合領域15に充填された絶縁膜17、及び第1の半導体基板2の側面の一部を平坦化した段差面と、第1の半導体基板2の一部を平坦に切り欠くことにより形成された水平断面とを有する段差形状の切り欠き部18が設けられている。なお、トリミングは、第1の半導体基板2側から第2の半導体基板の少なくとも一部を残存させるようにしてもよい。絶縁膜17は一種類の材料で形成することに限らず、複数の材料の混合膜又は積層膜であってもよい。
第3の実施形態の半導体装置1Cにおいて、貼合基板4の外周部のトリミング及びそれによる切り欠き部18の形成は、未貼合領域15に絶縁膜17を充填した後に実施される。未貼合領域15に絶縁膜17を充填した後にトリミングすることで、絶縁膜17として例えばSiNやSiCNを特に低温で成膜した際に、未貼合領域15の絶縁膜17が充填されていない部分、すなわち未貼合領域15の外周側における絶縁膜17の未充填部分が仮に生じたとしても、そのような未充填部分をトリミングにより除去することができる。従って、未貼合領域15に起因する第1及び第2の金属パッド5、8の露出表面からの銅等の金属材料の拡散及び汚染に起因する電気特性の低下、またバックグラインド時のチッピングや剥がれをより効果的に抑制することができる。なお、第3の実施形態の半導体装置1Cは、第1の実施形態の図2に示した半導体装置1Aと同様に、少なくとも第2の回路領域14が残存するように貼合基板4にバックグラインドや薬液処理を施して薄厚化される。
(第4の実施形態)
次に、第4の実施形態の半導体装置1Dについて、図8を参照して説明する。図8に示す半導体装置1Dは、絶縁膜の構造が異なることを除いて、第1の実施形態の半導体装置1Aと同様な構成を有している。第4の実施形態の半導体装置1Dにおける絶縁膜17は、貼合基板4の外周部に存在する未貼合領域15に露出する第1及び第2の半導体基板2、3の表面に沿って形成され、それら表面を覆う第1の絶縁膜19と、第1の絶縁膜19の未充填部分としての未貼合領域15に充填された第2の絶縁膜20とを有している。第1の絶縁膜19は、SiN及びSiCNから選ばれる少なくとも1つを含む。
すなわち、SiNやSiCNは特に低温での成膜時に、未貼合領域15への充填性に劣るおそれがある。第4の実施形態の半導体装置1Dにおいては、未貼合領域15に露出する第1及び第2の半導体基板2、3の表面をSiNやSiCNを含む第1の絶縁膜19で覆っている。第1の絶縁膜19は未貼合領域15に露出する第1及び第2の半導体基板2、3の表面を覆うことが可能な範囲で形成される。第1の絶縁膜19の形成後に残存する未貼合領域15に、充填性に優れる酸化珪素(SiO)、B、P、F、C等の不純物を含む酸化珪素(ドープドガラス)、酸窒化珪素(SiON)等を含む第2の絶縁膜20を充填している。これによって、SiNやSiCNを含む第1の絶縁膜19を用いた上で、未貼合領域15への絶縁膜17の充填性を高めることができる。特に、第2の絶縁膜20としてドープドガラスを用いて、成膜後に低温リフローすることは、未貼合領域15への絶縁膜17の充填性を高める上で非常に有効である。また、第1及び第2の絶縁膜19、20は、一種類に限らず、複数の材料を混合又は積層して形成してもよい。
第4の実施形態の半導体装置1Dは、図9に示すように、貼合基板4の外周部をトリミングして切り欠き部18を形成した後に、2層構造の絶縁膜17を未貼合領域15に充填するようにしてもよい。この場合、第2の実施形態に示した製造工程において、絶縁膜17として第1の絶縁膜19及び第2の絶縁膜20を順に形成することを除いて、同様な製造工程を適用することができる。第2の絶縁膜20は、一種類に限らず、複数の材料を混合又は積層して形成してもよい。また、第4の実施形態の半導体装置1Dにおいても、第3の実施形態と同様に、第1及び第2の絶縁膜19、20を形成した後に、未貼合領域15に充填された絶縁膜17の一部及び貼合基板4の外周部をトリミングしてもよい。
(第5の実施形態)
次に、上述した各実施形態の半導体装置1(1A、1B、1C、1D)を用いて作製される半導体チップの一例について、図10を参照して説明する。図10に示す半導体チップ21は、第1の回路領域を有する第1の半導体基板2の一部からなる制御回路チップ22と、第2の回路領域を有する第2の半導体基板3の一部からなるアレイチップ23とを備えている。このような半導体チップ21は、各実施形態の半導体装置1を各チップ領域に沿って切断して個片化することにより作製される。従って、制御回路チップ22とアレイチップ23とは貼合されている。
アレイチップ23は、複数のメモリセルを含むメモリセルアレイ24と、メモリセルアレイ24上の絶縁膜25と、メモリセルアレイ24下の層間絶縁膜26とを備えている。回路チップ22は、アレイチップ23下に設けられている。符号Sは、アレイチップ23と制御回路チップ22との貼合面を示す。制御回路チップ22は、層間絶縁膜27と、層間絶縁膜27下の基板28とを備えている。基板28は、例えばシリコン基板等の半導体基板である。絶縁膜25、26、27は、例えば酸化珪素膜、窒化珪素膜、酸窒化珪素膜等であり、一種類又は複数の材料を混合又は積層して構造であってもよい。
図10は、基板28の表面に平行で互いに垂直なX方向及びY方向と、基板28の表面に垂直なZ方向とを示している。ここでは、+Z方向を上方向として取り扱い、−Z方向を下方向として取り扱う。例えば、アレイチップ23において第2の回路領域として機能するメモリセルアレイ24は基板28の上方に位置しており、基板28はメモリセルアレイ24の下方に位置している。−Z方向は、重力方向と一致していても一致していなくてもよい。
アレイチップ23は、メモリセルアレイ24内の電極層として、複数のワード線WLとソース線BGとビット線BLと図示を省略した選択ゲートとを備えている。図10はメモリセルアレイ24の階段構造部を示している。ワード線WLを貫通する柱状部CLは、一端がソース線BGと電気的に接続され、他端がビット線BLと電気的に接続され、柱状部CLとワード線WLとの交差部にメモリセルが形成されている。
制御回路チップ22は、複数のトランジスタ29を備えている。各トランジスタ29は、基板28上にゲート絶縁膜を介して設けられたゲート電極30と、基板28内に設けられた不図示のソース拡散層及びドレイン拡散層とを備えている。制御回路チップ22はさらに、これらのトランジスタ29のソース拡散層又はドレイン拡散層上に設けられた複数のプラグ31と、これらのプラグ31上に設けられ、複数の配線を含む配線層32と、配線層32上に設けられ、複数の配線を含む配線層33とを備えている。制御回路チップ22はさらに、配線層33上に設けられた複数のビアプラグ34と、絶縁膜27内でビアプラグ34上に設けられた複数の金属パッド5とを備えている。以上のような第1の回路領域を有する制御回路チップ22は、アレイチップ23を制御する制御回路(論理回路)として機能する。
アレイチップ23は、絶縁膜26内で金属パッド5上に設けられた複数の金属パッド8と、金属パッド8上に設けられた複数のビアプラグ35と、ビアプラグ35上に設けられ、複数の配線を含む配線層36とを備えている。各ワード線WLや各ビット線BLは、配線層36内の対応する配線と電気的に接続されている。アレイチップ23はさらに、絶縁膜26内や絶縁膜25内に設けられ、配線層36上に設けられたビアプラグ37と、絶縁膜25上やビアプラグ37上に設けられた金属パッド38とを備えている。
金属パッド38は図10に示す半導体チップ21の外部接続パッドとして機能し、ボンディングワイヤ、はんだボール、金属バンプ等を介して実装基板や他の装置に接続可能である。アレイチップ23はさらに、絶縁膜25および金属パッド38上に形成されたパッシベーション膜39を備えている。パッシベーション膜39は、金属パッド38の上面を露出させる開口部Pを有しており、開口部Pは例えば金属パッド38にボンディングワイヤを接続するために使用される。
なお、上述した各実施形態の構成は、それぞれ組合せて適用することができ、また一部置き換えることも可能である。ここでは、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図するものではない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲において、種々の省略、置き換え、変更等を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1,1A,1B,1C,1D…半導体装置、2…第1の半導体基板、3…第2の半導体基板、4…貼合基板、5…第1の金属パッド、6…第1の配線層、7…第1の絶縁層、8…第2の金属パッド、9…第2の配線層、10…第2の絶縁層、11,13…基板部分、12…第1の回路領域、14…第2の回路領域、15…未貼合領域、17…絶縁膜、18…切り欠き部、19…第1の絶縁膜、20…第2の絶縁膜。

Claims (5)

  1. 半導体基板に設けられた第1の金属パッドと、前記第1の金属パッドの少なくとも一部に接続された第1の回路とを有する第1のチップ構成部と、前記第1の金属パッドと接合された第2の金属パッドと、前記第2の金属パッドの少なくとも一部に接続された第2の回路とを有し、前記第1のチップ構成部に貼合された第2のチップ構成部とを備える貼合基板と、
    前記貼合基板の外周部における前記第1のチップ構成部と前記第2のチップ構成部との未貼合領域に充填され、少なくとも一部分に窒化珪素及び窒素含有炭化珪素からなる群より選ばれる少なくとも1つを含む絶縁膜と
    を具備する半導体装置。
  2. 前記絶縁膜は、前記未貼合領域に露出された前記第1及び第2のチップ構成部の表面に沿った前記未貼合領域の第1部分に充填され、窒化珪素及び窒素含有炭化珪素からなる群より選ばれる少なくとも1つを含む第1の絶縁膜と、前記未貼合領域の第2部分に充填され、酸化珪素及び酸窒化珪素からなる群より選ばれる少なくとも1つを含む第2の絶縁膜とを有する、請求項1に記載の半導体装置。
  3. 前記貼合基板は、少なくとも前記第2のチップ構成部の外周部及び前記未貼合領域の一部を切り欠くように設けられた切り欠き部を有し、前記絶縁膜は少なくとも前記未貼合領域の残部に充填されている、請求項1又は請求項2に記載の半導体装置。
  4. 半導体基板に設けられた第1の金属パッドと、前記第1の金属パッドの少なくとも一部に接続された第1の回路とを有する第1のチップ構成部と、前記第1の金属パッドと接合された第2の金属パッドと、前記第2の金属パッドの少なくとも一部に接続された第2の回路とを有し、前記第1のチップ構成部に貼合された第2のチップ構成部とを備える貼合基板と、
    前記貼合基板の外周部における前記第1のチップ構成部と前記第2のチップ構成部との未貼合領域に充填された絶縁膜とを具備し、
    前記貼合基板は、少なくとも前記第2のチップ構成部の外周部及び前記未貼合領域の一部を切り欠くように設けられた切り欠き部を有し、
    前記絶縁膜は、一部が切り欠かれた前記未貼合領域の残部に充填されている、半導体装置。
  5. 前記絶縁膜は、前記貼合基板が切り欠かれて残存した部分の表面をさらに覆うように形成されている、請求項4に記載の半導体装置。
JP2019170519A 2019-09-19 2019-09-19 半導体装置 Pending JP2021048303A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019170519A JP2021048303A (ja) 2019-09-19 2019-09-19 半導体装置
TW109129741A TWI760831B (zh) 2019-09-19 2020-08-31 半導體裝置及其製造方法
CN202010939779.9A CN112530881B (zh) 2019-09-19 2020-09-09 半导体装置及其制造方法
US17/020,438 US11621239B2 (en) 2019-09-19 2020-09-14 Semiconductor device and method for manufacturing the same
US18/146,222 US12068267B2 (en) 2019-09-19 2022-12-23 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019170519A JP2021048303A (ja) 2019-09-19 2019-09-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2021048303A true JP2021048303A (ja) 2021-03-25

Family

ID=74878751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019170519A Pending JP2021048303A (ja) 2019-09-19 2019-09-19 半導体装置

Country Status (4)

Country Link
US (2) US11621239B2 (ja)
JP (1) JP2021048303A (ja)
CN (1) CN112530881B (ja)
TW (1) TWI760831B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7523983B2 (ja) 2020-07-22 2024-07-29 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080544B2 (en) * 2021-04-21 2024-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked wafer structure and method for forming the same
JP2023140754A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 半導体記憶装置
FR3142040A1 (fr) * 2022-11-16 2024-05-17 Stmicroelectronics (Crolles 2) Sas Assemblage de plaques de circuits intégrés

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304062A (ja) * 1992-04-27 1993-11-16 Rohm Co Ltd 接合ウェーハ及びその製造方法
US20080268614A1 (en) * 2007-04-25 2008-10-30 Ku-Feng Yang Wafer Bonding
JP2012049249A (ja) * 2010-08-25 2012-03-08 Toshiba Corp 半導体装置の製造方法
WO2013108657A1 (ja) * 2012-01-17 2013-07-25 ソニー株式会社 半導体装置の製造方法
US20200006145A1 (en) * 2018-06-28 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding support structure (and related process) for wafer stacking

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678218B2 (ja) * 1991-08-07 1997-11-17 株式会社日立製作所 貼りあわせ基体とその製造方法
JP2012174937A (ja) 2011-02-22 2012-09-10 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハの貼り合わせ方法及び電子機器
JP5548173B2 (ja) * 2011-08-31 2014-07-16 株式会社東芝 半導体基板及びその製造方法
US9768089B2 (en) * 2013-03-13 2017-09-19 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
JP5921473B2 (ja) 2013-03-21 2016-05-24 株式会社東芝 半導体装置の製造方法
WO2015040784A1 (ja) 2013-09-17 2015-03-26 パナソニックIpマネジメント株式会社 半導体装置及びその製造方法
CN105448862B (zh) * 2014-09-29 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法
KR20160054712A (ko) * 2014-11-06 2016-05-17 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 패키지
KR102283330B1 (ko) * 2017-03-27 2021-08-02 삼성전자주식회사 반도체 소자
WO2019130702A1 (ja) 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2019160833A (ja) 2018-03-07 2019-09-19 東芝メモリ株式会社 半導体装置
WO2020258197A1 (en) * 2019-06-28 2020-12-30 Yangtze Memory Technologies Co., Ltd. Computation-in-memory in three-dimensional memory device
US20210320075A1 (en) * 2019-07-26 2021-10-14 Sandisk Technologies Llc Bonded assembly containing bonding pads spaced apart by polymer material, and methods of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304062A (ja) * 1992-04-27 1993-11-16 Rohm Co Ltd 接合ウェーハ及びその製造方法
US20080268614A1 (en) * 2007-04-25 2008-10-30 Ku-Feng Yang Wafer Bonding
JP2012049249A (ja) * 2010-08-25 2012-03-08 Toshiba Corp 半導体装置の製造方法
WO2013108657A1 (ja) * 2012-01-17 2013-07-25 ソニー株式会社 半導体装置の製造方法
US20200006145A1 (en) * 2018-06-28 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding support structure (and related process) for wafer stacking

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7523983B2 (ja) 2020-07-22 2024-07-29 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20230130044A1 (en) 2023-04-27
CN112530881A (zh) 2021-03-19
US11621239B2 (en) 2023-04-04
US20210091024A1 (en) 2021-03-25
US12068267B2 (en) 2024-08-20
TWI760831B (zh) 2022-04-11
CN112530881B (zh) 2024-02-27
TW202125751A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
US11574819B2 (en) Semiconductor device and method for manufacturing the same
EP3803972B1 (en) Die stacking for multi-tier 3d integration
JP2021048303A (ja) 半導体装置
TWI776616B (zh) 半導體裝置及其製造方法
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
US10468400B2 (en) Method of manufacturing substrate structure
TWI844018B (zh) 半導體裝置之製造方法
US11594514B2 (en) Semiconductor device and method of manufacturing the same
JP2021136271A (ja) 半導体装置およびその製造方法
TWI814153B (zh) 半導體裝置及其製造方法
TWI808340B (zh) 半導體記憶裝置及其製造方法
US11152334B2 (en) Semiconductor device and method of manufacturing the same
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
JP2022095359A (ja) 半導体装置およびその製造方法
TWI832156B (zh) 半導體裝置及半導體裝置之製造方法
JP6662015B2 (ja) 半導体装置および半導体装置の製造方法
JP2021044502A (ja) 半導体装置およびその製造方法
TWI459507B (zh) 一種製作矽貫通電極的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230801