JP2012049249A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012049249A
JP2012049249A JP2010188449A JP2010188449A JP2012049249A JP 2012049249 A JP2012049249 A JP 2012049249A JP 2010188449 A JP2010188449 A JP 2010188449A JP 2010188449 A JP2010188449 A JP 2010188449A JP 2012049249 A JP2012049249 A JP 2012049249A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
film
active layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010188449A
Other languages
English (en)
Other versions
JP5279775B2 (ja
Inventor
Kazuma Tanida
一真 谷田
Masahiro Sekiguchi
正博 関口
Masayuki Doi
雅之 土肥
Takeshi Matsumura
剛 松村
Hideo Numata
英夫 沼田
Mari Otsuka
眞理 大塚
Naoko Yamaguchi
直子 山口
Takashi Shirono
貴士 白野
Satoshi Hongo
悟史 本郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010188449A priority Critical patent/JP5279775B2/ja
Priority to US13/212,644 priority patent/US8778778B2/en
Priority to TW100130570A priority patent/TWI456639B/zh
Publication of JP2012049249A publication Critical patent/JP2012049249A/ja
Application granted granted Critical
Publication of JP5279775B2 publication Critical patent/JP5279775B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】半導体基板の外周での配線層の露出を防ぐことができる半導体装置の製造方法を得ること。
【解決手段】半導体基板の第１の面に活性層を形成し、活性層上に配線層を形成して、配線層を覆うように絶縁層を形成する。そして、絶縁層を介して半導体基板の第１の面と支持基板とを接合し、支持基板に接合された半導体基板を、活性層を第２の面側から覆う所定の厚さの前記半導体基板を残して薄厚化する。薄厚化後の半導体基板の第２の面の外周部および側面に保護膜を形成して、保護膜が形成されていない領域の半導体基板を、活性層が露出するよう除去する。
【選択図】図３

Description

本発明の実施形態は、半導体装置の製造方法に関する。
表面照射型イメージセンサに対して、フォトダイオードの受光面を半導体基板の裏面に設けた裏面照射型イメージセンサが考案されている。裏面照射型イメージセンサでは、受光面に配線や余計な膜を形成する必要が無いため、表面照射型イメージセンサよりも高い感度を得ることができる。この際、裏面に入射した光を効率良くフォトダイオードに収集するため、半導体基板の薄型化が必要になる。半導体基板の厚さは受光面で発生した電荷が拡散して、フォトダイオードに収集されるまでに解像度が損なわれないように、例えば可視光を入射する場合は２０μｍより薄くする必要がある。
このような半導体装置は、例えば以下の方法で形成される。表面にフォトダイオードや集積回路が形成された半導体基板が準備される。半導体基板の表面側にほぼ同径の支持基板を接合させる。この支持基板は、半導体基板の裏面側からフォトダイオード近傍まで薄厚化され、受光面を形成する際の補強体として機能する。次に受光面上に反射防止膜、カラーフィルターおよび集光用マイクロレンズを設けることで、裏面から照射される光や電子等のエネルギー線を受光しフォトダイオードに収集する、いわゆる裏面照射型イメージセンサとなる。
さらに裏面に半導体基板の集積回路と電気接続された電極部を形成したあと、半導体基板と支持基板の接合体はダイシングブレードにより切削・分割される。分割されたチップは、セラミックパッケージなどに接着され、ワイヤーボンディングによりチップの電極部とセラミックパッケージに形成された配線と電気接続することで、半導体装置となる。
特開２００７−０１３０８９号公報
上記の半導体装置では、半導体基板の裏面から表面のフォトダイオードが形成されている層に向かって、途中まで機械研削や化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）やウェットエッチングで半導体基板が薄厚化されるが、より効率よくエネルギー線をフォトダイオードに収集するためには半導体基板は、できる限り薄くすることが望ましい。
ところが、半導体基板を薄くすることで、半導体基板の外周に配線層（金属材料からなる）が露出してしまう。その状態でウェットエッチングを行うと、エッチング液中に配線層の金属が溶出し、エッチング液の薬液寿命を低下させてしまうばかりか、エッチングレート低下によるエッチング残渣が発生し、歩留まりの低下を招く、という問題があった。また、溶出した金属イオンが受光面であるＳｉ層に付着すると、金属イオンは容易にＳｉ中に拡散し、撮像特性が劣化しや歩留まりが低下する、という問題があった。
本願発明の一態様によれば、半導体基板の第１の面に活性層を形成し、活性層上に配線層を形成して、配線層を覆うように絶縁層を形成する。そして、絶縁層を介して半導体基板の第１の面と支持基板とを接合し、支持基板に接合された半導体基板を、活性層を第２の面側から覆う所定の厚さの前記半導体基板を残して薄厚化する。薄厚化後の半導体基板の第２の面の外周部および側面に保護膜を形成して、保護膜が形成されていない領域の半導体基板を、活性層が露出するよう除去する。
図１は、第１の実施の形態にかかる半導体装置の断面の概要を示す模式図である。 図２は、第１の実施の形態の半導体装置の製造方法の一例を示す図である。 図３は、第１の実施の形態の半導体装置の製造方法の一例を示す図である。 図４は、第２の実施の形態にかかる半導体装置の製造方法の一例を示す図である。 図５は、第２の実施の形態にかかる半導体装置の製造方法の一例を示す図である。 図６は、第２の実施の形態にかかる半導体装置の製造方法の一例を示す図である。 図７は、第３の実施の形態にかかる半導体装置の製造方法の一例を示す図である。 図８は、第３の実施の形態にかかる半導体装置の製造方法の一例を示す図である。 図９は、第３の実施の形態にかかる半導体装置の製造方法の一例を示す図である。 図１０は、第４の実施の形態にかかるカメラモジュールの構成例を示す図である。
以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１の実施の形態）
図１は、第１の実施の形態にかかる半導体装置１の断面の概要を示す模式図である。図１に示すように、本実施の形態の半導体装置１はフォトダイオード４やトランジスタ（図示を省略する）が形成された活性層３を備えている。半導体装置１は、薄厚化されており、裏面に照射される光や電子等のエネルギー線を受光しフォトダイオード４に収集する受光面１１と、反射防止膜やカラーフィルター層などの光学層（図示を省略する）やマイクロレンズ１２と、を有した、いわゆる裏面照射型イメージセンサとして構成されている。また、活性層３の表面には、活性層３と電気接続された配線層５が形成されている。配線層５上には、接合層（絶縁層）６が設けられ、接合層６と支持基板７が接合している。
図２，３は、本実施の形態の半導体装置１の製造方法の一例を示す図である。なお、図中同一符号を付した構成要素は、同一または相当部分を示す。図２，３を用いて、本実施の形態の半導体装置１の製造方法を説明する。
図２（ａ）に示す第１の工程では、半導体基板２の第１の面にフォトダイオード４やトランジスタ（図示を省略する）が形成された活性層３が形成されたウェハが準備される。活性層３の形成方法に制約は無く、どのような工程で形成されてもよい。
図２（ｂ）に示す第２の工程では、活性層３上に金属材料や絶縁材料から構成される配線層５を所定のパターンのマスク（図示は省略されている）を用いてスパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、蒸着法やめっき法により形成する。金属材料は、例えば高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）が単一もしくは複数層積み重なった状態で構成される。絶縁材料は、例えばＣＶＤ法、スピンコート法やスプレーコート法により形成する。また、絶縁材料は、例えばシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮx）、ＳｉＯＦ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ ＳｉＯ２）膜、ポーラスＳｉＯＣ（Ｃａｒｂｏｎ−ｄｏｐｅｄ ＳｉＯ２）膜、ポリイミド膜、ＢＣＢ（ベンゾシクロブテン）膜、エポキシ樹脂膜等が単一もしくは複数層積み重なった状態で構成される。
配線層５の配線パターンは、半導体基板２の外周２〜３ｍｍから内側に形成されることが多いが、それより外側に形成されていても良い。また、絶縁材料は半導体基板２の外周まで形成される。
図２（ｃ）に示す第３の工程では、接合層６を配線層５上に、配線層５を覆うように、ＣＶＤ法、スピンコート法やスプレーコート法により形成する。接合層６は、例えばシリコン酸化膜、シリコン窒化膜、ＳｉＯＦ膜、ポーラスＳｉＯＣ膜、ポリイミド膜、ＢＣＢ膜、エポキシ樹脂膜等が単一もしくは複数層積み重なった状態で構成される。また、接合層６の表面は、必要に応じて化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等で平坦化される。
図２（ｄ）に示す第４の工程では、接合層６上に半導体基板２とほぼ同じ大きさの支持基板７を貼合わせる。この際、接合層６と支持基板７の表面を直接貼合わせても良い。また、金（Ａｕ）、銅（Ｃｕ）、錫（Ｓｎ）やその合金等の金属膜を表面に形成し、金属膜同士（図示は省略されている）を介して貼合わせても良い。支持基板７は、例えばシリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、ホウ珪酸ガラス、石英ガラス、ソーダ石灰ガラス、エポキシ樹脂、ポリイミド樹脂等で構成される。
なお、接合層６と支持基板７の表面を直接接合する場合、接合層６の表面や支持基板７の表面の洗浄工程（図示せず）により、表面のカーボンなどの有機物やＣｕやＡｌなどの金属汚染物が除去される。洗浄工程は、例えば、アセトンやアルコール、オゾン水（Ｏ３）などの有機洗浄や、フッ酸（ＨＦ）、希フッ酸（ＤＨＦ）、硫酸過酸化水素水、アンモニア過酸化水素水、塩酸化酸化水素水などの酸アルカリ洗浄などのウェットプロセスでも良い。また、水素、窒素、酸素、一酸化二窒素（Ｎ２Ｏ）、アルゴン、ヘリウムなどの単一ガスもしくは複数ガスで励起されるプラズマ処理などのドライプロセスでも良い。洗浄工程はウェットプロセスとドライプロセスの組合せでも良く、接合層６と支持基板７の表面の両面が処理されることが望ましいが、いずれか片方のみ処理されても良い。
図３（ｅ）は接合後、上下反転した状態を示したものであるが、図に示すとおり半導体基板２および支持基板７の外周部は平坦ではなく、また活性層３や配線層５や接合層６も外周部では平坦でないため、外周部に接合されない領域（未接合部）や接合強度が低い領域（低強度部）が存在する。
図３（ｆ）に示す第５の工程では、半導体基板２を第２の面（裏面）から、機械研削、化学機械研磨により薄厚化し、薄厚化に残った半導体基板２である残膜８が形成される。残膜８は、半導体基板２がシリコン基板の場合は、機械研削や化学機械研磨の加工均一性によるが、数μｍ〜５０μｍ程度の厚さであることが望ましい。また、半導体基板２がＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の場合は、残膜８は埋込み酸化膜層（数十〜数百ｎｍ厚）であってもよく、シリコン層（数μｍ〜５０μｍ程度）であってもよい。また、このとき、外周部の未接合部や低強度部の接合層６や配線層５は、薄厚化時に、剥離や割れ等により一部または全部が除去されるため、半導体基板２の外周において配線層５の金属配線パターンが露出する。
図３（ｇ）に示す第６の工程では、残膜８の外周部表面（薄厚化された半導体基板２の第２の面側の表面の外周部）および活性層３と配線層５と接合層６との外周側面を覆い、また開口１０を有するように、有機材料で構成される保護膜９が所定のパターンのマスク（図示は省略されている）を用いて形成される。保護膜９は、外周部表面および保護膜９は、スピンコート法やスプレーコート法で形成され、感光性のレジスト材料で構成される。なお、保護膜９はパターンマスクを用いずにディスペンス法などにより、直接所定の位置に形成されてもよく、ポリイミド膜、ＢＣＢ（ベンゾシクロブテン）膜、エポキシ樹脂膜等で構成されていても良い。これにより、残膜８は、外周部表面では保護膜９に覆われ、外周部を除く開口１０の部分で露出する。
図３（ｈ）に示す第７の工程では、少なくとも開口１０の内側領域の残膜８がウェットエッチング法により除去され受光面１１が形成される。
なお、外周部表面に形成する保護膜９の幅は（すなわち半導体基板２の半径と開口１０の半径の差）、受光面１１が所望の領域で形成できればどのような値としても良いが、未接合や低強度により除去される領域を十分に覆うような幅であることが望ましく、例えば０．５ｍｍ程度とすることができる。また、保護膜９の厚さは、有機膜の場合には、１〜１０μｍ程度が望ましい。
以上の工程で、半導体基板２は、受光面１１に照射される光や電子等のエネルギー線を第１の面の活性層３中に形成されたフォトダイオード４で収集できる厚さまで薄厚化される。その後、反射防止膜やカラーフィルター層などの光学層（図示を省略する）やマイクロレンズ１２が形成され、個片化されて図１に示す半導体装置１が得られる。
なお、本実施の形態では、裏面照射型イメージセンサを製造する例を説明したが、これに限らず、２枚の基板を接合し、接合後に少なくとも一方の基板を薄厚化することにより活性層を露出させるような半導体装置であれば、裏面照射型イメージセンサ以外の半導体装置に、本実施の形態と同様に外周部表面および外周部側面に保護膜を形成する方法を適用することができる。
このように、本実施の形態の半導体装置１の製造方法によれば、支持基板７に接合された半導体基板２を活性層３が露出しない所定厚さまで第２の面側から薄厚化した後、半導体基板２の外周部を含む第２の面に保護膜９を形成するようにした。そのため、半導体基板２の外周部において、配線層５が保護膜９で覆われているため、活性層３を露出させ受光面１１を形成する際にウェットエッチングを行っても、エッチング液中に配線層５の金属が溶出することがない。したがって、エッチング液の薬液寿命を低下させることが無く、エッチングレート低下によるエッチング残渣の発生により歩留まりが低下することも無い。
また、配線層５から溶出した金属が、受光面１１に付着することも無いため、撮像特性が劣化することもなく、歩留まりが向上する。また、半導体基板２を薄厚化した際に、半導体基板２の外周部の未接合部分等の一部または全部が除去されるため、半導体基板２の直径が支持基板７の直径より小さくなる。そのため、半導体基板２の外周が支持基板７の外周より内側となり、半導体基板２の第２の面に保護膜９を形成する際に保護膜９は半導体基板２の外周と半導体基板２の外周から露出した支持基板７の表面を覆うため、配線層５の被覆性が更に向上する。したがって、金属汚染の懸念を更に低下させることができる。さらに、保護膜９が、有機材料で構成されることで、スピンコートで半導体基板２の第２の面に保護膜を形成する際に、外周部に盛り上がりを形成したり、厚く形成したりすることが可能となるため、金属汚染の懸念を更に低下させることができる。
（第２の実施の形態）
図４，５，６は、第２の実施の形態にかかる半導体装置の製造方法の一例を示す図である。本実施の形態の半導体装置の構成は、第１の実施の形態の半導体装置の構成と同様である。第１の実施の形態と同一または相当部分については、第１の実施の形態と同一の符号を付して重複する説明を省略する。
図４（ａ）〜（ｄ），図５（ｆ）に示す第１の工程〜第５の工程は、第１の実施の携帯の第１の工程〜第５の工程と同様である。
本実施の形態では、第５の工程の薄厚化の後、図５（ｇ）に示す第６の工程で、残膜８と活性層３と配線層５と接合層６との外周部と、支持基板７の外周部の所定の深さまでを除去することにより、Ｌ字型の側壁２２が形成される。Ｌ字型の側壁２２は、例えば、研磨布や砥石やブレードを用いた機械研磨（研削）で形成される。また、図５（ｇ）に示すように、残膜８や活性層３や配線層５や接合層６の外周部は、テーパー状に形成されていることが望ましい。
図５（ｈ）に示す第７の工程では、残膜８の外周部表面と、活性層３と配線層５と接合層６と支持基板７とに形成された側壁２２と、を覆うように無機材料から構成される保護膜２３が所定のパターンのマスク（図示は省略されている）を用いて形成される。保護膜２３は、ＣＶＤ法によって、シリコン窒化膜（ＳｉＮx）、シリコン酸窒化膜（ＳｉＯＮ）が単一もしくは複数層積み重なった状態で構成される。なお、保護膜２３は第１の実施の形態の保護膜９と同様に有機材料で形成されても良い。その場合、保護膜２３は、スピンコート法やスプレーコート法で形成され、感光性のレジスト材料で構成される。また、保護膜２３はパターンマスクを用いずにディスペンス法などにより、直接所定の位置に形成されてもよく、ポリイミド膜、ＢＣＢ膜、エポキシ樹脂膜等で構成されていても良い。保護膜２３は、２つ以上の材質で構成された複数の膜を積層して構成してもよい。これにより、残膜８は、外周部表面では保護膜２３に覆われ、外周部を除く開口２４の部分で露出する。
なお、保護膜２３の厚さは、シリコン窒化膜、シリコン酸窒化膜等の無機膜の場合には１０〜３００ｎｍ程度が望ましく、有機膜の場合には１〜１０μｍ程度が望ましい。
図６（ｉ）に示す第８の工程では、少なくとも開口２４の内側領域の残膜８がウェットエッチング法により除去され、図１に示した受光面１１が形成される。
なお、外周部表面に形成する保護膜２４の幅は（すなわち半導体基板２の半径と開口２４の半径の差）、受光面１１が所望の領域で形成できればどのような値としても良いが、未接合や低強度により除去される領域を十分に覆うような幅であることが望ましく、例えば０．５ｍｍ程度とすることができる。
以上の工程で、半導体基板２は、受光面１１に照射される光や電子等のエネルギー線を第１の面の活性層３中に形成されたフォトダイオード４で収集できる厚さまで薄厚化される。その後、反射防止膜やカラーフィルター層などの光学層（図示を省略する）やマイクロレンズ１２が形成され、個片化されて図１に示す半導体装置１が得られる。
以上のように、本実施の形態に係る半導体装置の製造方法によれば、半導体基板２および支持基板７の外周部において、半導体基板２の第２の面側から加工して残膜８と活性層３と配線層５と接合層６と支持基板７との外周の一部を除去し、連通する側壁２２を形成した後に保護膜２３を形成するようにした。そのため、第１の実施の形態と同様の効果が得られるとともに、保護膜２３による配線層５の被覆性が第１の実施の形態に比べ更に向上するため、金属汚染の懸念を更に低下させることができる。さらに、保護膜２３を、シリコン窒化膜やシリコン酸窒化膜で構成すると、配線層５からの金属の拡散を防止することが可能となり、金属汚染の懸念を更に低下させることができる。また、保護膜２３をシリコン窒化膜やシリコン酸窒化膜で構成すると、膜厚が有機膜に比べ薄いため、保護膜２３を除去せずに後の工程を行なうことができる。
（第３の実施の形態）
図７，８，９は、第３の実施の形態にかかる半導体装置の製造方法の一例を示す図である。本実施の形態の半導体装置の構成は、第１の実施の形態の半導体装置の構成と同様である。第１の実施の形態と同一または相当部分については、第１の実施の形態と同一の符号を付して重複する説明を省略する。
図７（ａ）〜（ｄ）に示す第１の工程〜第４の工程は、第１の実施の形態の第１の工程〜第４の工程と同様である。図８（ｅ）は、第４の工程で支持基板７と接合層６とを接合後、上下反転した状態を示している。
本実施の形態では、図８（ｆ）に示す第５の工程では、半導体基板２を第２の面から、機械研削、化学機械研磨により薄厚化し、残膜３２が形成される。このとき、本実施の形態では、残膜３２は第１の実施の形態の残膜８より厚くする。例えば、配線層５が外周で露出することがないよう、５０μｍ〜１５０μｍ程度の厚さとするとすることが望ましい。
図８（ｇ）に示す第６の工程では、残膜３２と活性層３と配線層５と接合層６との外周部と、支持基板７の外周部の所定の深さまでを除去することにより、Ｌ字型の側壁３３が形成される。側壁３３は、例えば、研磨布や砥石やブレードを用いた機械研磨（研削）で形成される。また、残膜３２や活性層３や配線層５や接合層６の外周部はテーパー状に形成されていることが望ましい。
図８（ｈ）に示す第７の工程では、残膜３２の表面（表面全体）と活性層３と配線層５と接合層６および支持基板７に形成された側壁３３を覆うように無機材料から構成される保護膜３４がＣＶＤ法によって形成される。保護膜３４は、シリコン窒化膜、シリコン酸窒化膜が単一もしくは複数層積み重なった状態で構成される。
図９（ｉ）に示す第８の工程では、半導体基板２を第２の面から、機械研削、化学機械研磨により薄厚化し、残膜３２の表面に形成された保護膜３４を除去するとともに、残膜３２を所定の厚さまでさらに薄厚化する。このようにして、残膜３２は外周部を除き、保護膜３４の開口３５の内側で露出される。残膜３２は、半導体基板２がシリコンの場合は、機械研削や化学機械研磨の加工均一性によるが、数μｍ〜５０μｍ程度の厚さで残すのが望ましい。また、半導体基板２がＳＯＩの場合は、残膜３２は埋込み酸化膜層（数十〜数百ｎｍ厚）であってもよく、シリコン層（数μｍ〜５０μｍ程度）であってもよい。また、保護膜３４は機械研削で除去できるものであれば、有機膜でもよく例えば、レジスト材料やポリイミド膜、ＢＣＢ膜、エポキシ樹脂膜等で構成されていても良い。
図９（ｊ）に示す第９の工程では、少なくとも保護膜３４の開口３５の内側領域の残膜３２がウェットエッチング法により除去され受光面１１が形成される。
このように半導体装置１は、受光面１１に照射される光や電子等のエネルギー線を第１の面の活性層３中に形成されたフォトダイオード４で収集できる厚さまで薄厚化される。
その後、反射防止膜やカラーフィルター層などの光学層（図示を省略する）やマイクロレンズ１２が形成され図１に示す半導体装置が得られる。
以上の工程で、半導体基板２は、受光面１１に照射される光や電子等のエネルギー線を第１の面の活性層３中に形成されたフォトダイオード４で収集できる厚さまで薄厚化される。その後、反射防止膜やカラーフィルター層などの光学層（図示を省略する）やマイクロレンズ１２が形成され、個片化されて図１に示す半導体装置１が得られる。
以上のように、本実施の形態に係る半導体装置の製造方法によれば、半導体基板２の薄厚化の際に第１の実施の形態より厚い状態で残して外周部に保護膜３４を形成し、その後、半導体基板２を第２の面側から再度薄厚化して、保護膜３４を、側壁３３を含む外周部を除いて除去するようにした。そのため、第１の実施の形態と同様の効果が得られるとともに、保護膜３４を形成する前の半導体基板２の薄厚化の際に配線層５が露出することがなく、金属汚染の懸念を第１の実施の形態に比べ、更に低下させることができる。また、保護膜３４を形成する際に、露光プロセスを用いないため、第１の実施の形態に比べ製造コストを削減することができる。
（第４の実施の形態）
図１０は、第４の実施の形態にかかるカメラモジュールの構成例を示す図である。図１０は、第１の実施の形態〜第３の実施の形態のいずれか１つの製造方法により製造された半導体装置１を備えるカメラモジュールの断面の概略を示す模式図である。
本実施の形態のカメラモジュール４１は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプのパッケージ形態を有しており、その主要部として半導体装置１を備えている。半導体装置１はフォトダイオード等の受光素子（例えばＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型撮像素子やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型撮像素子等）やカラーフィルター、マイクロレンズ（図示を省略）を有する受光部４２（図１の活性層３，マイクロレンズ１２に対応）と、周辺回路（図示を省略する）や配線層（図示を省略する）を含むデバイス層４３（図１の配線層５，接合層６に対応）と、支持基板７と、で構成されている。
半導体装置１は、矩形で環状の外部端子ピン４４を有したセラミックパッケージ４５のアイランド部４６に接着されている。金属ワイヤー４７は半導体装置１の電極部（図示を省略）とセラミックパッケージ４５に形成された配線４８を電気的に接続している。半導体装置１上には受光部４２をキズや埃から保護するための光透過性保護部材４９が配置されている。光透過性保護部材４９は、接着材（図示を省略）を介して、セラミックパッケージ４５の表面に接着されている。受光部４２上のマイクロレンズの集光効果を損なわないように、光透過性保護部材３９と受光部４２との間には間隙（キャビティ）５０が設けられている。
カメラモジュール４１は、例えば、撮像装置の基板（図示を省略）に配置されたソケット（図示を省略）にセットされ、半導体装置１は金属ワイヤー４７および配線４８、外部端子ピン４４を介して、基板（図示を省略）と電気的に接続される。
このようなカメラモジュール４１においては、撮像対象物から到来する光をレンズ（図示を省略）で集光し、この集光した光を受光部４２で受光する。受光部４２で受光した光を光電変換し、その出力をセンサ信号として能動領域に形成された制御ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：図示せず）に入力する。制御ＩＣはディジタルシグナルプロセッサを含み、それによってセンサ信号を処理して静止画あるいは動画のデータを作成し、金属ワイヤー４７および外部端子ピン４４を介して基板（図示を省略）に出力する。基板は図示しない記憶装置や表示装置に接続され、静止画あるいは動画のデータが記憶装置に記憶され、あるいは表示装置に表示される。
本実施形態のカメラモジュール４１では、半導体装置１の製造の際に、第１の実施の形態〜第３の実施の形態で述べたように金属汚染が防止されている。このため、撮像特性を向上させたカメラモジュール４１を安定して供給することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体装置、２ 半導体基板、３ 活性層、５ 配線層、６ 接合層、７ 支持基板、８，３２ 残膜、９，２３，３４ 保護膜、１０，２４，３５ 開口、２２，３３ 側壁。

Claims (5)

  1. 半導体基板の第１の面に活性層を形成する第１の工程と、
    前記活性層上に配線層を形成する第２の工程と、
    前記配線層を覆うように絶縁層を形成する第３の工程と、
    前記絶縁層を介して前記半導体基板の前記第１の面と支持基板とを接合する第４の工程と、
    前記支持基板に接合された前記半導体基板を、前記活性層を第２の面側から覆う所定の厚さの前記半導体基板を残して薄厚化する第５の工程と、
    前記薄厚化後の前記半導体基板の第２の面の外周部および側面に保護膜を形成する第６の工程と、
    前記保護膜が形成されていない領域の前記半導体基板を、前記活性層が露出するよう除去する第７の工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記薄厚化後の前記半導体基板の側面と前記支持基板の前記半導体基板側の外周部の一部とを除去することにより前記半導体基板の側面と前記支持基板の外周部とを連通する側壁を形成する第８の工程、
    をさらに含み、
    前記第６の工程では、前記側壁を形成後の前記半導体基板の第２の面の外周部および側面と、除去されて露出した前記支持基板の外周部の少なくとも一部と、を覆うように保護膜を形成する
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 半導体基板の第１の面に活性層を形成する第１の工程と、
    前記活性層上に配線層を形成する第２の工程と、
    前記配線層を覆うように絶縁層を形成する第３の工程と、
    前記絶縁層を介して前記半導体基板の前記第１の面と支持基板とを接合する第４の工程と、
    前記支持基板に接合された前記半導体基板を、前記活性層を第２の面側から覆う所定の厚さの前記半導体基板を残して薄厚化する第５の工程と、
    前記薄厚化後の前記半導体基板の側面と前記支持基板の前記半導体基板側の外周部の一部とを除去することにより前記半導体基板の側面と前記支持基板の外周部とを連通する側壁を形成する第６の工程と、
    前記側壁を形成後の前記半導体基板の第２の面と前記側壁とを覆う保護膜を形成する第７の工程と、
    前記保護膜を形成後の前記半導体基板を第２の面側から薄厚化し、前記保護膜を前記半導体基板の側面を除いて除去する第８の工程と、
    前記保護膜が形成されていない領域の前記半導体基板を、前記活性層が露出するよう除去する第９の工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. 前記保護膜が、シリコン窒化膜、シリコン酸窒化膜、有機材料のうち、少なくともいずれか１つで構成される、
    ことを特徴とする請求項１、２または３に記載の半導体装置の製造方法。
  5. 支持基板と、
    前記支持基板上に形成された絶縁層と、
    前記絶縁層上に形成された活性層と、
    前記活性層の外周部と、前記活性層および前記絶縁層の側面と、に形成された残膜と、
    を備えることを特徴とする半導体基板。
JP2010188449A 2010-08-25 2010-08-25 半導体装置の製造方法 Expired - Fee Related JP5279775B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010188449A JP5279775B2 (ja) 2010-08-25 2010-08-25 半導体装置の製造方法
US13/212,644 US8778778B2 (en) 2010-08-25 2011-08-18 Manufacturing method of semiconductor device, semiconductor substrate, and camera module
TW100130570A TWI456639B (zh) 2010-08-25 2011-08-25 半導體裝置之製造方法、半導體基板及相機模組

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010188449A JP5279775B2 (ja) 2010-08-25 2010-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012049249A true JP2012049249A (ja) 2012-03-08
JP5279775B2 JP5279775B2 (ja) 2013-09-04

Family

ID=45696009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010188449A Expired - Fee Related JP5279775B2 (ja) 2010-08-25 2010-08-25 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8778778B2 (ja)
JP (1) JP5279775B2 (ja)
TW (1) TWI456639B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066787A (ja) * 2014-09-16 2016-04-28 株式会社東芝 電子デバイスの製造方法
WO2016178535A1 (ko) * 2015-05-04 2016-11-10 이태복 초박막 소자 제조장치 및 제조방법
USRE48162E1 (en) 2015-09-17 2020-08-18 Traeger Pellet Grills, Llc Grill handle towel bar assembly
JP2021048303A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008921A (ja) 2011-06-27 2013-01-10 Toshiba Corp 半導体製造装置及び製造方法
JP5814805B2 (ja) 2012-01-18 2015-11-17 株式会社東芝 半導体装置の製造システムおよび製造方法
US8841201B2 (en) * 2013-02-20 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for post-bonding wafer edge seal
US9768089B2 (en) * 2013-03-13 2017-09-19 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
US10734285B2 (en) * 2018-06-28 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding support structure (and related process) for wafer stacking
CN108899272A (zh) * 2018-07-06 2018-11-27 德淮半导体有限公司 用于制造半导体装置的方法
JP7421292B2 (ja) * 2019-09-11 2024-01-24 キオクシア株式会社 半導体装置の製造方法
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
CN113097134B (zh) * 2021-04-09 2022-07-15 广州新视界光电科技有限公司 一种阵列基板的制备方法及阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538024A (en) * 1978-09-11 1980-03-17 Toshiba Corp Manufacturing of semiconductor device
JP2005322745A (ja) * 2004-05-07 2005-11-17 Sony Corp 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
JP2007088450A (ja) * 2005-08-26 2007-04-05 Sony Corp 半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
JP2009231706A (ja) * 2008-03-25 2009-10-08 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US6113721A (en) * 1995-01-03 2000-09-05 Motorola, Inc. Method of bonding a semiconductor wafer
JP4389626B2 (ja) * 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
JP2005353996A (ja) 2004-06-14 2005-12-22 Sony Corp 固体撮像素子とその製造方法、並びに半導体装置とその製造方法
JP4507769B2 (ja) 2004-08-31 2010-07-21 ソニー株式会社 固体撮像素子、カメラモジュール及び電子機器モジュール
JP4940667B2 (ja) 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
US20080044984A1 (en) 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP5696349B2 (ja) 2008-09-05 2015-04-08 株式会社Sumco 裏面照射型固体撮像素子用ウェーハの製造方法
KR101545638B1 (ko) * 2008-12-17 2015-08-19 삼성전자 주식회사 이미지 센서 및 그 제조 방법, 이미지 센서를 포함하는 장치 및 그 제조 방법
US8476165B2 (en) * 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
JP4977183B2 (ja) 2009-09-30 2012-07-18 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538024A (en) * 1978-09-11 1980-03-17 Toshiba Corp Manufacturing of semiconductor device
JP2005322745A (ja) * 2004-05-07 2005-11-17 Sony Corp 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
JP2007088450A (ja) * 2005-08-26 2007-04-05 Sony Corp 半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
JP2009231706A (ja) * 2008-03-25 2009-10-08 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066787A (ja) * 2014-09-16 2016-04-28 株式会社東芝 電子デバイスの製造方法
US9893116B2 (en) 2014-09-16 2018-02-13 Toshiba Memory Corporation Manufacturing method of electronic device and manufacturing method of semiconductor device
WO2016178535A1 (ko) * 2015-05-04 2016-11-10 이태복 초박막 소자 제조장치 및 제조방법
USRE48162E1 (en) 2015-09-17 2020-08-18 Traeger Pellet Grills, Llc Grill handle towel bar assembly
JP2021048303A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 半導体装置
US11621239B2 (en) 2019-09-19 2023-04-04 Kioxia Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US8778778B2 (en) 2014-07-15
JP5279775B2 (ja) 2013-09-04
TW201214540A (en) 2012-04-01
TWI456639B (zh) 2014-10-11
US20120049312A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5279775B2 (ja) 半導体装置の製造方法
JP2011258740A (ja) 半導体装置、カメラモジュールおよび半導体装置の製造方法
JP5317586B2 (ja) カメラモジュール及びその製造方法
JP4693827B2 (ja) 半導体装置とその製造方法
CN100590857C (zh) 具有接合垫的半导体装置
US8980671B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20090050996A1 (en) Electronic device wafer level scale packages and fabrication methods thereof
JP2010040672A (ja) 半導体装置およびその製造方法
JP2012018993A (ja) カメラモジュールおよびその製造方法
US8338904B2 (en) Semiconductor device and method for manufacturing the same
JP2015057853A (ja) ボンディングパッドを有する半導体デバイス及びその製造方法
JP2010165939A (ja) 固体撮像装置及びその製造方法
JP2010080591A (ja) カメラモジュール及びその製造方法
JP2012009725A (ja) 半導体装置の製造方法、半導体装置およびカメラモジュール
US9312292B2 (en) Back side illumination image sensor and manufacturing method thereof
JP2010245121A (ja) 半導体装置
JP2009064914A (ja) 半導体装置及び半導体装置の製造方法
JP5279782B2 (ja) 半導体装置の製造方法
JP2009224400A (ja) 固体撮像装置およびその製造方法
KR100670536B1 (ko) 마이크로렌즈 상부에 평탄화 산화층을 갖는 이미지센서
CN100536158C (zh) 图像传感器及其制造方法
KR101116834B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
JP2009076811A (ja) 半導体装置とその製造方法、およびそれを用いたカメラモジュール
JP5197436B2 (ja) センサーチップ及びその製造方法。
JP2009272650A (ja) 光電変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130521

R151 Written notification of patent or utility model registration

Ref document number: 5279775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees