JP5696349B2 - 裏面照射型固体撮像素子用ウェーハの製造方法 - Google Patents
裏面照射型固体撮像素子用ウェーハの製造方法 Download PDFInfo
- Publication number
- JP5696349B2 JP5696349B2 JP2008227965A JP2008227965A JP5696349B2 JP 5696349 B2 JP5696349 B2 JP 5696349B2 JP 2008227965 A JP2008227965 A JP 2008227965A JP 2008227965 A JP2008227965 A JP 2008227965A JP 5696349 B2 JP5696349 B2 JP 5696349B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- manufacturing
- type solid
- imaging device
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 239000000758 substrate Substances 0.000 claims description 55
- 238000005286 illumination Methods 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 29
- 239000002131 composite material Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 150000001722 carbon compounds Chemical class 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 106
- 238000005247 gettering Methods 0.000 description 17
- 230000007547 defect Effects 0.000 description 14
- 229910001385 heavy metal Inorganic materials 0.000 description 13
- 238000011109 contamination Methods 0.000 description 11
- 125000004429 atom Chemical group 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 1
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 1
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、裏面照射型固体撮像素子用ウェーハの製造方法に関し、特に、携帯電話やデジタルビデオカメラ等に用いられる裏面照射型の固体撮像素子用ウェーハの製造方法に関する。
近年、携帯電話やデジタルビデオカメラには、半導体を用いた高性能固体撮像素子が搭載されている。この固体撮像素子に要求される性能としては、高画素であることおよび動画の撮像が可能であること等が挙げられるが、この動画の撮像を実現するためには、高速演算素子およびメモリ素子との結合が必要となることから、System on Chip（SoC）が容易なＣＭＯＳイメージセンサが用いられ、このＣＭＯＳイメージセンサの微細化が伸展している。
しかしながら、前記ＣＭＯＳイメージセンサの微細化に伴って、必然的に、光電変換素子であるフォトダイオードの開口率が減少する結果、光電変換素子の量子効率が低下し、撮像データのＳ／Ｎ比の向上が困難になるという問題がある。このため、光電変換素子表面側にインナーレンズを挿入し入射光量を増加させる方法等が試みられているが、現在、顕著なＳ／Ｎ比の改善は実現できていない。
そのため、入射光量を増加させることで、画像データのＳ／Ｎ比を向上させるべく、前記光電変換素子の裏面から光を入射する試みがなされている。前記素子の裏面からの光入射は、表面からの入射と比較して、前記素子表面での反射及び回折や、前記素子の受光面積による制約がないことが最大のメリットである。一方、裏面から光を入射する場合、前記光電変換素子の基板である、シリコンウェーハの光吸収を抑制しなければならず、固体撮像素子全体としての厚みを５０μｍ未満にする必要がある。その結果、固体撮像素子の加工及びハンドリングが困難であることから生産性が極めて悪いことが問題となる。
上記の技術課題を克服することを目的として、例えば特許文献１および特許文献２に開示されているような、裏面照射型固体撮像素子が挙げられる。
特許文献１には、支持基板を張り合わせて強度を確保してから半導体基板を薄膜化し、また、支持基板を薄膜化して貫通配線を形成するので、簡便、容易に、照射面の反対側の面から電極を取り出す構成の裏面照射型のＣＭＯＳ固体撮像素子を製造することができる固体撮像素子の製造方法が開示されている。
また、特許文献２には、半導体基板の内部応力及び歪を小さくできるとともに、薄膜化された半導体基板表面への色フィルタやマイクロレンズなどのプロセス加工を高精度になし得るようにした固体撮像装置およびその製造方法が開示されている。
しかしながら、特許文献１および特許文献２の固体撮像素子は、いずれも、その基板（ウェーハ）のゲッタリング能力が低いため、白傷欠陥が発生するという問題や、製造プロセスにおいて、重金属汚染が発生するという問題があり、裏面照射型の固体撮像素子を実用化するためには、それらの問題を解決する必要があった。
本発明の目的は、白傷欠陥の発生および重金属汚染を有効に抑制することができる裏面照射型固体撮像素子用ウェーハの製造方法を提供することにある。
（１）表面側に光電変換素子および電荷転送トランジスタを含む複数の画素を有し、裏面を受光面とする、裏面照射型固体撮像素子用ウェーハの製造方法であって、該方法は、支持基板用ウェーハおよび活性層用ウェーハの少なくとも一方に、ＢＯＸ酸化層を形成する工程と、前記支持基板用ウェーハと、前記活性層用ウェーハとを張り合わせる工程と、前記活性層用ウェーハを薄膜化する工程とを具え、前記支持基板用ウェーハと、前記活性層用ウェーハとを張り合わせる工程の前に、前記ＢＯＸ酸化層の前記張り合わせ面側に開口する、複数の凹部を前記ＢＯＸ酸化層内に当該ＢＯＸ酸化層を貫通させずに設け、該凹部に、ポリシリコンプラグを埋設して複合層を形成する工程をさらに具えることを特徴とする裏面照射型固体撮像素子用ウェーハの製造方法。
（２）前記ポリシリコンプラグの厚さを前記複合層の厚さの50〜70％および、前記ポリシリコンプラグの総上部面積を前記支持基板用ウェーハの上部面積の70〜90％とする前記（１）に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
（２）前記ポリシリコンプラグの厚さを前記複合層の厚さの50〜70％および、前記ポリシリコンプラグの総上部面積を前記支持基板用ウェーハの上部面積の70〜90％とする前記（１）に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
（３）前記複合層と、他方のウェーハとの間に、単一酸化層を有する上記（１）または（２）に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
（４）前記支持基板用ウェーハは、Ｃを含有するｎ型半導体材料からなる上記（１）（２）または（３）に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
（５）前記活性層用ウェーハは、ｎ型半導体層からなる活性層用基板上に、Ｓｉからなるエピタキシャル膜を形成してなるエピタキシャルウェーハである上記（１）〜（４）のいずれか一に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
（６）前記支持基板用ウェーハのＣ濃度は、1×1016〜1×1017atoms/cm3の範囲である
上記（４）または（５）の裏面照射型固体撮像素子用ウェーハの製造方法。
上記（４）または（５）の裏面照射型固体撮像素子用ウェーハの製造方法。
（７）前記ＢＯＸ酸化層を形成する工程の前に、前記支持基板用ウェーハおよび前記活性層用ウェーハの少なくとも一方の、前記張り合わせ面となるべき面とは反対の面に、ポリシリコン膜を形成する工程をさらに具える上記（１）〜（６）のいずれか一に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
（８）前記ＢＯＸ酸化層を形成する工程の前に、それぞれのウェーハに対して６００〜８００℃の熱処理を施す工程をさらに有する上記（１）〜（７）のいずれか一に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
（９）前記ＢＯＸ酸化層を形成する工程の後、かつ前記支持基板用ウェーハと、前記活性層用ウェーハとを張り合わせる工程の前に、前記ＢＯＸ酸化層の、他方のウェーハとの張り合わせ面に、所定の有機物を吸着させる工程をさらに具える上記（１）〜（８）のいずれか一に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
（１０）前記有機物は、有機炭素化合物である上記（９）に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
本発明の裏面照射型固体撮像素子用ウェーハの製造方法によれば、白傷欠陥の発生および重金属汚染を有効に抑制することができる裏面照射型固体撮像素子用ウェーハを提供することができる。
本発明に従う裏面照射型固体撮像素子用ウェーハの製造方法について、図面を参照しながら説明する。
図１は、本発明に従う裏面照射型固体撮像素子用ウェーハの製造方法を説明するためのフローチャートであり、図２(a)，(b)は、それぞれ本発明に従う裏面照射型固体撮像素子用ウェーハの製造方法において用いられる支持基板用ウェーハおよび活性層用ウェーハの断面を模式的に示した図である。また、図３(a)〜(c)は、図１(c)のポリシリコンプラグの形状の例を模式的に示した平面図である。
図１は、本発明に従う裏面照射型固体撮像素子用ウェーハの製造方法を説明するためのフローチャートであり、図２(a)，(b)は、それぞれ本発明に従う裏面照射型固体撮像素子用ウェーハの製造方法において用いられる支持基板用ウェーハおよび活性層用ウェーハの断面を模式的に示した図である。また、図３(a)〜(c)は、図１(c)のポリシリコンプラグの形状の例を模式的に示した平面図である。
図１に示すように、本発明の裏面照射型固体撮像素子用ウェーハの製造方法は、支持基板用ウェーハ１０（図１(a)）および活性層用ウェーハ２０（図１(d)）の少なくとも一方に、ＢＯＸ酸化層３０を形成する工程（図１(ｂ)）と、前記支持基板用ウェーハ１０と、前記活性層用ウェーハ２０とを張り合わせる工程（図１(e)）と、前記活性層用ウェーハ２０を薄膜化する工程（図１(f)）とを具え、前記支持基板用ウェーハと１０、前記活性層用ウェーハ２０とを張り合わせる工程の前に、前記ＢＯＸ酸化層３０の、他方のウェーハとの張り合わせ面３０ａに、所定の凹部４０を設け、該凹部４０に、複数のポリシリコンプラグ５０を埋設して複合層６０を形成する工程（図１(c)）をさらに具えることを特徴とし、この方法により、裏面照射型固体撮像素子用ウェーハ１００(図１(f))を形成すれば、前記ポリシリコンプラグ５０が、重金属のゲッタリングシンクとして働き、重金属をゲッタリングする働きをすることにより、前記ウェーハ１００を裏面照射型固体撮像素子に用いた場合に、従来の撮像素子に比べて、白傷欠陥の発生および重金属汚染を有効に抑制することが可能となる。なお、図１では、一例として、支持基板用ウェーハ１０のみにＢＯＸ酸化層３０を形成し、このＢＯＸ酸化層３０の、活性層用ウェーハ２０との張り合わせ面３０ａに、所定の凹部４０を設け、該凹部４０に、複数のポリシリコンプラグ５０を埋設して複合層６０を形成しているが、これは本実施形態の一例を示しているだけであって、前記ＢＯＸ酸化層３０は、前記活性層用ウェーハ２０に形成してもよいし、前記支持層用ウェーハ１０および前記活性層用ウェーハ２０の両方に形成してもよい。
（支持基板用ウェーハ）
図２(a)に示される前記支持基板用ウェーハ１０は、ゲッタリング能力強化の点から炭素（Ｃ）を含有するｎ型半導体材料からなるのが好ましく、比抵抗は、1〜20Ω・cmであるのが好ましい。
図２(a)に示される前記支持基板用ウェーハ１０は、ゲッタリング能力強化の点から炭素（Ｃ）を含有するｎ型半導体材料からなるのが好ましく、比抵抗は、1〜20Ω・cmであるのが好ましい。
さらに、前記支持基板用ウェーハ１０のＣ濃度は、1×1016〜1×1017atoms/cm3の範囲であるのが好ましい。1×1016atoms／cm3未満では、Ｃ濃度が低く、ゲッタリング能力を十分に発揮できず、白傷欠陥および重金属汚染の抑制を十分にできないおそれがあるためであり、1×1017atoms／cm3を超える場合、酸素析出物のサイズが50nm未満となり重金属をゲッタリング可能な歪エネルギーを保持できないためである。
（活性層用ウェーハ）
前記活性層用ウェーハ２０は、図２(b)に示されるように、ｎ型半導体層からなる活性層用基板２１上に、Siからなるエピタキシャル膜２２を形成してなるエピタキシャルウェーハ２０であるのが好ましい。また、前記活性層用基板２１は、ゲッタリング能力強化の点からＣを含有し、比抵抗が、3〜15Ω・cmであるのが好ましい。Ｃを含有するｎ型半導体材料からなる活性層用基板２１上に形成した前記エピタキシャル膜２２は、Ｃを含有する前記活性層用基板２１のゲッタリング効果により、欠陥が少なく高品質のエピタキシャル膜２２を得ることができるからであり、このエピタキシャル膜２２を前記複合層６０上に形成すれば、固体撮像素子を製造した際、白傷欠陥および重金属汚染の発生の抑制効果がさらに向上されるためである。
前記活性層用ウェーハ２０は、図２(b)に示されるように、ｎ型半導体層からなる活性層用基板２１上に、Siからなるエピタキシャル膜２２を形成してなるエピタキシャルウェーハ２０であるのが好ましい。また、前記活性層用基板２１は、ゲッタリング能力強化の点からＣを含有し、比抵抗が、3〜15Ω・cmであるのが好ましい。Ｃを含有するｎ型半導体材料からなる活性層用基板２１上に形成した前記エピタキシャル膜２２は、Ｃを含有する前記活性層用基板２１のゲッタリング効果により、欠陥が少なく高品質のエピタキシャル膜２２を得ることができるからであり、このエピタキシャル膜２２を前記複合層６０上に形成すれば、固体撮像素子を製造した際、白傷欠陥および重金属汚染の発生の抑制効果がさらに向上されるためである。
さらに、前記活性層用基板２１のＣ濃度は、1×1016〜1×1017atoms/cm3の範囲であるのが好ましい。前記支持基板用ウェーハ１０のＣ濃度と同様に、1×1016atoms／cm3未満では、Ｃ濃度が低く、ゲッタリング能力を十分に発揮できないため、エピタキシャル膜２２に発生する白傷欠陥および重金属汚染の抑制を十分にできないおそれがあるためであり、1×1017atoms／cm3を超える場合、前記酸素析出物のサイズが極小となるためゲッタリングに必要な歪エネルギーを保持することが困難となり、ゲッタリング能力が低下する恐れがあるためである。
さらにまた、前記支持基板用ウェーハ１０がＣを含有する場合、この含有されるＣ原子は、前記複合層６０との界面直下に、高濃度炭素領域として存在するのが好ましい。この高濃度炭素領域とは、前記支持基板用ウェーハ１０中のＣ濃度が局所的に大きくなった領域のことをいい、この高濃度炭素領域が、ゲッタリングシンクとしての役目を有効に果たすため、白傷欠陥の発生および重金属汚染に対する抑制効果をさらに向上させることができるためである。
なお、前記支持基板用ウェーハ１０および前記活性層用ウェーハ２０に、所定量のＣを含有させる方法としては、シリコン基板中にＣ原子をドーピングする方法や、イオン注入の方法等が挙げられる。また、前記支持基板用ウェーハ１０および前記活性層用ウェーハ２０中に、Ｏ原子を含有させることもできる。Ｏ原子を含有させることで、ゲッタリング効果のために含有させたＣ原子が、エピタキシャル膜２２へと拡散するのを抑制することができるため有効である。
また、図には示されていないが、本発明による製造方法では、ＢＯＸ酸化層を形成する工程の前に、前記支持基板用ウェーハ１０および前記活性層用ウェーハ２０の少なくとも一方の、前記張り合わせ面となるべき面とは反対の面に、ポリシリコン膜を形成する工程をさらに具えるのが好ましい。前記ポリシリコン膜を形成すれば、ゲッタリングシンクとしての役目を果たすため、さらなるゲッタリング効果の向上が望めるからである。
（複合層）
前記ＢＯＸ酸化層３０は、Ｗｅｔ酸化により形成されるのが好ましい。緻密な膜が形成でき貼り合わせに適した界面を形成できるためである。
前記ＢＯＸ酸化層３０は、Ｗｅｔ酸化により形成されるのが好ましい。緻密な膜が形成でき貼り合わせに適した界面を形成できるためである。
また、前記ＢＯＸ酸化層３０の、他方のウェーハ２０との張り合わせ面３０ａに設けられる前記凹部４０は、前記ＢＯＸ酸化層３０を貫通せず、ドライエッチングにより形成されるのが好ましい。凹部の形状精度を高精度に実現するためである。また、前記凹部４０の形状は任意の形状とすることができ、例えば、図３に示すように、島状（図３(a)）、ライン状（図３(b)）およびテクスチャ状（図３(c)）とすることができる。
前記凹部４０に埋設されるポリシリコンプラグ５０は、前記凹部４０にポリシリコンを埋め込むことにより形成される。前記ポリシリコンプラグ５０の厚さｄは、前記複合層６０の厚さＤの50〜70％とするのが好ましい。前記厚さｄが50％未満だと、ポリシリコンによるゲッタリング能力が低下するおそれがあり、また、70％を超えても、ポリシリコン形成に時間がかかり、生産効率が低くなるためである。また、前記ポリシリコンプラグ５０の総上部面積ｓは、前記支持基板用ウェーハ１０の上部面積Ｓの70〜90％とするのが好ましい。前記面積ｓが70％未満だと、ゲッタリング能力が低下するおそれがあり、90％を超えると、ポリシリコンプラグと活性総基板との貼り合わせ強度が低下するおそれがあるためである。
本発明の裏面照射型固体撮像素子用ウェーハの製造方法は、ＢＯＸ酸化層を形成する工程の前に、それぞれのウェーハ１０，２０に対して600〜800℃の熱処理を施す工程をさらに有するのが好ましい。この熱処理によれば、酸素析出が促進されるため、高密度な酸素析出物の形成が可能になるためである。
本発明の裏面照射型固体撮像素子用ウェーハの製造方法は、図１には示されていないが、前記ＢＯＸ酸化層３０形成工程後、かつ前記支持基板用ウェーハ１０と、前記活性層用ウェーハ２０とを張り合わせる工程の前に、前記ＢＯＸ酸化層３０の、他方のウェーハとの張り合わせ面に、所定の有機物を吸着させる工程をさらに具えるのが好ましい。前記有機物を貼り合わせ面に吸着させて貼り合わせを行えば、貼り合わせの際の熱処理により、前記有機物が前記貼り合わせ界面において高濃度炭素領域を形成するため、本発明の裏面照射型固体撮像素子用ウェーハ１００のさらなるゲッタリング能力の向上が望めるためである。
さらに、前記有機物は、有機炭素化合物、例えば、Ｎメチルピロリドンまたはポリビニルピロリドン等とするのが好ましい。上記いずれかの有機炭素化合物を用いれば、前記高濃度炭素領域の形成を簡便に行うことができるためである。
本発明の裏面照射型固体撮像素子用ウェーハの製造方法は、図１には示されていないが、前記複合層６０と、他方のウェーハとの間に、単一酸化層を有するのが好ましい。前記複合層６０に埋設されたポリシリコンプラグ５０と、前記活性層用ウェーハ２０との分離を容易にするためである。
なお、上述したところは、この発明の一例を示したにすぎず、特許請求の範囲において種々の変更を加えることができる。
次に、本発明に従う裏面照射型固体撮像素子用ウェーハをサンプルとして作製し、性能を評価したので、以下で説明する。
（実施例１）
実施例１は、図１および図２に示すように、支持基板用ウェーハ１０(図１(a)および図２(a))に、Ｗｅｔ酸化によりＢＯＸ酸化層３０を形成し（図１(b)）、このＢＯＸ酸化層３０に、ドライエッチングにより複数の円柱形状の凹部４０を形成し、これら凹部４０に、ＣＶＤ法により複数のポリシリコンプラグを埋設して複合層を形成した（図１(c)）。また、活性層用基板２１上に、ＣＶＤ法によりＳｉからなるエピタキシャル膜２２を形成してなるエピタキシャルウェーハを活性層用ウェーハ２０として用意した(図１(d)および図２(b))。
（実施例１）
実施例１は、図１および図２に示すように、支持基板用ウェーハ１０(図１(a)および図２(a))に、Ｗｅｔ酸化によりＢＯＸ酸化層３０を形成し（図１(b)）、このＢＯＸ酸化層３０に、ドライエッチングにより複数の円柱形状の凹部４０を形成し、これら凹部４０に、ＣＶＤ法により複数のポリシリコンプラグを埋設して複合層を形成した（図１(c)）。また、活性層用基板２１上に、ＣＶＤ法によりＳｉからなるエピタキシャル膜２２を形成してなるエピタキシャルウェーハを活性層用ウェーハ２０として用意した(図１(d)および図２(b))。
その後、前記支持基板用ウェーハ１０と、前記活性層用ウェーハ２０とを貼り合わせた後(図１(d))、前記活性層用ウェーハ２０を、研磨および化学エッチングにより薄膜化することにより、サンプルとなる裏面照射型固体撮像素子用ウェーハ１００を作製した（図１(f)）。
（実施例２）
実施例２は、前記ポリシリコンプラグの厚さを変化させたこと以外は、実施例１と同様の方法により、サンプルとなる裏面照射型固体撮像素子用ウェーハを作製した。
実施例２は、前記ポリシリコンプラグの厚さを変化させたこと以外は、実施例１と同様の方法により、サンプルとなる裏面照射型固体撮像素子用ウェーハを作製した。
（実施例３）
実施例３は、前記ポリシリコンプラグの総上部面積を変化させたこと以外は、実施例１と同様の方法により、サンプルとなる裏面照射型固体撮像素子用ウェーハを作製した。
実施例３は、前記ポリシリコンプラグの総上部面積を変化させたこと以外は、実施例１と同様の方法により、サンプルとなる裏面照射型固体撮像素子用ウェーハを作製した。
（実施例４）
実施例４は、前記ポリシリコンプラグの総上部面積を変化させたこと以外は、実施例２と同様の方法により、サンプルとなる裏面照射型固体撮像素子用ウェーハを作製した。
実施例４は、前記ポリシリコンプラグの総上部面積を変化させたこと以外は、実施例２と同様の方法により、サンプルとなる裏面照射型固体撮像素子用ウェーハを作製した。
（比較例１）
前記シリコンプラグ５０を形成しないこと以外は、実施例１と同様の方法により、サンプルとなる裏面照射型固体撮像素子用ウェーハを作製した。
前記シリコンプラグ５０を形成しないこと以外は、実施例１と同様の方法により、サンプルとなる裏面照射型固体撮像素子用ウェーハを作製した。
（評価方法）
上記実施例１〜４および比較例１で作製した各サンプルについて評価を行った。評価方法を以下に示す。
上記実施例１〜４および比較例１で作製した各サンプルについて評価を行った。評価方法を以下に示す。
（１）白傷欠陥
上記実施例１〜４および比較例１で作製した各サンプルを用いて裏面照射型固体撮像素子を作製し、その後、該裏面照射型固体撮像素子について、半導体パラメータ解析装置を用いて、フォトダイオードの暗時リーク電流を測定し画素データ（白傷欠陥の個数データ）に変換することで、単位面積（１cm2）あたりの白傷欠陥の個数を測定し、白傷欠陥の発生の抑制について評価した。以下に評価基準を示し、測定結果及び評価結果を表１に示す。
◎：５個以下
○：５個超え、５０個以下
×：５０個超え
上記実施例１〜４および比較例１で作製した各サンプルを用いて裏面照射型固体撮像素子を作製し、その後、該裏面照射型固体撮像素子について、半導体パラメータ解析装置を用いて、フォトダイオードの暗時リーク電流を測定し画素データ（白傷欠陥の個数データ）に変換することで、単位面積（１cm2）あたりの白傷欠陥の個数を測定し、白傷欠陥の発生の抑制について評価した。以下に評価基準を示し、測定結果及び評価結果を表１に示す。
◎：５個以下
○：５個超え、５０個以下
×：５０個超え
（２）重金属汚染
得られたサンプルについて、スピンコート汚染法により、サンプルの表面をニッケル（1.0×1012atoms/cm2）で汚染させた後、９００℃で１時間熱処理を施し、その後、サンプルの表面を選択エッチングすることによりサンプル表面の欠陥密度（個/cm2）を測定した。評価結果は以下の通りであり、測定結果及び評価結果を表１に示す。
◎：５個未満
○：５個以上、５０個未満
×：５０個以上
得られたサンプルについて、スピンコート汚染法により、サンプルの表面をニッケル（1.0×1012atoms/cm2）で汚染させた後、９００℃で１時間熱処理を施し、その後、サンプルの表面を選択エッチングすることによりサンプル表面の欠陥密度（個/cm2）を測定した。評価結果は以下の通りであり、測定結果及び評価結果を表１に示す。
◎：５個未満
○：５個以上、５０個未満
×：５０個以上
表１の結果から、実施例１〜４は、比較例１に比べて、白傷欠陥の発生及び重金属汚染について抑制できていることがわかる。
本発明の裏面照射型固体撮像素子用ウェーハの製造方法によれば、白傷欠陥の発生および重金属汚染を有効に抑制することができる裏面照射型固体撮像素子用ウェーハを提供することができる。
１０ 支持基板用ウェーハ
２０ 活性層用ウェーハ
２１ 活性層用基板
２２ エピタキシャル膜
３０ ＢＯＸ酸化層
４０ 凹部
５０ ポリシリコンプラグ
６０ 複合層
１００ 裏面照射型固体撮像素子用ウェーハ
Ｄ 複合層の厚さ
ｄ ポリシリコンプラグの厚さ
Ｓ 支持基板用ウェーハの上部面積
ｓ ポリシリコンプラグの上部面積
２０ 活性層用ウェーハ
２１ 活性層用基板
２２ エピタキシャル膜
３０ ＢＯＸ酸化層
４０ 凹部
５０ ポリシリコンプラグ
６０ 複合層
１００ 裏面照射型固体撮像素子用ウェーハ
Ｄ 複合層の厚さ
ｄ ポリシリコンプラグの厚さ
Ｓ 支持基板用ウェーハの上部面積
ｓ ポリシリコンプラグの上部面積
Claims (10)
- 表面側に光電変換素子および電荷転送トランジスタを含む複数の画素を有し、裏面を受光面とする、裏面照射型固体撮像素子用ウェーハの製造方法であって、
該方法は、支持基板用ウェーハおよび活性層用ウェーハの少なくとも一方に、ＢＯＸ酸化層を形成する工程と、
前記支持基板用ウェーハと、前記活性層用ウェーハとを張り合わせる工程と、
前記活性層用ウェーハを薄膜化する工程と
を具え、
前記支持基板用ウェーハと、前記活性層用ウェーハとを張り合わせる工程の前に、前記ＢＯＸ酸化層の前記張り合わせ面側に開口する、複数の凹部を前記ＢＯＸ酸化層内に当該ＢＯＸ酸化層を貫通させずに設け、該凹部に、ポリシリコンプラグを埋設して複合層を形成する工程をさらに具えることを特徴とする裏面照射型固体撮像素子用ウェーハの製造方法。 - 前記ポリシリコンプラグの厚さを前記複合層の厚さの50〜70％および、前記ポリシリコンプラグの総上部面積を前記支持基板用ウェーハの上部面積の70〜90％とする請求項１に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
- 前記複合層と、他方のウェーハとの間に、単一酸化層を有する請求項１または２に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
- 前記支持基板用ウェーハは、Ｃを含有するｎ型半導体材料からなる請求項１、２または３に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
- 前記活性層用ウェーハは、ｎ型半導体層からなる活性層用基板上に、Ｓｉからなるエピタキシャル膜を形成してなるエピタキシャルウェーハである請求項１〜４のいずれか一項に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
- 前記支持基板用ウェーハのＣ濃度は、1×10 16 〜1×10 17 atoms/cm 3 の範囲である請求項４または５に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
- 前記ＢＯＸ酸化層を形成する工程の前に、前記支持基板用ウェーハおよび前記活性層用ウェーハの少なくとも一方の、前記張り合わせ面となるべき面とは反対の面に、ポリシリコン膜を形成する工程をさらに具える請求項１〜６のいずれか一項に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
- 前記ＢＯＸ酸化層を形成する工程の前に、それぞれのウェーハに対して６００〜８００℃の熱処理を施す工程をさらに有する請求項１〜７のいずれか一項に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
- 前記ＢＯＸ酸化層を形成する工程の後、かつ前記支持基板用ウェーハと、前記活性層用ウェーハとを張り合わせる工程の前に、前記ＢＯＸ酸化層の、他方のウェーハとの張り合わせ面に、所定の有機物を吸着させる工程をさらに具える請求項１〜８のいずれか一項に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
- 前記有機物は、有機炭素化合物である請求項９に記載の裏面照射型固体撮像素子用ウェーハの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008227965A JP5696349B2 (ja) | 2008-09-05 | 2008-09-05 | 裏面照射型固体撮像素子用ウェーハの製造方法 |
| US12/553,353 US7960249B2 (en) | 2008-09-05 | 2009-09-03 | Method for producing wafer for backside illumination type solid imaging device |
| TW098129711A TWI387102B (zh) | 2008-09-05 | 2009-09-03 | 背側照明式固態成像裝置用之晶圓的製造方法 |
| KR1020090083990A KR20100029061A (ko) | 2008-09-05 | 2009-09-07 | 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008227965A JP5696349B2 (ja) | 2008-09-05 | 2008-09-05 | 裏面照射型固体撮像素子用ウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010062414A JP2010062414A (ja) | 2010-03-18 |
| JP5696349B2 true JP5696349B2 (ja) | 2015-04-08 |
Family
ID=41799648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008227965A Active JP5696349B2 (ja) | 2008-09-05 | 2008-09-05 | 裏面照射型固体撮像素子用ウェーハの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7960249B2 (ja) |
| JP (1) | JP5696349B2 (ja) |
| KR (1) | KR20100029061A (ja) |
| TW (1) | TWI387102B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5279775B2 (ja) | 2010-08-25 | 2013-09-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5279782B2 (ja) * | 2010-09-16 | 2013-09-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JP6229258B2 (ja) * | 2012-11-13 | 2017-11-15 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| US8841201B2 (en) * | 2013-02-20 | 2014-09-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for post-bonding wafer edge seal |
| JP2015088698A (ja) * | 2013-11-01 | 2015-05-07 | 信越半導体株式会社 | シリコンウェーハ及びその製造方法 |
| FR3028664B1 (fr) * | 2014-11-14 | 2016-11-25 | Soitec Silicon On Insulator | Procede de separation et de transfert de couches |
| JP6265291B2 (ja) * | 2017-03-28 | 2018-01-24 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04304653A (ja) * | 1991-04-02 | 1992-10-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH1126735A (ja) * | 1997-07-04 | 1999-01-29 | Texas Instr Japan Ltd | 結合ｓｏｉウェハ |
| JP2000323484A (ja) * | 1999-05-07 | 2000-11-24 | Mitsubishi Electric Corp | 半導体装置及び半導体記憶装置 |
| JP2001144275A (ja) | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ |
| US6992257B2 (en) * | 2001-04-06 | 2006-01-31 | Adc Telecommunications, Inc. | Electronic signal transmission and switching jack |
| DE10124038A1 (de) * | 2001-05-16 | 2002-11-21 | Atmel Germany Gmbh | Verfahren zur Herstellung vergrabener Bereiche |
| EP1542269B1 (en) * | 2002-07-17 | 2016-10-05 | Sumco Corporation | A method of manufacturing a high-resistance silicon wafer |
| JP4773697B2 (ja) * | 2004-06-30 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | Ｓｏｉ基板およびその製造方法ならびに半導体装置 |
| JP4940667B2 (ja) * | 2005-06-02 | 2012-05-30 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP2007059755A (ja) * | 2005-08-26 | 2007-03-08 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2007095951A (ja) * | 2005-09-28 | 2007-04-12 | Denso Corp | 半導体基板およびその製造方法 |
| JP2007227601A (ja) * | 2006-02-23 | 2007-09-06 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| GB2437995A (en) * | 2006-05-11 | 2007-11-14 | X Fab Semiconductor Foundries | Semiconductor processing |
| JP5315596B2 (ja) * | 2006-07-24 | 2013-10-16 | 株式会社Ｓｕｍｃｏ | 貼合せｓｏｉウェーハの製造方法 |
| US7781715B2 (en) * | 2006-09-20 | 2010-08-24 | Fujifilm Corporation | Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device |
| JP4639212B2 (ja) * | 2006-09-20 | 2011-02-23 | 富士フイルム株式会社 | 裏面照射型撮像素子の製造方法 |
-
2008
- 2008-09-05 JP JP2008227965A patent/JP5696349B2/ja active Active
-
2009
- 2009-09-03 TW TW098129711A patent/TWI387102B/zh active
- 2009-09-03 US US12/553,353 patent/US7960249B2/en active Active
- 2009-09-07 KR KR1020090083990A patent/KR20100029061A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI387102B (zh) | 2013-02-21 |
| TW201013912A (en) | 2010-04-01 |
| US7960249B2 (en) | 2011-06-14 |
| JP2010062414A (ja) | 2010-03-18 |
| US20100062584A1 (en) | 2010-03-11 |
| KR20100029061A (ko) | 2010-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5696349B2 (ja) | 裏面照射型固体撮像素子用ウェーハの製造方法 | |
| WO2013065569A1 (ja) | 固体撮像素子、固体撮像素子の製造方法、及び、電子機器 | |
| TWI375320B (en) | Image sensor and manufacturing method thereof | |
| US7928527B2 (en) | Delamination and crack resistant image sensor structures and methods | |
| US8669135B2 (en) | System and method for fabricating a 3D image sensor structure | |
| TW201041127A (en) | Semiconductor device and method of manufacturing the same | |
| JP5481419B2 (ja) | 半導体装置の製造方法 | |
| JP2010182944A (ja) | 固体撮像装置及びその製造方法、並びに撮像装置、並びに半導体装置及びその製造方法、並びに半導体基板 | |
| TW201238041A (en) | Solid-state imaging device and manufacturing method of solid-state imaging device | |
| TWI624906B (zh) | 高介電係數介電層形成方法、影像感測裝置與其製造方法 | |
| TWI760010B (zh) | 影像感測件、光學結構及其形成方法 | |
| KR101176333B1 (ko) | 배면조사형 고체 촬상 소자용 웨이퍼, 이의 제조 방법 및 배면조사형 고체 촬상 소자 | |
| US20090242939A1 (en) | Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device | |
| JP2011014674A (ja) | 固体撮像装置の製造方法 | |
| US20100047953A1 (en) | Method for producing wafer for backside illumination type solid imaging device | |
| JP2010232420A (ja) | 裏面照射型固体撮像素子用ウェーハおよびその製造方法ならびに裏面照射型固体撮像素子 | |
| JP2009231706A (ja) | 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子 | |
| JP2021072435A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20100025799A1 (en) | Wafer for backside illumination type solid imaging device, production method thereof and backside illumination type solid imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150126 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5696349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |