JP2021072435A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】 半導体装置の特性を向上する上で有利な技術を提供する。【解決手段】 表面にトランジスタが設けられた半導体層と、半導体層の裏面に接する誘電体膜と、を備える半導体装置であって、裏面から１００ｎｍ以内の範囲におけるホウ素濃度の最高値が１×１０２０［ａｔｏｍｓ／ｃｍ３］より大きい。【選択図】 図１

Description

本発明は、半導体装置に関する。

裏面照射型の半導体装置の製造においては、半導体層を薄化して半導体層を形成することが一般的である。

特許文献１には、第１の除去工程の後に、第１の除去工程より遅い加工速度で第２面側から更に基板を薄くする第２の除去工程と、を有し、第２の除去工程は、第１不純物領域の露出により終了することが開示されている。

特許文献２には、物理的研磨法、ウェットエッチングおよびＣＭＰ法を用いて裏面領域を除去することが開示されている。

特開２０１１−１１９６２０号公報 特開２０１１−２０５１４１号公報

特許文献１、２の技術では、薄化の工程や、薄化の工程後における半導体層の裏面近傍の構造の検討が不十分であり、半導体装置の特性を向上する余地がある。そこで本発明は、半導体装置の特性を向上する上で有利な技術を提供することを目的とする。

上記課題を解決するための手段の第１の観点は、表面および裏面を有するシリコン層と、前記表面に設けられたトランジスタと、前記裏面に接する誘電体膜と、を備える半導体装置であって、前記裏面から１００ｎｍ以内の範囲におけるホウ素濃度の最高値が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きいことを特徴とする。

上記課題を解決するための手段の第２の観点は、トランジスタが設けられた表面および前記表面とは反対側の反対面を有し、前記表面と前記反対面との間に光電変換部が設けられた半導体層を用意する工程と、前記半導体層の一部を除去することにより反対面の側から薄化する工程と、を有する半導体装置の製造方法であって、前記半導体層を薄化する工程は、前記半導体層に対するウェットエッチングと、前記ウェットエッチングの後に行う、前記半導体層に対する化学機械研磨と、を含み、前記ウェットエッチングよる前記半導体層の除去量は、前記化学機械研磨による前記半導体層の除去量より大きいことを特徴とする。

上記課題を解決するための手段の第３の観点は、トランジスタが設けられた表面および前記表面とは反対側の反対面を有し、前記表面と前記反対面との間に光電変換部が設けられた半導体層を用意する工程と、前記反対面の側から前記半導体層を薄化する工程と、を有する半導体装置の製造方法であって、前記半導体層には前記表面と前記反対面との間にホウ素濃度の最高値が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きい不純物領域が設けられており、前記半導体層を薄化する工程は、前記薄化後における前記半導体層の前記表面とは反対側の裏面から１００ｎｍ以内の範囲におけるホウ素濃度の最高値が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きくなるように行うことを特徴とする。

上記課題を解決するための手段の第４の観点は、トランジスタが設けられた表面および前記表面とは反対側の反対面を有し、前記表面と前記反対面との間に光電変換部が設けられた半導体層を用意する工程と、前記半導体層の一部を除去することにより反対面の側から薄化する工程と、を有する半導体装置の製造方法であって、前記半導体層は炭素を含有する部分を有し、前記半導体層を薄化する工程では、前記部分をウェットエッチングにより除去することを特徴とする。

半導体装置の特性を向上する上で有利な技術を提供することができる。

半導体装置を説明する模式図。 半導体装置の製造方法を説明する模式図。 半導体装置の製造方法を説明する模式図。 半導体装置の製造方法を説明する模式図。 半導体装置および半導体装置の製造方法を説明する模式図。 半導体装置の製造方法を説明する模式図。 半導体装置の製造方法を説明する模式図。 半導体装置の製造方法を説明する模式図。 半導体装置の製造方法を説明する模式図。 半導体装置の製造方法を説明する模式図。 半導体装置および機器を説明する模式図。

以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。本発明に係る半導体装置の具体的な実施形態及び実施例を、添付図面を参照して説明する。

＜第１の実施形態＞
図１（ａ）は半導体装置９３０の断面模式図である。半導体装置９３０は半導体層１００および半導体層１００の上の絶縁体膜１１２を含む半導体部品００１と、半導体層２００および半導体層２００の上の絶縁体膜２１２を含む半導体部品００２と、を備える。本実施形態では、例えば、約３〜５μｍの厚さの半導体層２００を有する。半導体層１００、２００のそれぞれは、主にシリコンからなる半導体層であるが、シリコン以外を主成分とする半導体層であってもよい。シリコンからなる半導体層は、シリコンの他に、ｐ型やｎ型の半導体領域を形成するための不純物（ドーパント）を含む。また、半導体層の強度を高めるための酸素や、ダングリングボンドの終端のための水素、不可避の不純物（金属元素等）などを含んでいてもよい。

半導体部品００１と半導体部品００２は、互いに重なり合い、接合面４００で互いに接合されている。半導体層１００と半導体層２００は、積層方向Ｚにおいて絶縁体膜１１２および絶縁体膜２１２が半導体層１００と半導体層２００との間に位置するように積層されている。複数の導電体部１１３の各々が絶縁体膜１１２に設けられた複数の凹部の各々の中に配置されている。複数の導電体部２１３の各々が絶縁体膜２１２に設けられた複数の凹部の各々の中に配置されている。半導体部品００１と半導体部品００２は、絶縁体膜１１２に設けられた凹部の中に配置された導電体部１１３と、絶縁体膜２１２に設けられた凹部の中に配置された導電体部２１３と、によって互いに接合されている。

積層方向Ｚに垂直な平面をＸ−Ｙ面とする。Ｘ−Ｙ面は半導体層１００の主面および／または半導体層２００の主面に沿った面である。方向Ｘと方向Ｙは互いに直交し、半導体層１００の主面および／または半導体層２００の主面に平行である。この半導体層１００および半導体層２００が積層されている方向（Ｚ軸方向）に半導体装置９３０が切断されたものが、図１（ａ）が示す断面図である。

導電体部１１３は、Ｘ−Ｙ面内において絶縁体膜１１２に囲まれたパッド３１１と、積層方向Ｚにおいてパッド３１１と半導体層１００との間に位置するようにパッド３１１に結合するビア３１２と、により構成されている。ビア３１２は積層方向Ｚにおいてビア３１２と半導体層１００との間に位置する導電体層１１１へ接続されている。導電体層１１１はビア３１２に近接している。

導電体部２１３は、Ｘ−Ｙ面内において絶縁体膜２１２に囲まれたパッド３２１と、積層方向Ｚにおいてパッド３２１と半導体層２００との間に位置するようにパッド３２１に結合するビア３２２と、により構成されている。ビア３２２は積層方向Ｚにおいてビア３２２と半導体層２００との間に位置する導電体層２１１へ接続されている。導電体層２１１はビア３２２に近接している。

半導体装置９３０は、半導体層１００と半導体層２００との間に配置された配線構造体０１０および配線構造体０２０を備える。半導体部品００１は、半導体層１００と配線構造体０１０とを備える半導電体部品（半導体チップ）であり、半導体部品００２は半導体層２００と配線構造体０２０とを備える半導電体部品（半導体チップ）である。配線構造体０１０と配線構造体０２０はそれぞれ、後述するように、積層された複数の配線層と積層された複数の絶縁膜を有する。このため、配線構造体０１０と配線構造体０２０とが接合されたものを、半導体装置９３０における配線構造体部ということもできる。半導体装置９３０は、半導体部品００１と半導体部品００２とが接合されることによって構成されている。

半導体層１００と半導体部品００２との間（半導体層１００と配線構造体０２０との間）の構造体が配線構造体０１０である。配線構造体０１０は、上述した導電体部１１３と導電体層１１１を含む。配線構造体０１０は、導電体部１１３と導電体層１１１の他に、導電体層１１１と半導体層１００との間に配されたビアプラグ１１０、配線層１０７、ビアプラグ１０８、配線層１０５、コンタクトプラグ１０４を含みうる。また、配線構造体０１０は、上述した絶縁体膜１１２を含み、絶縁体膜１１２の他に、絶縁体膜１１２と半導体層１００との間に配された層間絶縁膜１０９、１０６、１０３を含みうる。

半導体層２００と半導体部品００１との間（半導体層２００と配線構造体０１０との間）の構造体が配線構造体０２０である。配線構造体０２０は、上述した導電体部２１３と導電体層２１１を含む。配線構造体０２０は、導電体部２１３と導電体層２１１の他に、導電体層２１１と半導体層２００との間に配されたビアプラグ２１０、配線層２０７、ビアプラグ２０８、配線層２０５、コンタクトプラグ２０４を含みうる。また、配線構造体０２０は、上述した絶縁体膜２１２を含み、絶縁体膜２１２の他に、絶縁体膜２１２と半導体層２００との間に配された層間絶縁膜２０９、２０６、２０３を含みうる。導電体層１１１、２１１を配線層と称することもできるが、ここでは、ビア３１２、３２２に近接した配線層を他の配線層から区別するために導電体層１１１、２１１と称している。ビアプラグ２０８は、配線層２０５と配線層２０７を接続し、ビアプラグ２１０は、配線層２０７と導電体層２１１を接続する。導電体部２１３は、絶縁体膜２１２に設けられた凹部の中に埋め込まれたダマシン構造を有する。導電体部２１３の少なくとも一部は、導電体層２１１に接続している。本実施形態では、導電体部２１３は、デュアルダマシン構造を有しており、パッド３２１とビア３２２で構成されている。半導体部品００１と半導体部品００２は、導電体部１１３と導電体部２１３とにより電気的に接続されている。

なお、導電体部１１３，２１３の主成分は好ましくは銅であるが、これに限定されることはなく、導電体部１１３，２１３の主成分は金や銀であってもよい。絶縁体膜１１２，２１２の主成分は好ましくはシリコン化合物である。また、絶縁体膜１１２，２１２は、金属の拡散を防止する層（例えば、窒化シリコン層）と酸化シリコン層やｌｏｗ−ｋ材料層とを積層した膜構造などのように、複数の材質からなる複層構成であってもよい。これによれば、半導体部品００１と半導体部品００２との接合時に生じたアライメントズレによる導電体部１１３，２１３の接合ズレによる金属の拡散の影響を防ぐことができる。なお、絶縁体膜１１２，２１２の主成分は樹脂であってもよい。

導電体部１１３と絶縁体膜１１２とをまとめて接合部材４１１と称し、導電体部２１３と絶縁体膜２１２とをまとめて接合部材４２１と称する。半導体部品００１に含まれる接合部材４１１と半導体部品００２に含まれる接合部材４２１とが接合している。半導体層１００から半導体層２００まで、コンタクトプラグ１０４、配線層１０５、１０７、導電体層１１１、導電体部１１３、２１３、導電体層２１１、配線層２０７、２０５、コンタクトプラグ２０４が電気的に連続する。これらが、半導体層１００と半導体層２００との間の配線（層間配線）を構成している。層間配線は一端がゲート電極へ、他端がソース／ドレインへ接続されていてもよいし、層間配線は一端と他端がソース／ドレインへ接続されていてもよい。

半導体装置９３０において、配線構造体０１０と配線構造体０２０とが接合されている。より詳細には、配線構造体０１０と配線構造体０２０とは、配線構造体０１０の接合部材４１１と配線構造体０２０の接合部材４２１とによって構成される接合面４００において接合される。なお、接合面４００は、接合部材４１１の表面と接合部材４２１の表面とを含む。

半導体層１００には、素子分離部１０１、複数のトランジスタ１２０が設けられている。半導体層１００の複数面のうち複数のトランジスタ１２０が設けられた面が半導体層１００の主面である。主面のことを表面と称してもよく、主面の反対面を裏面と称してもよい。なお、光電変換装置としての半導体装置９３０では、半導体層１００の集積回路には、画素信号を処理する、アナログ信号処理回路ＡＤ変換回路やノイズ除去回路、デジタル信号処理回路などの信号処理回路を含むことができる。また、半導体層１００を「基板」、または「半導体層」と呼ぶことができる。

素子分離部１０１は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を有しており、半導体層１００の素子領域（活性領域）を画定する。複数のトランジスタ１２０はＣＭＯＳ回路を構成しうる。トランジスタ１２０のソース／ドレイン１２１はコバルトシリサイド層やニッケルシリサイド層などのシリサイド層１２２を有しうる。トランジスタ１２０のゲート電極１０２はシリサイド層や金属層、金属化合物層を有しうる。トランジスタ１２０のゲート絶縁膜は、酸化シリコン膜、窒化シリコン膜あるいは金属酸化膜でありうる。

半導体層２００には、素子分離部２０１、ゲート電極２０２、光電変換部２２０、ソース／ドレイン２２１、が設けられている。光電変換部２２０はフォトダイオードやフォトゲートによって構成される。フォトダイオードはアバランシェダイオードであってもよい。半導体層２００の表面のうち複数のトランジスタが設けられた面が半導体層２００の主面である。主面のことを表面と称してもよく、主面の反対面を裏面と称してもよい。また、半導体層２００を「基板」、または「半導体層」と呼ぶことができる。

なお、以下の説明において、Ｐ型の半導体領域のうち、相対的にネットの不純物濃度（例えばホウ素濃度）が低い不純物領域をＰ−型の不純物領域と称し、相対的にネットの不純物濃度（例えばホウ素濃度）が高い不純物領域をＰ＋型の不純物領域と称する。Ｐ＋型の不純物領域のネットの不純物濃度（例えばホウ素濃度）は、例えば４×１０^１８［ａｔｏｍｓ／ｃｍ^３］以上である。Ｐ＋型の不純物領域のうち、ネットの不純物濃度が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］を超える不純物領域をＰ＋＋型の不純物領域と称する。Ｐ−型の不純物領域のネットの不純物濃度は、例えば２×１０^１５［ａｔｏｍｓ／ｃｍ^３］以下である。Ｐ型の半導体領域は、不純物濃度が２×１０^１５［ａｔｏｍｓ／ｃｍ^３］より高く、かつ、４×１０^１８［ａｔｏｍｓ／ｃｍ^３］より低いＰ型の不純物領域を含みうる。ただし、Ｐ型の半導体領域とは、Ｐ＋型の不純物領域とＰ−型の不純物領域をも含む総称である。

また、以下の説明において、Ｎ型の半導体領域のうち、相対的にネットの不純物濃度（例えばヒ素濃度やリン濃度）が低い不純物領域をＮ−型の不純物領域と称し、相対的にネットの不純物濃度（例えばヒ素濃度やリン濃度）が高い不純物領域をＮ＋型の不純物領域と称する。Ｎ＋型の不純物領域のネットの不純物濃度（例えばヒ素濃度やリン濃度）は、例えば１×１０^１８［ａｔｏｍｓ／ｃｍ^３］以上である。Ｎ−型の不純物領域のネットの不純物濃度は、例えば６×１０^１４［ａｔｏｍｓ／ｃｍ^３］以下である。Ｎ型の半導体領域は、不純物濃度が６×１０^１４［ａｔｏｍｓ／ｃｍ^３］より高く、かつ、１×１０^１８［ａｔｏｍｓ／ｃｍ^３］より低い不純物領域を含みうる。ただし、Ｎ型の半導体領域とは、Ｎ＋型の不純物領域とＮ−型の不純物領域をも含む総称である。

素子分離部２０１は、ＳＴＩ構造を有し、半導体層２００の素子領域（活性領域）を画定する。ゲート電極２０２は、光電変換部２２０の電荷を、フローティングディフュージョンに転送する。また、半導体層２００には、光電変換部２２０で生成された電荷を画素信号に変換する画素回路が設けられている。画素回路は、リセットトランジスタ、増幅トランジスタ、選択トランジスタなどの画素トランジスタを含むことができる。フローティングディフュージョンに転送された電荷に応じた画素信号が、増幅トランジスタによって生成される。フローティングディフュージョンの電位はリセットトランジスタによってリセット電位にリセットされる。

導電体部１１３はコバルトシリサイド層またはニッケルシリサイド層であるシリサイド層１２２を介して半導体層１００へ電気的に接続されている。本実施形態では導電体部１１３が接続されたコンタクトプラグ１０４がサリサイドプロセスを経て形成され、層間絶縁膜１０３と半導体層１００の間に広がったシリサイド層１２２に接触している。一方、導電体部２１３はコバルトシリサイド層またはニッケルシリサイド層であるシリサイド層を介さずに半導体層２００へ電気的に接続されている。本実施形態では導電体部２１３が接続されたコンタクトプラグ２０４がサリサイドプロセスを経ずに形成された半導体層１００の不純物領域に接触（オーミック接触）している。あるいは、導電体部２１３はコンタクトプラグ２０４の下に局所的に形成されたチタンシリサイドまたはタングステンシリサイドからなるシリサイド層を介して半導体層２００へ電気的に接続されていてもよい。導電体部１１３がシリサイド層１２２を介して半導体層１００に接続すると、導電体部２１３をシリサイド層も介さずに、あるいは、局所的に形成されたシリサイド層を介して半導体層２００に接続する場合に比べて、コンタクト抵抗が低くなりうる。

本実施形態では、半導体部品００１はデジタル回路を有しており、半導体部品００２はアナログ回路を有しているが、半導体部品００１はアナログ回路を有しており、半導体部品００２はデジタル回路を有していてもよい。本実施形態では、半導体層２００には光電変換部が設けられている。半導体層２００に設けられた光電変換部はフローティングディフュージョンに転送ゲートを介して接続される。フローティングディフュージョンはソースフォロワトランジスタのゲートに接続される。ソースフォロワトランジスタのソースからアナログ画素信号が出力される。転送ゲートとソースフォロワトランジスタとを含む画素回路は、半導体部品００２が有するアナログ回路でありうる。アナログ画素信号はＡＤ変換回路によりデジタル画素信号にＡＤ変換される。デジタル画素信号はデジタル信号処理回路（ＤＳＰ）により信号処理される。画像処理を行うデジタル信号処理回路は画像処理回路（ＩＳＰ）でありうる。このデジタル信号処理回路は半導体部品００１が有するデジタル回路でありうる。このほか、半導体部品００２が有するデジタル回路はＬＶＤＳやＭＩＰＩ等のインターフェース回路でありうる。

なお、光電変換装置として用いられる半導体装置９３０では、半導体層２００の上に、誘電体層５１１、誘電体層５１２、誘電体層５１３を含む誘電体膜５００が設けられている。さらに誘電体膜５００の上には、カラーフィルタ５１４、マイクロレンズ５１５が配置されている。誘電体膜５００とカラーフィルタ５１４やマイクロレンズ５１５との間に、例えば、タングステンなどの金属膜で形成されるＯＢ領域を形成するための遮光膜や、各画素の光が混色しないように分離のための遮光壁を設けることができる。

図１（ｂ）はシリコン層である半導体層２００の近傍を拡大した拡大断面図である。半導体層２００は表面２１および裏面２２を有する。裏面２２は表面２１の反対側の面である。表面２１と裏面２２との間に光電変換部２２０が設けられている。また、表面２１にはＭＯＳトランジスタがもうけられている。ＭＯＳトランジスタは、半導体層２００の表面に接するゲート絶縁膜２１８と、ゲート絶縁膜２１８を介して表面２１の上に配されたゲート電極２０２、半導体層２００の中に配されたソース／ドレイン２２１を含む。図１（ｂ）におけるＭＯＳトランジスタは転送トランジスタであり、転送トランジスタのソースは光電変換部２２０であり、ドレイン２２１はフローティングディフュージョンである。半導体層２００は光電変換部２２０ａおよび光電変換部２２０ｂを含み、半導体層２００には光電変換部２２０ａおよび光電変換部２２０ｂとの間に溝２２２が設けられている。溝２２２の側面は裏面２２の一部である。溝２２２によって、光電変換部２２０ａと光電変換部２２０ｂとの間では半導体層２００が不連続となる。これにより、光電変換部２２０ａと光電変換部２２０ｂとが電気的および／または光学的に分離される。なお溝２２２は省略可能であり、溝２２２を省略した場合は、図１（ａ）に示す様に、裏面２２は平坦であり、光電変換部２２０ａと光電変換部２２０ｂとの間で半導体層２００が連続しうる。

裏面２２から半導体層２００の内部へ１００ｎｍ以内の範囲には、Ｐ＋＋型の不純物領域２２９が位置している。不純物領域２２９のホウ素濃度は１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より高い。そのため、裏面２２から１００ｎｍ以内の範囲におけるホウ素濃度の最高値が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きい。この最高値は、２×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きいことが好ましい。この最高値は、５×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きくてもよいし、２×１０^２１［ａｔｏｍｓ／ｃｍ^３］より大きくてもよいし、５×１０^２１［ａｔｏｍｓ／ｃｍ^３］より大きくてもよい。ホウ素濃度の最高値を示す位置は、裏面２２から５０ｎｍの範囲にあることが好ましい。換言すると、裏面２２から１００ｎｍ以内の範囲におけるホウ素濃度の最高値が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きいことが好ましい。また、裏面２２から５０ｎｍの位置におけるホウ素濃度が１×１０^１８［ａｔｏｍｓ／ｃｍ^３］より大きいことが好ましい。裏面２２から５０ｎｍ以内の範囲の全域で、ホウ素濃度が１×１０^１８［ａｔｏｍｓ／ｃｍ^３］より大きいことが好ましい。この最高値は、５×１０^２２［ａｔｏｍｓ／ｃｍ^３］より小さいことが好ましい。これは、純粋なシリコンの単結晶におけるシリコンの密度が５×１０^２２［ａｔｏｍｓ／ｃｍ^３］であることに起因する。不純物領域２２９において、ホウ素がシリコンより多いと、シリコンの結晶性が悪くなるため、不純物領域２２９においては、ホウ素はシリコンよりも少ない方が好ましい。最高値は、１×１０^２２［ａｔｏｍｓ／ｃｍ^３］より小さくてもよいし、５×１０^２１［ａｔｏｍｓ／ｃｍ^３］より小さくてもよいし、１×１０^２１［ａｔｏｍｓ／ｃｍ^３］より小さくてもよい。

半導体層２００の中には、表面２１に接してＰ＋型の不純物領域２１９が位置している。この不純物領域２１９のホウ素濃度は、不純物領域２２９のホウ素濃度よりも低くてよい。そのため、０表面２１から１００ｎｍ以内の範囲におけるホウ素濃度の最高値が、裏面２２から１００ｎｍ以内の範囲におけるホウ素濃度の最高値よりも低くてもよい。

後述するように、裏面２２の形成には半導体層の薄化工程が必要であり、その際に半導体層には多くのダメージが生じる。このダメージに起因して、裏面２２はノイズ源となりうる。そのため、裏面照射型の光電変換装置では、表面照射型の光電変換装置に比べてノイズが多くなりうる。ノイズ源としての裏面２２からのノイズの影響を低減するためには、裏面２２をＰ型の不純物領域で構成することが有効である。従来の裏面照射型の光電変換装置でも裏面２２をＰ型の不純物領域で構成したものがあるが、このＰ型の不純物領域は、ホウ素濃度が低く、ノイズを低減するのに十分なポテンシャルバリアを形成することができなかった。本実施形態では、不純物領域２２９のホウ素濃度の最高値を１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きくすることで、従来の裏面照射型の光電変換装置に比べて大幅にノイズを低減することができる。さらに、裏面２２に接する誘電体膜５００として、後述するような誘電体層５１１や誘電体層５１２を用いることで、従来の裏面照射型の光電変換装置に比べて大幅にノイズを低減することができる。

上述したＰ＋＋型の不純物領域２２９の形成方法はさまざまであるが、主に３つの方法がある。第１の方法は、トランジスタ等を形成する前に、エピタキシャル成長によってＰ＋＋型の不純物領域２２９を形成する方法である。第２の方法は、表面２１を介した不純物注入によってＰ＋＋型の不純物領域２２９を形成する方法である。第３の方法は、表面２１とは反対側の面からの不純物注入によってＰ＋＋型の不純物領域２２９を形成する方法である。第２の方法では数ＭｅＶのかなり高いエネルギーで表面２１からイオン注入する必要があり、不純物領域２２９の厚さが大きくなってしまいがちであり、光電変換部２２０を大きくするうえで不利である。しかも、トランジスタの形成工程などにおりホウ素が拡散して、不純物領域２２９の濃度を高くするうえでも不利である。これに対して、第３の方法では、半導体層の薄化処理を行った後で表面２１の反対面から不純物を導入することで、低いエネルギーでダメージを小さく、厚さを小さく、濃度を高く不純物領域２２９を形成することができる。

裏面２２の上には裏面２２に接する誘電体膜５００が設けられている。誘電体膜５００は単層膜でもよいが複層膜でありうる。複層膜としての誘電体膜５００は、誘電体層５１１と、誘電体層５１２と、誘電体層５１３とを含みうる。誘電体膜５００は、裏面２２から１０ｎｍ以内の範囲に負の固定電荷を有する誘電体層５１１を含むことが好ましい。負の固定電荷を有する誘電体層５１１としては金属酸化物層が好適である。負の固定電荷を有する誘電体層５１１を裏面２２の近傍に配置することで、裏面２２の近傍で生じる電子に起因するノイズを低減できる。負の固定電荷を有する誘電体層５１１は、例えば、酸化ハフニウム層、酸化アルミニウム層、酸化ジルコニウム層、酸化チタン層、酸化タンタル層、酸化ルテニウム層であり、とりわけ、酸化アルミニウム層または酸化ハフニウム層であることが好ましい。負の固定電荷を有する誘電体層５１１の好適な厚さは５ｎｍ〜２０ｎｍである。

本例では誘電体層５１１が裏面２２に接しているが、誘電体層５１１と裏面２２との間に１０ｎｍ未満の厚さを有する薄い誘電体層が配されていてもよい。この薄い誘電体層は例えば酸化シリコン層であってもよい。

誘電体層５１２は反射防止層としての機能を有する。誘電体層５１２を反射防止層として用いる上では、誘電体層５１２の厚さは誘電体層５１１の厚さよりも大きいことが好ましい。反射防止層としての誘電体層５１２の好適な厚さは２０ｎｍ〜１００ｎｍである。誘電体層５１２は、酸化ハフニウム層、酸化アルミニウム層、酸化ジルコニウム層、酸化チタン層、酸化タンタル層、酸化ルテニウム層などの金属酸化物層でありうる。あるいは、誘電体層５１２は、酸化シリコン層や窒化シリコン層、酸窒化シリコン層などのシリコン化合物層でありうる。酸化タンタル層はこれらの誘電体層の中でもとりわけ誘電率が高いので、反射防止層としての誘電体層５１２に好適である。

誘電体層５１３は、誘電体層５１２に適切な反射防止性能を与えるために、誘電体層５１２よりも低い屈折率を有する材料が用いられる。誘電体層５１３は、酸化シリコン層や窒化シリコン層、酸窒化シリコン層などのシリコン化合物層でありうるが、樹脂層であってもよい。

裏面２２から半導体層２００の外部へ１００ｎｍ以内の範囲には、金属酸化物層が位置していることが好ましい。この金属酸化物層は、上述した誘電体層５１１や誘電体層５１２でありえ、酸化ハフニウム層、酸化アルミニウム層、酸化ジルコニウム層、酸化チタン層、酸化タンタル層、酸化ルテニウム層などである。この金属酸化物層は、単結晶層であるよりも多結晶層であることが好ましく、多結晶層であるよりも非晶質層であることが好ましい。とりわけ、裏面２２から半導体層２００の外部へ１００ｎｍ以内の範囲には、酸化タンタル層が位置していることが好ましい。酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ランタン、酸化タンタル、酸化ジルコニウムの中で、酸化タンタルは最も比誘電率が高く、バンドギャップが最も小さく、Ｓｉとの伝導帯オフセットが最も小さい。酸化タンタル層も非晶質層であることが好ましい。

以下、第１の実施形態の半導体装置に適用可能な製造方法として、第２、第３、第４の実施形態を説明する。

＜第２の実施形態＞
次に、本発明の第２の実施形態に係る半導体装置９３０の製造方法を説明する。以下では、半導体部品００１用のウエハ８１の製造方法と半導体部品００２用のウエハ８２の製造方法を説明した後に、この２つのウエハ８１、８２を用いた半導体装置９３０の製造方法を説明する。

まず、図２を用いて、半導体部品００１用のウエハ８１の製造方法を説明する。図２（ａ）に示す半導体部品００１用のウエハ８１を準備する。ウエハ８１は、半導体層１００、素子分離部１０１、トランジスタのゲート電極１０２、層間絶縁膜１０３、コンタクトプラグ１０４を有する。半導体層１００を「基板」、または「半導体層」と呼ぶことができ、Ｐ型シリコンウエハでもよいし、Ｎ型シリコンウエハであってもよい。また、Ｐ型もしくはＮ型シリコンウエハの上に、Ｐ−型もしくＮ−型の単結晶シリコンをエピタキシャル成長法によって形成してもよい。さらにウエハ８１は、配線層１０５、層間絶縁膜１０６、配線層１０７、配線層１０５と配線層１０７を接続するビアプラグ１０８を有する。なお、ウエハ８１は、周知な構成を利用できるため、ウエハ８１の製造方法の説明は省略する。層間絶縁膜１０６上に層間絶縁膜１０９が形成される。層間絶縁膜１０９は、例えば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、炭素含有酸化シリコン膜、フッ素含有酸化シリコン膜などである。また膜の層構成としては、１種類の材質からなる単層構成であってもよいし、複数の材質からなる複層構成であってもよい。

次に、層間絶縁膜１０９の表面からエッチングにより溝が形成され、ＰＶＤやＣＶＤにより表面の全面にわたり導電体を形成して溝が導電体によって埋め込まれる。化学機械研磨やエッチバックなどにより表面の導電体を除去することで、図２（ａ）が示すように、層間絶縁膜１０９にビアプラグ１１０が形成される。

次に、層間絶縁膜１０９上に導電体膜が形成される。導電体膜の材質は、アルミニウムなどがあり得る。層間絶縁膜１０９上の導電体膜がパターンニングされる。パターニングは、フォトリソグラフィーとエッチングにより実現され、導電体層１１１が形成される。なお、本実施形態では、配線層１０５と配線層１０７と導電体層１１１との３層としたが、配線層の数は任意に選択可能である。また、本実施形態では、半導体層１００の表面にＭＯＳトランジスタのみを配置するが、本実施形態はこれに限らない。例えば、ＭＯＳキャパシタ、トレンチキャパシタ、半導体層１００の一部を利用した抵抗、トランジスタのゲート電極１０２と同層の部材を利用した抵抗などを配置することも可能である。また、配線層間にＭＩＭキャパシタなどを配置することも可能である。

次に、層間絶縁膜１０９上に絶縁体膜１１２が形成される。絶縁体膜１１２は、例えば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、炭素含有酸化シリコン膜、フッ素含有酸化シリコン膜などである。ここで、例えば、酸化シリコン膜を形成したのちに化学機械研磨による平坦化を行うことで、導電体部１１３の寸法のバラツキを低減できる。

次に、図２（ｂ）が示すように、導電体材料を埋め込むための複数の凹部１１３０が絶縁体膜１１２に形成される。複数の凹部１１３０の少なくとも一部は、導電体層１１１に達するように形成される。なお、この凹部１１３０は、チップ全体で適切な密度で配置する。凹部１１３０は、凹部１１３０におけるパッド３１１に対応する溝（トレンチ）１３１１とビア３１２に対応する孔（ビアホール）１３１２とで形成される。凹部１１３０の形成にあたっては、デュアルダマシン用のエッチング方法を採用することができる。凹部１１３０の形成方法としては、孔１３１２を形成後に溝１３１１を形成するビアファーストの方法と、溝１３１１を形成後に孔１３１２を形成するトレンチファーストの方法と、孔１３１２と溝１３１１を同時に形成する方法と、のいずれでもよい。

次に、図２（ｃ）が示すように、導電体材料１１３１を表面の全面にわたって形成する。その際、凹部１１３０は、導電体材料１１３１で埋め込まれる。導電体材料１１３１の材質としては銅があり得る。

次に、図２（ｄ）が示すように、化学機械研磨により余分な導電体材料１１３１が除去されて、導電体部１１３が形成される。つまり、パッド３１１と、パッドの底に配されたビア３１２が形成される。以上の工程によって、接合前の、半導体部品００１用のウエハ８１が完成する。なお、この化学機械研磨時に導電体部１１３がチップ全体で適切な密度で形成されるため、化学機械研磨によるディッシングやエロージョンが抑制される。よって、接合前の半導体部品００１用のウエハ８１の表面の平坦性が向上する。ウエハ接合の際の歩留まりを向上することができる。半導体部品００１用のウエハ８１の最上面は平坦化された状態で、導電体部１１３と絶縁体膜１１２とで構成されうる。

次に、図３を用いて、半導体部品００２用のウエハ８２の製造方法を説明する。

図３（ａ）に示す半導体部品００２用のウエハ８２の一部であるウエハ８２が準備される。ウエハ８２は、半導体層２００、素子分離部２０１、ゲート電極２０２、層間絶縁膜２０３、コンタクトプラグ２０４を有する。ウエハ８２のうち、最終的に薄い半導体層２００となる部分を、「半導体層」と呼ぶことができる。半導体層は、Ｐ型のシリコンウエハでもよいし、Ｎ型のシリコンウエハであってもよい。また、半導体層は、Ｐ型もしくはＮ型シリコンウエハの上に、Ｐ−型もしくＮ−型の単結晶シリコンをエピタキシャル成長法によって形成したものであってもよい。半導体層２００には、光電変換部２２０とソース／ドレイン２２１が設けられている。ウエハ８２は、さらに配線層２０５、層間絶縁膜２０６、配線層２０７、配線層２０５と配線層２０７を接続するビアプラグ２０８を有する。ウエハ８２は、さらに、層間絶縁膜２０９、導電体層２１１、配線層２０７と導電体層２１１を接続するビアプラグ２１０を有する。なお、ウエハ８２は、周知の技術により製造可能であるので、ウエハ８２の製造方法については記載を省略する。

また、本実施形態では、半導体層２００の表面にＭＯＳトランジスタのみを配置するものとするが、これに限られない。例えば、ＭＯＳキャパシタ、トレンチキャパシタ、半導体層２００の一部を利用した抵抗、ゲート電極２０２を利用した抵抗などを配置することも可能である。また、配線層間にＭＩＭキャパシタなども配置することも可能である。

層間絶縁膜２０９上に絶縁体膜２１２が形成される。絶縁体膜２１２は、例えば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、炭素含有酸化シリコン膜、フッ素含有酸化シリコン膜などである。

次に、図３（ｂ）が示すように、導電体材料を埋め込むための複数の凹部２１３０が絶縁体膜２１２に形成される。複数の凹部２１３０の少なくとも一部は導電体層２１１に達するように形成される。なお、この凹部２１３０はチップ全体で適切な密度で配置する。

次に、図３（ｃ）が示すように、導電体材料２１３１が絶縁体膜２１２表面の全面にわたって形成される。その際、凹部２１３０は、導電体材料２１３１で埋め込まれる。導電体材料２１３１の材質としては、銅があり得る。

次に、図３（ｄ）が示すように、化学機械研磨により余分な導電体材料２１３１が除去され、導電体層２１１に接続された導電体部２１３が形成される。つまり、パッド３２１と、パッド３２１の底に配されたビア３２２が形成される。以上により、接合前の、半導体部品００２用のウエハ８２が完成する。なおこの化学機械研磨時に、凹部２１３０はチップ全体で適切な密度で配置されているので、化学機械研磨によるディッシングやエロージョンが抑制される。よって、接合前の、半導体部品００２用のウエハ８２の表面の平坦性が向上する。半導体部品００２用のウエハ８２の最上面は平坦化された状態で、導電体部２１３と絶縁体膜２１２とで構成されうる。

次に、図４（ａ）〜図４（ｄ）を用いて、半導体装置９３０の製造方法を説明する。

図４（ａ）が示すように、半導体部品００２用のウエハ８２を反転させて、半導体部品００１用のウエハ８１と半導体部品００２用のウエハ８２とが接合面４００において接合される。これにより、接合後は、半導体部品００１用のウエハ８１の上に半導体部品００２用のウエハ８２が積層される構造をとる。例えば、ウエハの接合は、まず、プラズマ活性化によりウエハの接合面の絶縁体膜１１２、２１２を活性化し、活性化した絶縁体膜１１２、２１２同士を接合する方法により半導体ウエハの仮接合が行われる。その後、例えば、熱処理が行われることにより、接合面４００における絶縁体膜１１２と絶縁体膜２１２とが仮接合よりも強固に接合する。以上の様にして、トランジスタが設けられた表面および表面とは反対側の反対面を有し、表面と反対面との間に光電変換部２２０が設けられた半導体層２００を用意する。

半導体層２００にはこの後、薄化工程を経て、表面の反対面が受光面（裏面２２）となるように薄化される。以下に、薄化工程を説明する。

まず、図４（ｂ）に示すように、機械研削によって半導体層２００を、薄くする第１の薄化工程を行う。第１の薄化工程は加工速度が速く、製造工程のスループットを向上させることが可能となる。しかしながら、機械研削では、シリコン面は粗面化することが知られている。この粗面化した領域が破砕層７００である。破砕層７００は、結晶が歪み、結晶欠陥がある層である。この破砕層７００を残したままとすると、図１（ａ）に示す光電変換部２２０の受光面となる半導体層２００に結晶欠陥が残り、暗電流などの光電変換装置の特性が悪化する。ここで、破砕層７００の除去や光電変換部２２０の受光面の異物除去、平坦性を行うために、機械研削の後に化学機械研磨を追加してもよい。

次に、図４（ｃ）に示すように、ウェットエッチングによって半導体層２００を、薄くする第２の薄化工程を行う。エッチャントは、例えば、フッ酸（ＨＦ）および硝酸（ＨＮＯ_３）の薬液混合液などを用いる。ウェットエッチングの処理条件は、例えば、以下のような処理条件を採用することができる。
薬液温度／２０〜３０℃
薬液混合比率（ＨＦ：ＨＮＯ_３）／１：１０〜１：１００
処理時間／１００〜３００秒

ウェットエッチングで、半導体層２００を、エッチングすることにより、機械研削によって発生した破砕層７００を完全に除去することができる。すなわち、図１（ａ）に示すように、結晶欠陥を完全に除去することが可能となり、暗電流などの光電変換装置の特性に優れ、信頼度の高い光電変換装置の製造方法を提供することができる。

次に、図４（ｄ）に示すように、化学機械研磨によって半導体層２００を、薄くする第３の薄化工程を行う。例えば、光学方式膜厚終点検知ＣＭＰ法などを用いることで、半導体層２００の膜厚をモニタリングしながら薄くする。ここで、光電変換部２２０の受光面の平坦性および半導体層２００の膜厚均一性が決定されうる。

図５（ａ）は、半導体部品００１用のウエハ８１と半導体部品００２用のウエハ８２を接合し、半導体装置９３０を形成した状態の半導体層を示す。図５（ｂ）は、図５（ａ）に示す半導体層外周部のＡ−Ｂ線における断面図を示す。化学機械研磨による半導体層２００の除去量が、ウェットエッチングによる半導体層２００の除去量より大きくなると、図５（ｂ）に示すように、半導体層外周部に形成された半導体装置９３０の半導体層２００の膜厚は薄くなってしまう。これは、化学機械研磨の研磨パットが半導体層２００の角部に当たりやすくなり、段差を解消しようとするからである。半導体層２００の膜厚が薄い場合、光電変換部２２０に入る光の光路長が変わる。そのため、光電変換装置の光学特性に影響が出てしまい、半導体層外周部の半導体装置９３０の良品率が低下し、収量も減少する。そのため、半導体装置９３０の収量を増加させるためには、化学機械研磨による半導体層２００の除去量よりウェットエッチングによる半導体層２００の除去量を大きくすることが望ましい。また、製造工程のスループットを向上させる観点から、ウェットエッチングによる半導体層２００の除去量より機械研削による半導体層２００の除去量を大きくすることが望ましい。以上のように、各薄化工程における半導体層２００の除去量を以下のように定義した場合、
機械研削による除去量／Ｅｂ
ウェットエッチングによる除去量／Ｅｗ
化学機械研磨による除去量／Ｅｃ
各薄化工程における半導体層２００の除去量は、Ｅｂ＞Ｅｗ＞Ｅｃとすることが望ましい。すなわち、光電変換部２２０の受光面の平坦性を向上させ、さらに結晶欠陥を完全に除去することが可能となり、暗電流などの光電変換装置の特性に優れ、信頼度の高い光電変換装置の製造方法を提供することができる。

次に、図１（ａ）に示すように、半導体部品００２用のウエハ８２の半導体層２００の表面に誘電体層５１１、誘電体層５１２、誘電体層５１３が形成される。誘電体層５１１は、例えば、酸化ハフニウム層、酸化アルミニウム層などである。誘電体層５１２は、例えば、酸化タンタル層などである。誘電体層５１３は、半導体装置において一般的に使用されている材質の中から任意に選択しうる。例えば、材料としては、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、炭素含有酸化シリコン膜、フッ素含有酸化シリコン膜などである。また膜の層構成としては、１種類の材質からなる単層構成であってもよいし、複数の材質からなる積層構成であってもよい。また図示はしないが、誘電体層５１３中に、例えば、タングステンなどの金属膜で形成されるＯＢ領域を形成するための遮光膜や、各画素の光が混色しないように分離のための遮光壁が形成されてもよい。なお、半導体層２００の上にカラーフィルタ５１４やマイクロレンズ５１５が形成されてもよい。半導体層２００には配線構造体０１０あるいは配線構造体０２０に含まれるパッド電極に達する開口（パッド開口）が形成されてもよい。また、半導体層１００には、半導体層１００を貫通し、配線構造体０１０あるいは配線構造体０２０に含まれる電極に接続する貫通ビア（ＴＳＶ）が形成されてもよい。

＜第３の実施形態＞
第３の実施形態に係る半導体装置９３０の製造方法を説明する。本実施形態では、半導体部品００１用のウエハ８１の製造方法は第２の実施形態と同様であるから、重複説明を省略する。第２の実施形態と異なる半導体部品００２用のウエハ８２の製造方法を説明した後に、この２つのウエハ８１、８２を用いた半導体装置９３０の製造方法を説明する。

まず、図６を用いて、半導体部品００２用のウエハ８２の製造方法を説明する。

図６（ａ）に示す半導体部品００２用のウエハ８２の一部であるウエハ８２が準備される。ウエハ８２は、半導体層２００、素子分離部２０１、ゲート電極２０２、層間絶縁膜２０３、コンタクトプラグ２０４を有する。半導体層２００を「基板」、または「半導体層」と呼ぶことができる。半導体層２００は、２層エピ構造であり、つまり、Ｐ型またはＮ型の不純物領域６０２の上に、Ｐ＋型の不純物領域６０１およびＰ−型またはＮ−型の不純物領域６００をこの順にエピタキシャル成長法によって形成した構造を有する。Ｐ＋型の不純物領域６０１は、例えば、ホウ素（Ｂ）などのＰ型の不純物の濃度は、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以上である。Ｐ型またはＮ型の不純物領域６０２、Ｐ＋型の不純物領域６０１およびＰ−型またはＮ−型の不純物領域６００の役割については、後述にて詳細に説明する。

次に、図６（ｂ）〜図６（ｄ）に示す工程を経て、半導体部品００２用のウエハ８２が完成するが、図３（ｂ）〜図３（ｄ）と同様であるから、重複説明を省略する。

次に、図７（ａ）〜図７（ｄ）を用いて、半導体装置９３０の製造方法を説明する。図７（ａ）が示すように、半導体部品００２用のウエハ８２を反転させて、半導体部品００１用のウエハ８１と半導体部品００２用のウエハ８２とが接合面４００において接合される。これにより、接合後は、半導体部品００１用のウエハ８１の上に半導体部品００２用のウエハ８２が積層される構造をとる。例えば、ウエハの接合は、まず、プラズマ活性化によりウエハの接合面の絶縁体膜１１２、２１２を活性化し、活性化した絶縁体膜１１２、２１２同士を接合する方法により半導体ウエハの仮接合が行われる。その後、例えば、熱処理が行われることにより、接合面４００における絶縁体膜１１２と絶縁体膜２１２とが仮接合よりも強固に接合する。以上の様にして、トランジスタが設けられた表面および表面とは反対側の反対面を有し、表面と反対面との間に光電変換部２２０が設けられた半導体層２００を用意する。

次に、図７（ｂ）に示すように、半導体層２００のＰ型またはＮ型の不純物領域６０２を、薄くする第１の薄化工程を行う。第１の薄化工程は加工速度が速く、製造工程のスループットを向上させることが可能となる。

次に、図７（ｃ）に示すように、第１のウェットエッチングによって半導体層２００のＰ型またはＮ型の不純物領域６０２の全て、およびＰ＋型の不純物領域６０１を、薄くする第２の薄化工程を行う。第１のエッチャントは、例えば、フッ酸（ＨＦ）および硝酸（ＨＮＯ_３）の薬液混合液などを用いる。第１のウェットエッチングの処理条件は、例えば、以下のような処理条件を採用することができる。
薬液温度／２０〜３０℃
薬液混合比率（ＨＦ：ＨＮＯ_３）／１：１０〜１：１００
処理時間／１００〜３００秒

次に、図７（ｄ）に示すように、第２のウェットエッチングによって半導体層２００のＰ＋型の不純物領域６０１のみ選択的にエッチングする第３の薄化工程を行う。すなわち、Ｐ−型またはＮ−型の不純物領域６００でそのエッチングをストップさせるようになっている。不純物濃度の低いＰ−型またはＮ−型の不純物領域６００は、エッチングストッパとして機能する。第２のエッチャントは、例えば、フッ酸（ＨＦ）、硝酸（ＨＮＯ_３）および酢酸（ＣＨ_３ＣＯＯＨ）の薬液混合液を用いる。第２のウェットエッチングの処理条件は、例えば、以下のような処理条件を採用することができる。
薬液温度／２０〜３０℃
薬液混合比率の関係（ＨＦ：ＨＮＯ_３：ＣＨ_３ＣＯＯＨ）／ＨＦ＜ＨＮＯ_３＜ＣＨ_３ＣＯＯＨ
処理時間／１０〜２００秒

このように、第２、第３の薄化工程におけるウェットエッチングは、第１のエッチャントを用いた第１のウェットエッチングと、第１のウェットエッチングの後に行う、第２のエッチャントを用いた第２のウェットエッチングと、含む。第２のエッチャントは、第１のエッチャントよりも第１のエッチャントよりもＣＨ_３ＣＯＯＨの含有量が多い。なお、本例では、第１のエッチャントにおけるＣＨ_３ＣＯＯＨの含有量はゼロであるが、第１のエッチャントには、第２のエッチャントに比べて少量のＣＨ_３ＣＯＯＨの含有を含有していてもよい。この第２のエッチャントは、Ｐ型の不純物の濃度が１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以上である不純物領域のみ選択的にエッチングが可能となる。第１のウェットエッチングおよび第２のウェットエッチングで、半導体層２００のＰ型またはＮ型の不純物領域６０２およびＰ＋型の不純物領域６０１を、エッチングすることにより、機械研削によって発生した破砕層７００を完全に除去することができる。また、第２のウェットエッチングによって半導体層２００のＰ＋型の不純物領域６０１のみ選択的にエッチングすることにより、Ｐ−型またはＮ−型の不純物領域６００でそのエッチングをストップさせることができる。つまり、第２のウェットエッチングでは、Ｐ−型の不純物領域またはＮ−型の不純物領域をエッチングストッパとしてＰ＋型の不純物領域をエッチングする。これにより、図１（ａ）に示すように、光電変換部２２０の受光面の平坦性を向上させ、さらに結晶欠陥を完全に除去することが可能となり、暗電流などの光電変換装置の特性に優れ、信頼度の高い光電変換装置の製造方法を提供することができる。なお、破砕層７００の除去や光電変換部２２０の受光面の異物除去、平坦性を行うために、機械研削とウェットエッチグの間に化学機械研磨による薄化工程を追加してもよい。

次に、図７（ｄ）に示すように、化学機械研磨によって半導体層２００を、薄くする第４の薄化工程を行う。例えば、光学方式膜厚終点検知ＣＭＰ法などを用いることで、半導体層２００の膜厚をモニタリングしながら薄くする。ここで、光電変換部２２０の受光面の平坦性および半導体層２００の膜厚均一性が決定されうる。

次に、第２の実施形態と同様に、半導体部品００２用のウエハ８２の半導体層２００の表面に誘電体層５１１、誘電体層５１２、誘電体層５１３が形成される。また図示はしないが、誘電体層５１３中に、例えば、タングステンなどの金属膜で形成されるＯＢ領域を形成するための遮光膜や、各画素の光が混色しないように分離のための遮光壁が形成されてもよい。なお、半導体層２００の上にカラーフィルタ５１４やマイクロレンズ５１５が形成されてもよい。半導体層２００には配線構造体０１０あるいは配線構造体０２０に含まれるパッド電極に達する開口（パッド開口）が形成されてもよい。また、半導体層１００には、半導体層１００を貫通し、配線構造体０１０あるいは配線構造体０２０に含まれる電極に接続する貫通ビア（ＴＳＶ）が形成されてもよい。

＜第４の実施形態＞
図８（ａ）〜図８（ｄ）を用いて第４の実施形態に係る半導体装置９３０の製造方法を説明する。本実施形態が他の実施形態と異なる点は、図７（ｂ）〜図７（ｄ）で示される第２〜第４の薄化工程が化学機械研磨によって行われる点である。図８（ａ）に示すＰ＋＋型の不純物領域７０１は、ホウ素濃度の最高値が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きい。Ｐ＋＋型の不純物領域７０１のホウ素濃度の最高値は、例えば２×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上である。また、Ｐ＋型の不純物領域７０１の厚さは約１〜３μｍとなるように構成されている。

次に、図８（ｂ）に示すように、機械研削によって半導体層２００のＰ型またはＮ型の不純物領域６０２を、約１〜３μｍ残すように薄くする第１の薄化工程を行う。

次に、図８（ｃ）に示すように、化学機械研磨によってＰ＋＋型の不純物領域７０１が露出するまで残りの不純物領域６０２を除去する第２の薄化工程を行う。第２の薄化工程における薄化の後における半導体層２００の表面２１とは反対側の裏面２２から１００ｎｍ以内の範囲におけるホウ素濃度の最高値が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きくなるように行う。半導体層２００を薄化する工程において、ホウ素濃度が２×１０^２０［ａｔｏｍｓ／ｃｍ^３］よりも高い部分を化学機械研磨により露出させるように行うことが好ましい。

化学機械研磨はＰ型の不純物が大きくなるとスラリーに含まれるＯＨ基が高濃度のＰ型の不純物（ホウ素）と反発する性質をもつため、研磨レートが遅くなる性質がある。図８（ｄ）には、横軸にＰ型の半導体領域のホウ素濃度を、縦軸に、所定のホウ素濃度を有するＰ型の半導体領域の研磨レートＰＲＰに対する、Ｎ−型の不純物領域の研磨レートＰＲＮの比（ＰＲＮ／ＰＲＰ）を示す。なお、Ｎ−型の不純物領域としては、例えばＮ型の不純物（リン、ヒ素）の濃度が６×１０^１４［ａｔｏｍｓ／ｃｍ^３］以下であれば、ＰＲＮ／ＰＲＰの比の値は、おおむね同様になる。また、Ｎ−型の不純物領域の代わりに、例えばＰ−型の不純物（ホウ素）の濃度が２×１０^１５［ａｔｏｍｓ／ｃｍ^３］以下であれば、ＰＲＮ／ＰＲＰの比の値は、おおむね同様になる。

図８（ｄ）示すように、Ｐ型の不純物領域の研磨レートＰＲＰに対するＮ−型の不純物領域の研磨レートＰＲＮの比（ＰＲＮ／ＰＲＰ）は、Ｐ型の不純物領域の不純物濃度の増加に伴って、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］付近を境にして急激に増加する。例えば、Ｐ型の不純物領域が２×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上になれば、研磨レートの比（ＰＲＮ／ＰＲＰ）が１００以上となる。換言すると、Ｎ−型の不純物領域の研磨レートＰＲＮに対する、Ｐ型の不純物領域の研磨レートＰＲＰの比（ＰＲＰ／ＰＲＮ）は、Ｐ型の不純物領域の不純物濃度の増加に伴って１×１０^２０［ａｔｏｍｓ／ｃｍ^３］付近を境にして急激に減少する。そして、例えば、Ｐ型の不純物領域が２×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上になれば、Ｎ−型の不純物領域の研磨レートに対する、Ｐ型の不純物領域の研磨レートの比（ＰＲＰ／ＰＲＮ）が１／１００以下となる。

そのため、半導体層２００の不純物領域６０２の薄化工程において、Ｐ＋＋型の不純物領域７０１が化学機械研磨のストッパとなり、半導体層２００の厚さを精度よく制御することが可能となる。したがって、半導体層２００の平坦性を向上することができる。

Ｐ型の不純物領域の不純物濃度が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］付近を境にして、当該Ｐ型の不純物領域の研磨レートＰＲＰに対する研磨レートＰＲＸの比（ＰＲＸ／ＰＲＰ）が急激に変化する不純物領域について説明する。ここでは研磨レートＰＲＸで研磨される不純物領域として、Ｎ−型の不純物領域（ＰＲＸ＝ＰＲＮ）を例示した。しかし、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］付近を境にしてＰＲＸ／ＰＲＰが急激に変化する不純物領域は、Ｎ型の不純物領域であれば、不純物濃度によらず同様の傾向を示す。また、Ｐ型の不純物領域であっても、Ｐ＋＋型の不純物領域７０１よりも不純物濃度が低ければ、Ｎ型の不純物領域と同様の傾向を示す。そのため、Ｐ＋＋型の不純物領域７０１を、化学機械研磨のストッパとして用いる際に化学機械研磨によって除去される不純物領域６０２は、Ｎ型の不純物領域であるか、不純物領域７０１よりも不純物濃度が低いＰ型の不純物領域であればよい。

また、第２の薄化工程を終了した時に露出するＰ＋型の不純物領域７０１で半導体層２００の裏面２２を構成するようにする。この不純物領域７０１は図１を用いて説明した不純物領域２２９として用いることができ、ホウ素濃度の最高値が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きく、好ましくは、ホウ素濃度の最高値が２×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上である。この高濃度のＰ＋型の不純物領域７０１は、光電変換部２２０のＮ型の半導体領域の端部が半導体層２００の裏面２２（図８（ｃ）の上側）に露出しないように障壁として機能するため、暗電流を低減することができる。

上述した第２〜４の実施形態のいずれにも共通することは、最後の薄化工程における薄化後には、実質的に半導体層２００は薄化されないことである。最後の薄化工程によって、裏面２２が形成される。最後の薄化工程は、上述したように化学機械研磨でありうる。実質的に半導体層２００が薄化されないことには、半導体層２００が全く薄化されないことだけでなく、半導体層２００の裏面の洗浄や、半導体層２００の裏面２２上に形成されうる自然酸化膜の除去に伴って半導体層２００がわずかに薄化されることを含む。仮に半導体層２００がわずかに薄化されたとしても、その除去量は１０ｎｍ未満である。薄化工程の後には、裏面２２の上には誘電体膜５００が裏面２２に接するように形成される。つまり、最後の薄化工程である化学機械研磨の後に、半導体層の厚さを１０ｎｍ以上薄くすることなく、裏面２２に接する誘電体膜５００が形成される。誘電体膜５００の形成においては、裏面２２から１０ｎｍ以内の範囲に金属酸化物層（誘電体層５１１）を形成することが好ましい。また、誘電体膜５００の形成においては、裏面２２から１００ｎｍ以内の範囲に金属酸化物層（誘電体層５１２）を形成することが好ましい。

＜第５の実施形態＞
第５の実施形態に係る半導体装置９３０の製造方法を説明する。本実施形態では、半導体部品００１用のウエハ８１の製造方法は第２の実施形態と同様であるから、重複説明を省略する。第２の実施形態と異なる半導体部品００２用のウエハ８２の製造方法を説明した後に、この２つのウエハ８１、８２を用いた半導体装置９３０の製造方法を説明する。

まず、図９を用いて、半導体部品００２用のウエハ８２の製造方法を説明する。図９（ａ）に示す半導体部品００２用のウエハ８２の一部であるウエハ８２が準備される。ウエハ８２は、半導体層２００、素子分離部２０１、ゲート電極２０２、層間絶縁膜２０３、コンタクトプラグ２０４を有する。半導体層２００を「基板」、または「半導体層」と呼ぶことができる。半導体層２００は、２層エピ構造であり、つまり、Ｐ型またはＮ型の不純物領域６０２の上に、Ｐ＋型の不純物領域６０１およびＰ−型またはＮ−型の不純物領域６００をこの順にエピタキシャル成長法によって形成した構造を有する。したがって、半導体層２００は、Ｐ型またはＮ型の不純物領域６０２と、Ｐ型またはＮ型（例えばＰ−型またはＮ−）型の不純物領域６００と、不純物領域６０２と不純物領域６００との間のＰ型（例えばＰ＋型）の不純物領域６０１と、を含む。Ｐ＋型の不純物領域６０１は、例えば、ホウ素（Ｂ）などのＰ型の不純物の濃度は、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以上である。２層エピ構造の厚さは、Ｐ＋型の不純物領域６０１を５〜１０μｍ、Ｐ−型またはＮ−型の不純物領域６００を５〜１０μｍの範囲に形成することが好ましい。光電変換部２２０の体積を大きくすることで、より多くの光を光電変換できるため、Ｐ＋型の不純物領域６０１の厚さよりＰ−型またはＮ−型の不純物領域６００の厚さを多くすることが好ましい。

また、半導体部品００２用のウエハ８２の製造工程で発生する金属不純物により白傷を悪化させうる。そのため、Ｐ型またはＮ型の不純物領域６０２の中に、金属不純物を効率的に捕獲（ゲッタリング）するために炭素（カーボン）を含有する部分である炭素含有部８００が含まれている。Ｐ型またはＮ型の不純物領域６０２の中の炭素含有部８００以外の部分は、ほとんど炭素を含有せず、ほとんど炭素を含有しない部分の炭素濃度は、１×１０^１７［ａｔｏｍｓ／ｃｍ^３］未満でありうる。炭素含有部８００は、Ｐ型またはＮ型の不純物領域６０２の中に存在し、典型的にはＰ型またはＮ型の不純物領域６０２の表面（不純物領域６０２と不純物領域６０１との界面）の近傍（表面から１μｍ以内）に位置する。炭素含有部８００の厚さは、０．１〜０．２μｍの範囲であることが好ましい。ゲッタリング効果を高めるために、炭素含有部８００の炭素濃度の最高値が１×１０^１９［ａｔｏｍｓ／ｃｍ^３］より大きく、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より小さいことが好ましい。炭素含有部８００は酸素を含んでいてもよい。炭素含有部８００に含有される酸素は炭素含有部８００が含有する炭素によってゲッタリングされた酸素でありうる。炭素含有部８００に含まれる酸素濃度の最高値は、炭素含有部８００の炭素濃度の最高値よりも低いことが好ましい。炭素含有部８００における酸素濃度を低くすることで、炭素含有部８００における酸素以外の元素（金属）に対するゲッタリング効果を向上することができる。炭素含有部８００に含まれる酸素濃度の最高値は、炭素含有部８００の炭素濃度の最高値の１〜１０％（すなわち、１／１００〜１／１０）でありうる。炭素含有部８００の酸素濃度の最高値を炭素濃度の最高値の１％（すなわち、１／１００）未満にすることで、炭素含有部８００によって酸素がゲッタリングされることをさらに抑制することができる。しかし、そのためには、不純物領域６０２のうちの炭素含有部８００以外の部分の酸素濃度を十分に低くする（例えば、１×１０^１７［ａｔｏｍｓ／ｃｍ^３］未満、好ましくは５×１０^１６［ａｔｏｍｓ／ｃｍ^３］未満）必要がある。しかし、半導体層２００（不純物領域６０２）の酸素濃度が極端に低いと、半導体層２００（不純物領域６０２）の機械的な強度が低下しうるので、半導体層２００（不純物領域６０２）のうちの炭素含有部８００以外の部分には、ある程度の酸素が存在することが好ましい。このことから、炭素含有部８００に含まれる酸素濃度の最高値は、炭素含有部８００の炭素濃度の最高値の１％（すなわち、１／１００）以上であることが好ましいといえる。

また、光電変換装置（撮像装置）において、残像が発生すると画質が劣化する。残像の原因として、Ｐ−型またはＮ−型の不純物領域６００の中の酸素の存在が挙げられ、Ｐ−型またはＮ−型の不純物領域６００の中の酸素濃度が低いほど残像が少ない。Ｐ−型またはＮ−型の不純物領域６００の中に残存する酸素濃度をより低くするためには、Ｐ型またはＮ型の不純物領域６０２の中に残存する酸素濃度を低くする必要がある。一方で、Ｐ型またはＮ型の不純物領域６０２の機械的強度（薄化加工によるウエハ割れ、チッピングに対する機械的強度）を確保するために、ある程度の酸素含有が必要となる。Ｐ−型またはＮ−型の不純物領域６００の中の少なくとも一部（好ましくは全部）の酸素濃度は、２×１０^１６［ａｔｏｍｓ／ｃｍ^３］より大きく、３×１０^１７［ａｔｏｍｓ／ｃｍ^３］より小さいことが好ましい。また、Ｐ型またはＮ型の不純物領域６０２の中の少なくとも一部の酸素濃度は、３×１０^１７［ａｔｏｍｓ／ｃｍ^３］より大きく、７×１０^１７［ａｔｏｍｓ／ｃｍ^３］より小さいことが好ましい。不純物領域６０２の中の酸素濃度が３×１０^１７［ａｔｏｍｓ／ｃｍ^３］より小さい一部とは、不純物領域６００中の上記炭素含有部８００以外の部分（ほとんど炭素を含有しない部分）でありうる。したがって、不純物領域６０２の中の酸素濃度が３×１０^１７［ａｔｏｍｓ／ｃｍ^３］より小さい部分においては、炭素濃度は、１×１０^１７［ａｔｏｍｓ／ｃｍ^３］未満でありうる。

次に、図９（ｂ）〜図９（ｄ）に示す工程を経て、半導体部品００２用のウエハ８２が完成するが、図３（ｂ）〜図３（ｄ）と同様であるから、重複説明を省略する。

次に、図１０（ａ）〜図１０（ｄ）を用いて、半導体装置９３０の製造方法を説明する。図１０（ａ）が示すように、半導体部品００２用のウエハ８２を反転させて、半導体部品００１用のウエハ８１と半導体部品００２用のウエハ８２とが接合面４００において接合される。これにより、接合後は、半導体部品００１用のウエハ８１の上に半導体部品００２用のウエハ８２が積層される構造をとる。例えば、ウエハの接合は、まず、プラズマ活性化によりウエハの接合面の絶縁体膜１１２、２１２を活性化し、活性化した絶縁体膜１１２、２１２同士を接合する方法により半導体ウエハの仮接合が行われる。その後、例えば、熱処理が行われることにより、接合面４００における絶縁体膜１１２と絶縁体膜２１２とが仮接合よりも強固に接合する。以上の様にして、トランジスタが設けられた表面および表面とは反対側の反対面を有し、表面と反対面との間に光電変換部２２０が設けられた半導体層２００を用意する。

次に、図１０（ｂ）に示すように、半導体層２００のＰ型またはＮ型の不純物領域６０２を、薄くする第１の薄化工程を行う。第１の薄化工程は加工速度が速く、製造工程のスループットを向上させることが可能となる。第１の薄化工程には機械研削が好適であるが、第１の薄化工程としては、ウェットエッチング以外の薄化方法、例えば、機械化学研磨やドライエッチングなどの他の薄化方法を採用してもよい。第１の薄化工程では、炭素含有部８００を残存させる。これは、酸素濃度が比較的高く、機械的強度の高い、Ｐ型またはＮ型の不純物領域６０２内で、破砕層７００を留めることで、加工速度が速いことに伴う第１の薄化工程によるウエハ割れ、チッピングを抑制するためである。

次に、図１０（ｃ）に示すように、第１のウェットエッチングによって半導体層２００のＰ型またはＮ型の不純物領域６０２の全て、炭素含有部８００、およびＰ＋型の不純物領域６０１を、薄くする第２の薄化工程を行う。炭素含有部８００をウェットエッチングによって除去するため、炭素含有部８００で捕獲した金属不純物を第１のエッチャントで溶解させながら、第２の薄化工程を進めることができる。そのため炭素含有部８００に捕獲した金属不純物の基板への再付着を抑制することが可能となり、光電変換装置（撮像装置）の白傷を低減させることが可能となる。第１のエッチャントは、例えば、フッ酸（ＨＦ）および硝酸（ＨＮＯ_３）の薬液混合液などを用いる。第１のウェットエッチングの処理条件は、例えば、以下のような処理条件を採用することができる。
薬液温度／２０〜３０℃
薬液混合比率（ＨＦ：ＨＮＯ_３）／１：１０〜１：１００
処理時間／１００〜３００秒

次に、図７（ｄ）に示すように、第２のウェットエッチングによって半導体層２００のＰ＋型の不純物領域６０１のみ選択的にエッチングする第３の薄化工程を行う。さらに、図７（ｄ）に示すように、化学機械研磨によって半導体層２００を、薄くする第４の薄化工程を行う。この点は、他の実施形態（例えば第３の実施形態）と同様であってよい。

次に、第３の実施形態と同様に、半導体部品００２用のウエハ８２の半導体層２００の表面に誘電体層５１１、誘電体層５１２、誘電体層５１３が形成される。また図示はしないが、誘電体層５１３中に、例えば、タングステンなどの金属膜で形成されるＯＢ領域を形成するための遮光膜や、各画素の光が混色しないように分離のための遮光壁が形成されてもよい。なお、半導体層２００の上にカラーフィルタ５１４やマイクロレンズ５１５が形成されてもよい。半導体層２００には配線構造体０１０あるいは配線構造体０２０に含まれるパッド電極に達する開口（パッド開口）が形成されてもよい。また、半導体層１００には、半導体層１００を貫通し、配線構造体０１０あるいは配線構造体０２０に含まれる電極に接続する貫通ビア（ＴＳＶ）が形成されてもよい。なお、第５の実施形態において、第１の薄化工程は省略可能である。すなわち、一連の薄化工程の最初の薄化工程は、ウェットエッチングによる第２の薄化工程であってもよい。また、第５の実施形態において、第３の薄化工程および第４の薄化工程の少なくとも一方は、省略可能である。すなわち、一連の薄化工程の最後の薄化工程は、第２の薄化工程、第３の薄化工程および第４の薄化工程のいずれかであればよい。本実施形態では、第３の実施形態を不純物領域６０２が炭素含有部８００を有するように変形する例を説明したが、第２の実施形態を半導体層２００が炭素含有部８００を有するように変形して、この炭素含有部８００をウェットエッチングによって除去してもよい。また、第４の実施形態を半導体層２００（不純物領域６０２）が炭素含有部８００を有するように変形して、この炭素含有部８００をウェットエッチングによって除去する除去工程を追加（例えば第１の除去工程と第２の除去工程の間に追加）してもよい。

＜第６の実施形態＞
図１１を用いて第６の実施形態に係る半導体装置９３０について説明する。図１１は半導体装置９３０を備える機器９１９１の模式図である。半導体装置９３０は上述した半導体部品００１と半導体部品００２とを含む半導体デバイス９１０に加えて、半導体デバイス９１０を収容するパッケージ９２０を含みうるが、半導体装置９３０はパッケージ９２０を含まなくてもよい。半導体層１００および半導体層２００は、半導体デバイス９１０に含まれる。本実施形態では、半導体装置９３０は、光電変換装置（撮像装置）である。半導体デバイス９１０は、画素回路９００がマトリックス配列された画素領域９０１とその周辺の周辺領域９０２を有する。周辺領域９０２には、周辺回路や入出力端子を設けることができる。また、半導体装置９３０は、機器９１９１に備えられている。機器９１９１は、光学装置９４０、制御装置９５０、処理装置９６０、表示装置９７０、記憶装置９８０および機械装置９９０の少なくともいずれかを備え得る。

以下、図１１が示す、半導体装置９３０を備える機器９１９１について詳細に説明する。半導体装置９３０は、上述のように、半導体層１００を有する半導体デバイス９１０のほかに、半導体デバイス９１０を収容するパッケージ９２０を含むことができる。パッケージ９２０は、半導体デバイス９１０が固定された基体と、半導体デバイス９１０に対向するガラスなどの蓋体と、を含むことができる。パッケージ９２０は、さらに、基体に設けられた端子と半導体デバイス９１０に設けられた端子とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。

機器９１９１は、光学装置９４０、制御装置９５０、処理装置９６０、表示装置９７０、記憶装置９８０、機械装置９９０の少なくともいずれかを備えることができる。光学装置９４０は、半導体装置９３０に対応する。光学装置９４０は、例えば、レンズやシャッター、ミラーである。制御装置９５０は、半導体装置９３０を制御する。制御装置９５０は、例えば、ＡＳＩＣなどの半導体装置である。

処理装置９６０は、半導体装置９３０から出力された信号を処理する。処理装置９６０は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体装置である。表示装置９７０は、半導体装置９３０で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置９８０は、半導体装置９３０で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置９８０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。

機械装置９９０は、モーターやエンジンなどの可動部あるいは推進部を有する。機器９１９１では、半導体装置９３０から出力された信号を表示装置９７０に表示したり、機器９１９１が備える通信装置（不図示）によって外部に送信したりする。そのために、機器９１９１は、半導体装置９３０が有する記憶回路や演算回路とは別に、記憶装置９８０や処理装置９６０をさらに備えることが好ましい。機械装置９９０は、半導体装置９３０から出力され信号に基づいて制御されてもよい。

また、機器９１９１は、撮影機能を有する情報端末（例えば、スマートフォンやウエアラブル端末）やカメラ（例えば、レンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置９９０はズーミングや合焦、シャッター動作のために光学装置９４０の部品を駆動することができる。あるいは、カメラにおける機械装置９９０は防振動作のために半導体装置９３０を移動することができる。

また、機器９１９１は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置９９０は移動装置として用いられうる。輸送機器としての機器９１９１は、半導体装置９３０を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置９６０は、半導体装置９３０で得られた情報に基づいて移動装置としての機械装置９９０を操作するための処理を行うことができる。あるいは、機器９１９１は内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器であってもよい。

以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢである」旨の記載があれば、「ＡはＢでない」旨の記載を省略しても、本明細書は「ＡはＢでない」旨を開示しているものとする。なぜなら、「ＡはＢである」旨を記載している場合には、「ＡはＢでない」場合を考慮していることが前提だからである。発明は上記実施形態に制限されるものではなく、発明の精神および範囲から離脱することなく、様々な変更および変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

００１、００２ 半導体部品
１００、２００ 半導体層
１１３、２１３ 導電体部
２２０ 光電変換部
９３０ 半導体装置

Claims (20)

1. 表面および裏面を有し、前記表面にトランジスタが設けられた、主にシリコンからなる半導体層と、
   前記裏面に接する誘電体膜と、を備える半導体装置であって、
   前記裏面から１００ｎｍ以内の範囲におけるホウ素濃度の最高値が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きいことを特徴とする半導体装置。
2. 前記誘電体膜は、前記裏面から１００ｎｍ以内の範囲に金属酸化物層を含む、請求項１に記載の半導体装置。
3. 前記半導体層は第１光電変換部および第２光電変換部を含み、前記半導体層には前記第１光電変換部と前記第２光電変換部との間に溝が設けられている、請求項１または２に記載の半導体装置。
4. 前記表面から１００ｎｍ以内の範囲におけるホウ素濃度の最高値が、前記裏面から１００ｎｍ以内の範囲におけるホウ素濃度の最高値よりも低い、および／または、前記裏面から５０ｎｍの位置におけるホウ素濃度が１×１０^１８［ａｔｏｍｓ／ｃｍ^３］より大きい、請求項１乃至３のいずれか１項に記載の半導体装置。
5. 前記最高値が２×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きい、および／または、前記最高値が５×１０^２２［ａｔｏｍｓ／ｃｍ^３］より小さい、請求項１乃至４のいずれか１項に記載の半導体装置。
6. 前記最高値が５×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きい、および／または、１×１０^２２［ａｔｏｍｓ／ｃｍ^３］より小さい、請求項１乃至４のいずれか１項に記載の半導体装置。
7. トランジスタが設けられた表面および前記表面とは反対側の反対面を有し、前記表面と前記反対面との間に光電変換部が設けられた半導体層を用意する工程と、
   前記半導体層の一部を除去することにより反対面の側から薄化する工程と、を有する半導体装置の製造方法であって、
   前記半導体層は炭素を含有する部分を有し、
   前記半導体層を薄化する工程では、前記部分をウェットエッチングにより除去することを特徴とする製造方法。
8. 前記半導体層は、Ｐ型またはＮ型の第１不純物領域と、Ｐ型またはＮ型の第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に位置するＰ型の第３不純物領域と、を有し、前記第１不純物領域が前記部分を含み、前記部分は酸素を更に含有し、前記部分の酸素濃度の最高値が前記部分の炭素濃度の最高値よりも低い、請求項７に記載の製造方法。
9. 前記第１不純物領域の少なくとも一部の酸素濃度は、３×１０^１７［ａｔｏｍｓ／ｃｍ^３］より大きく、７×１０^１７［ａｔｏｍｓ／ｃｍ^３］より小さい、請求項８に記載の製造方法。
10. 前記部分の炭素濃度の最高値が１×１０^１９［ａｔｏｍｓ／ｃｍ^３］より大きく、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より小さい、請求項７乃至９のいずれか１項に記載の製造方法。
11. トランジスタが設けられた表面および前記表面とは反対側の反対面を有し、前記表面と前記反対面との間に光電変換部が設けられた半導体層を用意する工程と、
    前記半導体層の一部を除去することにより反対面の側から薄化する工程と、を有する半導体装置の製造方法であって、
    前記半導体層を薄化する工程は、前記半導体層に対する機械研削と、前記機械研削の後に行う、前記半導体層に対するウェットエッチングと、前記ウェットエッチングの後に行う、前記半導体層に対する化学機械研磨と、を含み、
    前記ウェットエッチングよる前記半導体層の除去量は、前記化学機械研磨による前記半導体層の除去量より大きいことを特徴とする製造方法。
12. 前記半導体層を薄化する工程は、前記ウェットエッチングの前に行う、前記半導体層に対する機械研削と、前記ウェットエッチングの後に行う前記半導体層に対する化学機械研磨と、の少なくとも一方を含む、請求項７に記載の製造方法。
13. 前記機械研削による前記半導体層の除去量は、前記ウェットエッチングによる前記半導体層の除去量よりも大きい、請求項１１または１２に記載の製造方法。
14. 前記半導体層を薄化する工程は、前記機械研削と前記ウェットエッチングの間に行う、前記半導体層に対する化学機械研磨を含む、請求項１２または１３に記載の製造方法。
15. 前記ウェットエッチングでは、Ｐ−型の不純物領域またはＮ−型の不純物領域をエッチングストッパとしてＰ＋型の不純物領域をエッチングする、請求項７乃至１４のいずれか１項に記載の製造方法。
16. 前記ウェットエッチングのエッチャントは、ＨＦとＨＮＯ_３を含有する、請求項７乃至１５のいずれか１項に記載の製造方法。
17. 前記ウェットエッチングは、第１のエッチャントを用いた第１のウェットエッチングと、前記第１のウェットエッチングの後に行う、第２のエッチャントを用いた第２のウェットエッチングと、含み、前記第２のエッチャントは前記第１のエッチャントよりもＣＨ_３ＣＯＯＨの含有量が多い、請求項７乃至１６のいずれか１項に記載の製造方法。
18. トランジスタが設けられた表面および前記表面とは反対側の反対面を有し、前記表面と前記反対面との間に光電変換部が設けられた、主にシリコンからなる半導体層を用意する工程と、
    前記反対面の側から前記半導体層を薄化する工程と、を有する半導体装置の製造方法であって、
    前記半導体層には前記表面と前記反対面との間にホウ素濃度の最高値が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きい不純物領域が設けられており、
    前記半導体層を薄化する工程は、前記薄化の後における前記半導体層の前記表面とは反対側の裏面から１００ｎｍ以内の範囲におけるホウ素濃度の最高値が１×１０^２０［ａｔｏｍｓ／ｃｍ^３］より大きくなるように行うことを特徴とする半導体装置の製造方法。
19. 前記半導体層を薄化する工程において、ホウ素濃度が２×１０^２０［ａｔｏｍｓ／ｃｍ^３］よりも高い部分を化学機械研磨により露出させる、請求項７乃至１８のいずれか１項に記載の半導体装置の製造方法。
20. 前記化学機械研磨の後に、前記半導体層の厚さを１０ｎｍ以上薄くすることなく、前記半導体層の前記表面とは反対側の裏面から１０ｎｍ以内の範囲に金属酸化物層を形成する、請求項１１、１２または１９に記載の製造方法。

Images