KR20100040040A - 이미지센서의 제조방법 - Google Patents

이미지센서의 제조방법 Download PDF

Info

Publication number
KR20100040040A
KR20100040040A KR1020080099076A KR20080099076A KR20100040040A KR 20100040040 A KR20100040040 A KR 20100040040A KR 1020080099076 A KR1020080099076 A KR 1020080099076A KR 20080099076 A KR20080099076 A KR 20080099076A KR 20100040040 A KR20100040040 A KR 20100040040A
Authority
KR
South Korea
Prior art keywords
sensing unit
image sensor
image sensing
chemical
manufacturing
Prior art date
Application number
KR1020080099076A
Other languages
English (en)
Inventor
신종훈
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080099076A priority Critical patent/KR20100040040A/ko
Publication of KR20100040040A publication Critical patent/KR20100040040A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지센서의 제조방법은, 배선 및 층간절연층을 포함하는 반도체 기판을 형성하는 단계; 이미지 감지부를 포함하는 캐리어 기판을 형성하는 단계; 상기 층간절연층 상에 상기 이미지 감지부가 형성되도록 상기 반도체 기판과 상기 캐리어 기판을 본딩하는 단계; 상기 이미지 감지부 노출되도록 상기 캐리어 기판을 클리빙 공정에 의하여 제거하는 단계; 및 노출된 상기 이미지 감지부의 표면에 대하여 케미컬에 의한 식각공정을 진행하여 상기 이미지 감지부의 표면을 평탄화시키는 단계를 포함하고, 상기 클리빙 공정에 의하여 노출된 이미지 감지부의 표면은 제1 결정방향(1,0,0) 및 제2 결정방향(1,1,1)을 가지고 있으며, 상기 제1 결정방향(1,0,0) 보다 상기 제2 결정방향(1,1,1)의 식각률이 높은 것을 특징으로 한다.
이미지센서, 3차원 이미지센서, 본딩

Description

이미지센서의 제조방법{Method for Manufacturing of Image Sensor}
실시예는 이미지센서의 제조방법에 관한 것이다.
이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지 센서(CIS)로 구분된다.
씨모스 이미지 센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토다이오드(Photo diode) 영역과 이 전기 신호를 처리하는 트랜지스터 영역이 수평으로 배치되는 구조이다.
상기와 같은 수평형 이미지 센서는 포토다이오드 영역과 트랜지스터 영역이 반도체 기판에 수평으로 배치되어 제한된 면적 하에서 광감지 부분(이를 통상 "Fill Factor"라고 한다)을 확장시키는데에 한계가 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)으로 증착하거나, 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 등의 방법으로 회로영역(Circuitry)은 실리콘 기판(Si Substrate)에 형성시키고, 포토다이오드는 리드아웃 서킷 상부에 형성시키는 시도(이하 "3차원 이미 지센서"라고 칭함)가 이루어지고 있다. 포토다이오드와 회로영역은 배선(Metal line)을 통해 연결된다.
한편, 웨이퍼 대 웨이퍼 본딩은 회로영역이 형성된 제1 웨이퍼 상에 포토다이오드가 형성된 제2 웨이퍼를 본딩한 후 포토다이오드를 제외한 나머지 제2웨이퍼는 클리빙 공정에 의하여 제거된다.
클리빙 공정을 위하여 수소이온주입(Hydorgen Implant) 공정을 진행하는데, 상기 수소 이온 주입시 상기 웨이퍼의 결정구조에 디펙트가 발생될 수 있다. 특히, 클리빙 공정은 블레이드에 의하여 웨이퍼의 일부를 제거하는 물리적인 공정이므로, 본딩된 상기 제2 웨이퍼에 대하여 클리빙 공정을 진행하면 그 표면에 디펙트가 발생하여 표면 거칠기(surface roughness)가 악화되는 문제가 있다. 즉, 클리빙 공정에 의하여 제2 웨이퍼의 표면의 결정방향(Crystallographic orientation)은 100 결정방향, 110 결정방향, 111 결정방향으로 다른 방향성을 가지게 되어 후속공정인 비아홀 및 트랜치 형성시 악영향을 미치는 문제가 있다. 또한, 상기 포토다이오드 표면의 결정구조가 일정한 방향성을 갖지 못하므로 캐리어의 이동도(mobility)가 떨어지는 문제가 있다.
실시예에서는 웨이퍼 대 웨이퍼 본딩 후 클리빙 공정에 의하여 손상된 웨이퍼의 표면에 대한 식각공정을 진행하여 그 표면이 균일한 결정방향을 가질 수 있는 이미지센서의 제조방법을 제공한다.
실시예에 따른 이미지센서의 제조방법은, 배선 및 층간절연층을 포함하는 반도체 기판을 형성하는 단계; 이미지 감지부를 포함하는 캐리어 기판을 형성하는 단계; 상기 층간절연층 상에 상기 이미지 감지부가 형성되도록 상기 반도체 기판과 상기 캐리어 기판을 본딩하는 단계; 상기 이미지 감지부 노출되도록 상기 캐리어 기판을 클리빙 공정에 의하여 제거하는 단계; 및 노출된 상기 이미지 감지부의 표면에 대하여 케미컬에 의한 식각공정을 진행하여 상기 이미지 감지부의 표면을 평탄화시키는 단계를 포함하고, 상기 클리빙 공정에 의하여 노출된 이미지 감지부의 표면은 제1 결정방향(1,0,0) 및 제2 결정방향(1,1,1)을 가지고 있으며, 상기 제1 결정방향(1,0,0) 보다 상기 제2 결정방향(1,1,1)의 식각률이 높은 것을 특징으로 한다.
실시예에 따른 이미지센서의 제조방법은, 클리빙 공정 이후 이미지 감지부의 표면에 발생된 러프네스(roughness)를 SC1 또는 NC2를 이용한 표면처리 공정을 진행하여 이미지 감지부의 표면을 평탄화시킬 수 있다. 이에 따라, 후속공정을 위한 패터닝 공정이 용이하게 이루어질 수 있다. 또한, 상기 이미지 감지부가 평탄한 표면을 가지게 되어 전자의 이동도를 향상시킬 수 있다.
실시예에 따른 이미지센서의 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
실시예는 씨모스 이미지센서에 한정되는 것이 아니며, CCD 이미지센서 등 포토다이오드가 필요한 모든 이미지센서에 적용이 가능하다.
도 1 내지 도 10을 참조하여 실시예에 따른 이미지센서의 제조공정을 상세하게 설명한다.
도 1을 참조하여, 제3 메탈(153)이 형성된 반도체 기판(100)과 이미지 감지부(200)가 형성된 캐리어 기판(20)을 준비한다.
도 2는 도 1에 도시된 반도체 기판의 상세도로서, 상기 반도체 기판(100)은 리드아웃 회로(120), 층간절연층(160) 및 배선(150)을 포함한다.
상기 반도체 기판(100)은 단결정 또는 다결정의 실리콘 기판이며, p형 불순 물 또는 n형 불순물이 도핑된 기판일 수 있다. 상기 반도체 기판(100)에 소자분리막(110)을 형성하여 액티브영역을 정의하고, 상기 액티브영역에 트랜지스터를 포함하는 리드아웃 회로(120)를 형성한다. 예를 들어, 리드아웃 회로(120)는 트랜스퍼트랜지스터(Tx)(121), 리셋트랜지스터(Rx)(123), 드라이브트랜지스터(Dx)(125), 셀렉트트랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131) 및 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다. 한편 상기 리드아웃 회로(120)은 3Tr 또는 5Tr 구조에도 적용가능하다.
상기 반도체 기판(100)에 리드아웃 회로(120)를 형성하는 단계는 상기 반도체 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 도 1과 같이 P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 반도체 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압 차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도를 높일 수 있다.
즉, 상기 리드아웃 회로(120)가 형성된 상기 반도체 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스퍼 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 도 2 및 도 3을 참조하여 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(205)에서 생성된 전자는 PNP 졍션(140)으로 이동하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, 도 2에 도시된 바와 같이 Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 반도체 기판(100)인 실리콘 서브(Si-Sub)에 N+/Pwell Junction이 아닌 P0/N-/Pwell Junction을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N-/Pwell Junction에서 N-(143)에 + 전압이 인가되고 P0(145) 및 Pwell(141)에는 Ground 전압이 인가되므로 일정전압 이상에서는 P0/N-/Pwell Double Junction이 BJT 구조에서와 같이 Pinch-Off가 발생하게 된다. 이를 Pinning Voltage라고 부른다. 따라서 Tx(121) 양단의 Source/Drain에 전압차가 발생하게 되어 Tx On/Off 동작 시 포토차지가 N-well에서 Tx를 통해 FD로 완전히 덤핑되어 Charge Sharing 현상을 방지할 수 있다.
따라서 일반적인 이미지센서의 기술에서 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃 회로(120) 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 실시예는 P0/N-/P- 졍션(140)의 표면에 오믹컨택(Ohmic Contact)을 위한 제1 도전형 연결영역(147)으로서 N+ 도핑영역을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다.
이를 위해, 실시예는 제2 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영역(147)을 형성할 수도 있다.
즉, 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
도 4은 리드아웃 회로에 대한 다른 구조를 도시한 것이다. 도 3에 도시된 바와 같이, 상기 전기접합영역(140)의 일측에 제1 도전형 연결영역(148)이 형성될 수 있다.
도 4를 참조하여, P0/N-/P- Junction(140)에 Ohmic Contact을 위한 N+ 연결영역(148)을 형성할 수 있는데, 이때 N+ 연결영역(148) 및 M1C Contact(151a) 형성공정은 리키지 소스(Leakage Source)가 될 수 있다. 왜냐하면, P0/N-/P- Junction(140)에 Reverse Bias가 인가된 채로 동작하므로 기판 표면(Si Surface)에 전기장(EF)이 발생할 수 있다. 이러한 전기장 내부에서 Contact 형성 공정 중에 발생하는 결정결함은 리키지 소스가 된다.
또한, N+ 연결영역(148)을 P0/N-/P- Junction(140) 표면에 형성시킬 경우 N+/P0 Junction(148/145)에 의한 E-Field가 추가되므로 이 역시 리키지 소 스(Leakage Source)가 될 수 있다.
즉, P0 층으로 도핑(Doping)되지 않고 N+ 연결영역(148)으로 이루어진 Active 영역에 제1 컨택플러그(151a)를 형성하고, 이를 N- Junction(143)과 연결시키는 Layout을 제시한다.
그러면 상기 반도체 기판(100) 표면의 E-Field가 발생하지 않게 되고 이는 3차원 집적(3-D Integrated) CIS의 암전류(Dark Current) 감소에 기여할 수 있다.
다시 도 1을 참조하여, 상기 반도체 기판(100) 상에 층간절연층(160) 및 배선(150)을 형성할 수 있다. 상기 배선(150)은 제2 메탈컨택(151a), 제1 메탈(M1)(151), 제2 메탈(M2)(152), 제3 메탈(M3)(153)을 포함할 수 있으나 이에 한정되는 것은 아니다. 실시예에서는 상기 제3 메탈(153)을 형성한 후 상기 제3 메탈(153)이 노출되지 않도록 절연막을 증착한 후 평탄화 공정을 진행하여 층간절연층(160)을 형성할 수 있다. 따라서, 상기 반도체 기판(100) 상에는 균일한 표면 프로파일을 가지는 층간절연층(160)의 표면이 노출될 수 있다.
도 1을 참조하여, 상기 캐리어 기판(20)은 이미지 감지부(200)를 포함한다. 상기 캐리어 기판(20)과 상기 이미지 감지부(200)는 수소층(30)에 의하여 구분될 수 잇따.
즉, 상기 캐리어 기판(20)의 일정 영역에 수소이온을 이온주입하여 수소층(30)을 형성한 후 상기 수소층(30)을 기준으로 그 상부 또는 하부 영역에 이미지 감지부(200)를 형성할 수 있다.
예를 들어, 상기 수소층(30)을 기준으로 그 상부에 해당하는 캐리어 기 판(20)의 깊은 영역에 P형 불순물(P+)을 주입하여 제2 도핑층(220)을 형성하고 상기 제2 도핑층(220)과 접하도록 상기 캐리어 기판(20) 내부에 N형 불순물(N)을 주입하여 제1 도핑층(210)을 형성할 수 있다. 추가적으로 상기 제1 도핑층(210)의 표면에 고농도의 N형 불순물(N+)을 이온주입하여 오믹컨택층(230)을 형성할 수 있다. 상기 오믹컨택층(230)은 상기 이미지 감지부(200)와 배선(150)의 접촉저항을 낮출 수 있다.
실시예에서 상기 제1 도핑층(210)은 상기 제2 도핑층(220)보다 넓은 영역을 가지도록 형성될 수 있다. 그러면 공핍영역이 확장되어 광전자의 생성을 증가시킬 수 있다.
다음으로, 상기 층간절연층(160)의 상부로 상기 캐리어 기판(20)의 오믹컨택층(230)이 마주하도록 위치시킨 후 본딩공정이 진행된다. 상기 층간절연층(160)과 이미지 감지부(200)를 본딩하기 전에 플라즈마 액티베이션에 의해 본딩되는 면의 표면에너지를 높임으로써 본딩을 진행할 수도 있다. 한편 본딩력을 향상시키기 위해 본딩계면에 절연층(미도시) 및 금속층(미도시)을 개재하여 본딩을 진행할 수 있다.
그러면 도 5에 도시된 바와 같이, 상기 반도체 기판(100)과 캐리어 기판(20)이 본딩되어 상기 리드아웃 회로(120)와 이미지 감지부(200)는 수직형 집적을 이루게 된다.
도 6을 참조하여, 상기 수소층(30)을 기준으로 상기 이미지 감지부(200)를 남기고 상기 캐리어 기판(20)을 제거한다. 즉, 상기 이미지 감지부(200)가 노출되 도록 수소층(30)이 형성된 캐리어 기판(20)을 클리빙 공정에 의하여 제거하여 상기 제2 도핑층(220)의 표면을 노출시킨다. 예를 들어, 상기 이미지 감지부(200)의 높이는 약 1.0~1.5㎛ 일 수 있다.
클리빙(Cleaving) 공정은 블레이드등을 이용하여 웨이퍼의 일부를 제거하는 물리적인 공정이다. 상기 클리빙 공정에 의하여 상기 이미지 감지부(200)를 제외한 나머지 영역에 해당하는 캐리어 기판(20)을 제거하면 상기 이미지 감지부(200)의 제2 도핑층(220)이 노출될 수 있다.
이때, 상기 이미지 감지부(200)의 표면은 상기 수소이온 주입 및 클리빙 공정에 의하여 러프네스(roughness)가 발생하여 표면 결정방향이 균일하지 않게 될 수 있다. 일반적으로 결정형 웨이퍼는 그 결정구조에 의하여 결정방향(Crystallographic orientation)을 가지고 있다. 예를 들어, 웨이퍼의 결정방향은 평탄한 면을 가리키는 1,0,0 방향(이하, 제1 결정방향(D1)이라고 함), 평탄한 면에 대하여 수직한 면을 가리키는 1,1,1 방향(이하, 제2 결정방향(D2)이라고 함) 및 제1 방향(D1)과 제2 방향(D2) 사이의 코너영역을 가리키는 1,1,0 방향(이하, 제3 결정방향이라고 함)이 있다.
상기와 같이 클리빙 공정에 의하여 수소층(30)을 기준으로 캐리어 기판(20)을 제거하면 상기 이미지 감지부(200)의 표면에 디펙트가 발생되므로 그 표면은 제1 내지 제3 결정방향(D1,D2)을 가지게 된다. 상기 이미지 감지부(200)의 표면에 러프네스가 발생되면 후속공정인 비아홀 패터닝에 악영향을 줄 수 있고, 또한 전자의 이동도(mobility)를 저하시키고, 댕글링 본드에 의한 다크 커런트 등을 유발할 수 있으므로, 실시예에서는 상기 이미지 감지부(200)의 표면에 대한 식각공정을 진행하여 상기 이미지 감지부(200)의 표면이 제1 결정방향(D1)을 가지도록 평탄한 면을 형성할 수 있다.
도 6을 참조하여, 상기 이미지 감지부(200)에 대한 표면처리 공정을 진행하여 상기 이미지 감지부(200)의 표면을 평탄하게 형성한다. 즉, 상기 이미지 감지부(200)의 표면이 제1 결정방향(D1)을 가지도록 식각공정을 진행할 수 있다.
상기 식각공정은 SC1 또는 NC2 케미컬을 이용하여 진행될 수 있다.
예를 들어, SC1 케미컬은 TMA-H(Tetramethylamonium Hydroxide):H2O2:H2O의 혼합물(Chemical component)로 이루어질 수 있다. 상기 SC1 케미컬을 이루는 TMA-H:H2O2:H2O의 혼합비율(Mixing ratio)는 1:20~60:30~60 일 수 있다. 상기 SC1 케미컬을 이용한 표면처리 공정은 50~70℃ 온도에서 60~100초 동안 식각공정이 진행될 수 있다.
예를 들어, NC2 케미컬은 NH4OH:H2O2:H2O의 혼합물(Chemical component)로 이루어질 수 있다. 상기 NC2 케미컬을 이루는 NH4OH:H2O2:H2O의 혼합비율(Mixing ratio)는 1:5~10:10~15 일 수 있다. 상기 NC2 케미컬을 이용한 표면처리 공정은 60~80℃ 온도에서 30~60분 동안 식각공정이 진행될 수 있다. 특히 NC2 케미컬은 순수(DIW)를 포함하는데, 실시예에서는 순수(DIW)를 제외한 것을 예로 한다. 이는 상기 NC2 케미컬에 순수가 포함되었을 경우 NC2 케미컬의 농도가 낮아지게 되어 효과가 나타나지 않을 수도 있기 때문이다.
상기 이미지 감지부(200)의 러프네스(roughness)는 상기 SC1 또는 NC2 케미컬과의 화학반응에 의하여 제거될 수 있다.
상기 이미지 감지부(200)인 Si 표면과 SC1 또는 NC2 케미컬의 화학반응은 다음과 같다.
Si + 2OH- → Si(OH)2++
Si(OH)2 ++ + 4OH- → SiO2(OH)2 2- + 2H2O
상기와 같이 이미지 감지부(200)를 이루는 실리콘(Si)과 OH-가 계속적 반응을 하고 마지막에 SiO2(OH)2 2- 와 2H2O는 물에 녹기 때문에 실리콘(Si)이 식각될 수 있게 된다.
도 8을 참조하여, 상기 SC1 또는 NC2 케미컬에 의하여 상기 이미지 감지부(200)의 표면이 식각될 때 제1 결정방향(D1) 및 제2 결정방향(D2)에 대한 식각비가 다르므로 상기 이미지 감지부(200)의 표면은 평탄화될 수 있다.
예를 들어, 상기 제1 결정방향(D1)과 제2 결정방향(D2)의 식각비(etch rate)는 100:111 = 1:8 일 수 있다. 즉, 상기 제2 결정방향(D2)이 제1 결정방향(D1)보다 높은 식각비를 가지기 때문에 상기 이미지 감지부(200)의 표면은 평탄화될 수 있게 된다.
[표 1]은 SC1 케미컬을 사용했을 때 실리콘 웨이퍼의 결정방향에 따른 식각비를 나타내는 표이고, [표 2]는 실리콘 웨이퍼의 결정방향에 따른 식각비를 나타 내는 그래프를 나타낸 것이다.
<1, 0, 0> : <1, 1, 0> <1, 0, 0> : <1, 1, 1>
55℃(Standard Operating Temperature) 0.8 : 1.0 1.0 : 1.8
70℃(Elevated Operating Temperature) 0.9 : 1.0 1.0 : 1.4
Figure 112008070472057-PAT00001
표 1을 참조하여, 55℃ 또는 70℃의 온도에서 실리콘 웨이퍼의 표면에 대한 식각공정을 진행하면 제1 결정방향(D1)에 비하여 제2 결정방향(D2)의 식각비가 높은 것을 알수 있다. 또한, 55℃ 일 때 상기 2 결정방향(D2)의 식각비가 더 높은 것을 확인할 수 있다.
표 2를 참조하여, 55℃일 때 실리콘 웨이퍼의 제1 결정방향(D1)은 60Å 식각되고, 제2 결정방향(D2)은 110Å 정도 식각된다. 또한, 70℃일 때 실리콘 웨이퍼의 제1 결정방향(D1)은 195Å 식각되고, 제2 결정방향(D2)은 220Å 정도 식각되는 것을 확인할 수 있다.
상기와 같이 실리콘 웨이퍼의 결정방향에 따라 식각비가 달라지므로, 상기 이미지 감지부(200)에 대한 표면처리 공정을 진행하면 상기 2 결정방향(D2)이 제1 결정방향(D1)에 비하여 빨리 식각될 수 있다. 따라서, 도 8에 도시된 바와 같이 상기 이미지 감지부(200)의 표면은 전체적으로 제1 결정방향(D1)을 가지게 되어 평탄화될 수 있다.
도 9를 참조하여, 상기 이미지 감지부(200) 및 층간절연층(160)을 관통하는 딥 비아홀(240)을 형성한 후, 상기 비아홀(240) 내부에 메탈컨택(250)을 형성한다. 상기 비아홀(240)은 상기 제3 배선(153)에 대응하는 상기 이미지 감지부(200)의 표면을 노출시키는 포토레지스트 패턴(미도시)을 형성한 후 상기 이미지 감지부(200) 및 층간절연층(160)을 선택적으로 식각하여 상기 제3 메탈(153)을 노출시킬 수 있다. 이때, 상기 이미지 감지부(200)의 표면은 일정하게 제1 결정방향(D1)을 가지도록 형성되어 상기 비아홀(240) 형성을 위한 패터닝 및 식각공정이 용이하게 이루어질 수 있게 된다. 또한, 상기 이미지 감지부(200)의 표면결함을 제거함으로써 전자의 이동도를 향상시킬 수 있다.
또한, 상기 메탈컨택(250)은 상기 이미지 감지부(200)의 제1 도핑층(210)에만 연결되어 제3 메탈(153)을 통해 리드아웃 회로(120)로 전자를 전달할 수 있다. 즉, 상기 메탈컨택(250)이 상기 제2 도핑층(220)과는 연결되지 않으므로 소자가 단락되는 것을 방지할 수 있다.
다음으로, 상기 메탈컨택(250)의 사이에 해당하는 상기 이미지 감지부(200)에 트랜치(260)를 형성한 후 절연층을 갭필하여 픽셀분리막(270)을 형성할 수 있다. 상기 픽셀분리막(270)에 의하여 상기 이미지 감지부(200)는 단위픽셀별로 분리될 수 있다. 또한, 상기 픽셀분리막(270) 형성 시 상기 비아홀(250)도 갭필될 수 있다.
도시되지는 않았지만, 상기 이미지 감지부(200)의 제2 도핑층(220)은 상부전극과 선택적으로 연결되어 그라운드 전압을 인가받을 수 있다.
또한, 상기 이미지 감지부(200) 상에는 컬러필터(미도시) 및 마이크로 렌즈(미도시)가 형성될 수 있다.
실시예에 따른 이미지센서의 제조방법은 웨이퍼 대 웨이퍼 본딩에 의하여 리드아웃 회로 상에 이미지 감지부가 형성되어 필팩터를 향상시킬 수 있다.
또한, 상기 이미지 감지부를 본딩한 후 상기 이미지 감지부에 대한 표면처리 공정을 진행하여 상기 이미지 감지부는 평탄한 표면을 가질 수 있다. 따라서, 후속공정을 위한 패터닝 공정이 용이하게 이루어질 수 있다. 또한, 상기 이미지 감지부가 평탄한 표면을 가지게 되어 전자의 이동도를 향상시킬 수 있다.
이상에서 설명한 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1 및 도 9는 실시예에 따른 이미지센서의 제조공정을 나타내는 단면도이다.

Claims (8)

  1. 배선 및 층간절연층을 포함하는 반도체 기판을 형성하는 단계;
    이미지 감지부를 포함하는 캐리어 기판을 형성하는 단계;
    상기 층간절연층 상에 상기 이미지 감지부가 형성되도록 상기 반도체 기판과 상기 캐리어 기판을 본딩하는 단계;
    상기 이미지 감지부 노출되도록 상기 캐리어 기판을 클리빙 공정에 의하여 제거하는 단계; 및
    노출된 상기 이미지 감지부의 표면에 대하여 케미컬에 의한 식각공정을 진행하여 상기 이미지 감지부의 표면을 평탄화시키는 단계를 포함하고,
    상기 클리빙 공정에 의하여 노출된 이미지 감지부의 표면은 제1 결정방향(1,0,0) 및 제2 결정방향(1,1,1)을 가지고 있으며,
    상기 제1 결정방향(1,0,0) 보다 상기 제2 결정방향(1,1,1)의 식각비가 높은 것을 특징으로 하는 이미지센서의 제조방법.
  2. 제1항에 있어서,
    상기 이미지 감지부의 표면에 대한 식각공정은 TMA-H(Tetramethylamonium Hydroxide):H2O2:H2O의 혼합물(Chemical component)로 이루어지는 SC1 케미컬을 사용하는 것을 특징으로 하는 이미지센서의 제조방법.
  3. 제2항에 있어서,
    상기 SC1 케미컬을 이루는 혼합물의 혼합비는 1:20~60:30~60인 것을 특징으로 하는 이미지센서의 제조방법.
  4. 제2항에 있어서,
    상기 SC1 케미컬을 이용한 식각공정은 50~70℃의 온도에서 60~100초 동안 진행되는 것을 특징으로 하는 이미지센서의 제조방법.
  5. 제1항에 있어서,
    상기 이미지 감지부의 표면에 대한 식각공정은 NH4OH:H2O2:H2O의 혼합물(Chemical component)로 이루어지는 NC2 케미컬을 사용하는 것을 특징으로 하는 이미지센서의 제조방법.
  6. 제5항에 있어서,
    상기 NC2 케미컬을 이루는 혼합물의 혼합비는 1:5~10:10~15인 것을 특징으로 하는 이미지센서의 제조방법.
  7. 제5항에 있어서,
    상기 NC2 케미컬을 이용한 식각공정은 60~80℃의 온도에서 30~60분 동안 진행되는 것을 특징으로 하는 이미지센서의 제조방법.
  8. 제1항에 있어서,
    상기 제1 결정방향과 제2 결정방향의 식각비는 1:1.4~1.8 인 것을 특징으로 하는 이미지센서의 제조방법.
KR1020080099076A 2008-10-09 2008-10-09 이미지센서의 제조방법 KR20100040040A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080099076A KR20100040040A (ko) 2008-10-09 2008-10-09 이미지센서의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080099076A KR20100040040A (ko) 2008-10-09 2008-10-09 이미지센서의 제조방법

Publications (1)

Publication Number Publication Date
KR20100040040A true KR20100040040A (ko) 2010-04-19

Family

ID=42216255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080099076A KR20100040040A (ko) 2008-10-09 2008-10-09 이미지센서의 제조방법

Country Status (1)

Country Link
KR (1) KR20100040040A (ko)

Similar Documents

Publication Publication Date Title
KR20100063269A (ko) 이미지센서 및 그 제조방법
US8030727B2 (en) Image sensor and method for manufacturing the same
US8071417B2 (en) Image sensor and fabrication method thereof
KR100922924B1 (ko) 이미지센서 및 그 제조방법
KR20100078111A (ko) 이미지센서 및 그 제조방법
US8119444B2 (en) Method for manufacturing the image sensor
KR101024815B1 (ko) 이미지센서 및 그 제조방법
US20100117174A1 (en) Method of manufacturing image sensor
KR101135791B1 (ko) 이미지센서 및 그 제조방법
KR100898471B1 (ko) 이미지센서 및 그 제조방법
KR101033347B1 (ko) 이미지센서의 제조방법
KR20100041414A (ko) 이미지센서 및 그 제조방법
US8237833B2 (en) Image sensor and method for manufacturing the same
KR20100040040A (ko) 이미지센서의 제조방법
KR101016516B1 (ko) 이미지센서 제조방법
KR101024735B1 (ko) 이미지센서의 제조방법
KR101163817B1 (ko) 이미지 센서 및 그 제조 방법
KR101033351B1 (ko) 이미지센서 및 그 제조방법
KR100997353B1 (ko) 이미지센서 및 그 제조방법
KR100882980B1 (ko) 이미지 센서 및 그 제조방법
KR101025080B1 (ko) 이미지센서의 제조방법
KR20100053061A (ko) 이미지센서의 제조방법
KR20100069936A (ko) 이미지센서 및 그 제조방법
KR20100036714A (ko) 이미지센서의 제조방법
US20100120194A1 (en) Method of manufacturing image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application