CN105870139A - 拍摄装置及其制造方法 - Google Patents
拍摄装置及其制造方法 Download PDFInfo
- Publication number
- CN105870139A CN105870139A CN201610076675.3A CN201610076675A CN105870139A CN 105870139 A CN105870139 A CN 105870139A CN 201610076675 A CN201610076675 A CN 201610076675A CN 105870139 A CN105870139 A CN 105870139A
- Authority
- CN
- China
- Prior art keywords
- region
- pixel
- outside
- filming apparatus
- insulating liner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 60
- 239000004065 semiconductor Substances 0.000 claims description 58
- 230000004888 barrier function Effects 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000000926 separation method Methods 0.000 claims description 11
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 76
- 239000011229 interlayer Substances 0.000 description 48
- 230000002093 peripheral effect Effects 0.000 description 25
- 239000010949 copper Substances 0.000 description 22
- 229910052802 copper Inorganic materials 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000003795 chemical substances by application Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 101100181417 Arabidopsis thaliana LAZ5 gene Proteins 0.000 description 7
- 101100426971 Caenorhabditis elegans ttr-2 gene Proteins 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 101100283245 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GRX2 gene Proteins 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 5
- 230000003321 amplification Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 229910052700 potassium Inorganic materials 0.000 description 5
- 239000011591 potassium Substances 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种拍摄装置及其制造方法，其中，绝缘衬层(LL1～LL4)在像素区域(GAR)的外侧的区域、且在像素区域(GAR)的4个角部(AO)之中的至少一个角部(AO)的对顶角的区域(OFR)内，具有除去了绝缘衬层(LL1～LL4)的像素外去除区域(OPR)。
Description
技术领域
本发明涉及拍摄装置及其制造方法。
背景技术
在拍摄装置中，大致分为CCD(Charge Coupled Device:电荷耦合元件)图像传感器和CMOS(Complementary Metal OxideSemiconductor:互补金属氧化物半导体)图像传感器。在CMOS图像传感器中，近几年，通常将铜(Cu)用在布线材料中。为了防止铜从该铜布线扩散，在铜布线上成膜有作为防扩散膜的衬膜(SiN、SiCN等)。使用这样的衬膜的技术记载于例如日本特开2009-302565号公报等中。
另一方面，在半导体装置的处理工序中，进行例如通过氢使在栅极氧化膜中产生的作为悬空键的自由键(dangling bond)终止的、被称为所谓烧结处理的热处理。在如日本特开2009-302565号公报所记载那样成膜了衬膜的情况下，氢不容易从该衬膜通过，所以不能使悬空键充分地终止。由此，界面态不能恢复，从而尤其是在暗期时暗电流流过，导致暗特性恶化。上述暗特性的恶化在俯视下的像素传感器区域的4个角中尤为显著。
为了改善上述暗特性而在衬膜上设置去除区域的技术例如在日本特开2010-278232号公报、日本特开2012-104654号公报等中有所记载。
在日本特开2010-278232号公报中，除像素区域及电路形成区域的铜布线上以外的衬膜被除去。由此，在该公报中记载了：分别在像素区域和其他区域中能够使氢进入衬底的量均匀化，所以能够使像素区域与其它区域的半导体元件的特性一致。
另外，在日本特开2012-104654号公报中，记载了在虚设像素区域中，设置有贯通衬膜的虚设过孔布线。氢从虚设过孔通过并扩散，从而能够抑制在像素区域和虚设像素区域中在暗特性上产生差别。
发明内容
然而在日本特开2010-278232号公报中，由于除去了铜布线上以外的衬膜，所以铜容易从铜布线扩散。另外，在形成铜布线时进行的CMP(Chemical Mechanical Polishing:化学机械抛光)的浆料(氢氧化钾为主要成分)所包含的钾(K)也容易扩散。该铜和钾扩散至晶体管，从而产生微小漏电流，容易引起晶体管误动作。
在日本特开2012-104654号公报中，虽然在虚设像素区域中设置有贯通衬膜的虚设过孔布线，但没有任何关于虚设过孔布线相对于像素区域的位置关系的研究。因此不能防止上述俯视中的像素传感器区域的4个角落中的暗特性的恶化。
其他课题和新的特征将从本说明书的记载及附图得以明确。
根据一实施方式，绝缘衬层在像素区域的外侧的区域、且在像素区域的4个角部之中的至少一个角部的对顶角的区域内，具有除去了绝缘衬层的像素外去除区域。
根据上述一实施方式，能够实现能够抑制像素传感器区域的4个角中的暗特性的恶化，并且能够抑制晶体管的误动作的拍摄装置及其制造方法。
本发明的上述及其他的目的、特征、方面及优点从与附图关联而理解的本发明的接下来的详细说明得以明确。
附图说明
图1是概略地表示一实施方式中的拍摄装置的结构的俯视图。
图2是放大表示图1所示的拍摄装置的一部分的概略俯视图。
图3是表示图1所示的拍摄装置中的一个像素的电路结构的电路图。
图4是放大表示图1所示的拍摄装置中的像素区域内的一部分结构的概略俯视图。
图5是概略地表示图1所示的拍摄装置中的像素区域、去除形成区域及周边电路区域的结构的剖视图。
图6是用于说明一实施方式中的拍摄装置的像素区域与其他区域的边界的概略剖视图。
图7是用于说明图1所示的拍摄装置中的像素外去除区域的结构的概略俯视图。
图8是用于说明图1所示的拍摄装置中的像素外去除区域的结构的概略俯视图。
图9～图13是按工序顺序表示一实施方式中的拍摄装置的制造方法的概略剖视图。
图14是作为一实施方式中的拍摄装置的变形例的结构，概略地表示BSI(Back-Side Illumination:背部照明)型拍摄装置的结构的剖视图。
图15是作为一实施方式中的拍摄装置的变形例的结构，概略地表示位于像素外去除区域的正下方的半导体衬底的主表面的整体区域中形成有元件分离绝缘层的结构的剖视图。
图16是作为一实施方式中的拍摄装置的变形例的结构，概略地表示在位于像素外去除区域的正下方的半导体衬底的主表面上形成有晶体管的结构的剖视图。
图17是作为一实施方式中的拍摄装置的变形例的结构，概略地表示在位于像素外去除区域的正下方的半导体衬底的主表面上形成有由硅化物层构成的电阻的结构的剖视图。
图18是作为一实施方式中的拍摄装置的变形例的结构，概略地表示在位于像素外去除区域的正下方的半导体衬底的主表面上形成有由掺杂多晶硅构成的电阻的结构的剖视图。
具体实施方式
以下，基于附图关于本实施方式进行说明。
首先，使用图1及图2说明配置于本实施方式的拍摄装置中的半导体衬底的主表面上的各区域。
如图1所示，本实施方式中的拍摄装置IS为例如芯片的状态，但既可以是晶片的状态，也可以是被树脂密封的封装的状态。本实施方式中的拍摄装置IS在半导体衬底SUB的表面，主要具有例如像素区域GAR、周边电路区域PCH、PCV、和去除形成区域OFR。
像素区域GAR在半导体衬底SUB的主表面具有矩形的形状。在此，主表面中的矩形的形状意味着，在从相对于半导体衬底SUB的主表面正交的方向观察的视点(俯视)下具有矩形的形状。在像素区域GAR中，形成有多个像素。
周边电路区域PCH、PCV为像素区域GAR的外部，配置于像素区域GAR的周边。周边电路区域PCH、PCV分别沿矩形的像素区域GAR的外形的边配置。周边电路区域PCH包含例如模拟数字电路(ADC)。另外，周边电路区域PCV包含例如垂直扫描电路(VSCAN)。
去除形成区域OFR在俯视下，配置于矩形的像素区域GAR的4个角部AG的各自的对顶角的区域。角部AG的对顶角的区域是指在俯视下具有与角部AG处于对顶角的关系的角部AO的区域。换言之，角部AG的对顶角的区域是指在俯视下，将构成矩形的像素区域GAR的角部AG的两条边向矩形的外侧延长而成的2条假想直线所夹的区域。
如图2所示，在像素区域GAR中，以矩阵状配置有多个像素(光电转换元件)PXP。多个像素PXP分别与信号线(或者控制线)SL电连接。多个信号线SL包含沿行方向延伸的信号线和沿列方向延伸的信号线。这些信号线SL从矩形的像素区域GAR内部向外部直线状地延伸，分别到达周边电路区域PCH、PCV。
去除形成区域OFR配置于避开这些信号线SL的区域(角部AG的对顶角的区域)。在该去除形成区域OFR中形成有像素外去除区域OPR。该像素外去除区域OPR为，除去了绝缘衬层LL1～LL4(图5)而形成了开口的区域。
像素外去除区域OPR为像素区域GAR的外侧的区域、配置于像素区域GAR的4个角部AG之中的至少一个角部AG的对顶角的区域(去除形成区域OFR)内。
像素外去除区域OPR在俯视下位于离矩形的像素区域GAR的角的距离L在1000μm以内的范围内。在此，距离L是像素区域GAR的角与像素外去除区域OPR之间的最近的距离。像素外去除区域OPR具有在俯视下1边的长度SLA、SLB具有30μm以上200μm以下的尺寸的矩形的平面形状。
接下来，使用图3及图4关于配置于像素区域GAR内的多个像素(光电转换元件)的各自的电路结构进行说明。
如图3及图4所示，多个像素PXP分别主要具有例如光电二极管(光电转换部)PD1、PD2、传输用晶体管TTR1、TTR2、复位用晶体管RTR、放大用晶体管ATR和选择用晶体管STR。
光电二极管PD1、PD2分别为光电转换部，且具有相互构成pn结的p型区域和n型区域。在该光电二极管PD1、PD2的光的入射侧形成有防反射膜AR(图5)。该防反射膜AR优选由拍摄的光的颜色不同而具有不同构造(膜厚、膜质等)。
传输用晶体管TTR1、TTR2、复位用晶体管RTR、放大用晶体管ATR及选择用晶体管STR分别为绝缘栅型场效应晶体管，由例如n沟道MOS(Metal Oxide Semiconductor:金属氧化物半导体)晶体管构成。这些各晶体管具有在半导体衬底SUB的表面形成的1对n型源极/漏极区域、和在该1对源极/漏极区域所夹持的半导体衬底的区域上隔着栅极绝缘层(硅氧化膜)而形成的栅电极层。另外，以覆盖各栅电极层的侧壁的方式形成有侧墙(侧壁绝缘膜：未图示)。
光电二极管PD1、PD2各自的p型区域与例如接地电位连接。光电二极管PD1的n型区域与传输用晶体管TTR1的n型源极区域电连接，通过例如公共的n型区域形成。光电二极管PD2的n型区域与传输用晶体管TTR2的n型源极区域电连接，通过例如公共的n型区域形成。
传输用晶体管TTR1的n型漏极区域与传输用晶体管TTR2的n型漏极区域电连接，通过例如公共的n型区域形成。传输用晶体管TTR1的n型漏极区域与传输用晶体管TTR2的n型漏极区域分别通过例如布线层IC1与复位用晶体管RTR的n型源极区域电连接。
复位用晶体管RTR的n型漏极区域与放大用晶体管ATR的n型源极区域电连接，通过例如公共的n型区域形成。在复位用晶体管RTR的n型漏极区域及放大用晶体管ATR的n型源极区域电连接有电源线PWS。
放大用晶体管ATR的栅电极层通过例如布线层IC1而与传输用晶体管TTR1的n型漏极区域、传输用晶体管TTR2的n型漏极区域及复位用晶体管RTR的n型源极区域电连接。
放大用晶体管ATR的n型漏极区域与选择用晶体管STR的n型源极区域电连接，通过例如公共的n型区域形成。选择用晶体管STR的n型漏极区域与垂直信号线VS电连接。
接下来，使用图5关于本实施方式中的拍摄装置的像素区域GAR、周边电路区域PCH、PCV及去除形成区域OFR的各自的截面结构进行说明。
如图5所示，在像素区域GAR中，在由例如硅构成的半导体衬底SUB内的n型区域SBR上形成有p型阱区域WL1。在该p型阱区域WL1的表面(半导体衬底SUB的主表面)上形成有光电二极管PD、传输用晶体管TTR等。
另外，在图5中，为便于说明，将除光电二极管PD及传输用晶体管TTR以外的其他晶体管等元件省略。图5中的光电二极管PD与图3、图4所示的光电二极管PD1或者PD2的某一个对应。图5中的传输用晶体管TTR与图3、图4所示的传输用晶体管TTR1或者TTR2的某一个对应。
如图5所示，光电二极管PD具有p+区域PR和n+区域NR。p+区域PR在像素区域GAR内，形成于半导体衬底SUB的主表面。n+区域NR覆盖p+区域PR的下侧，与p+区域PR构成pn结。
以覆盖光电二极管PD的方式在半导体衬底SUB的主表面上形成有防反射膜AR。防反射膜AR由例如硅氧化膜SL1和硅氮化膜SL2的层叠构造构成。硅氧化膜SL1以与半导体衬底SUB的主表面接触的方式形成。硅氮化膜SL2形成在硅氧化膜SL1上。
传输用晶体管TTR具有n型源极区域NR、n型漏极区域LIR、HIR、栅极绝缘层GI、和栅电极层GT。n型源极区域NR形成于半导体衬底SUB的主表面，且由与光电二极管PD的n型区域NR共同的n型区域形成。
n型漏极区域LIR、HIR与n型源极区域NR隔开距离地形成于半导体衬底SUB的主表面。n型漏极区域LIR、HIR具有LDD(LightlyDoped Drain:轻掺杂漏极)构造，具有n-区域LIR和n+区域HIR。n-区域LIR及n+区域HIR双方形成于半导体衬底SUB的主表面。n-区域LIR与n+区域HIR的n型区域NR侧相连。
栅电极层GT隔着栅极绝缘层GI而形成在n型源极区域NR与n型漏极区域LIR、HIR所夹持的半导体衬底SUB的主表面上。上述防反射膜AR的一侧端搁置在栅电极层GT之上，从而也可以兼为栅电极层GT的侧壁绝缘层。
另外，在栅电极层GT的与防反射膜AR相反侧的侧壁上形成有侧壁绝缘层SW。该侧壁绝缘层SW与防反射膜AR相同，由例如硅氧化膜SL1和硅氮化膜SL2的层叠构造构成。
在半导体衬底SUB的主表面上，作为元件分离绝缘层SI，形成有例如STI(Shallow Trench Isolation：浅沟道隔离)。在该元件分离绝缘层SI的下侧，作为元件分离区域而形成有p+区域DS。
在周边电路区域PCH、PCV中，在半导体衬底SUB内的n型区域SBR上形成有n型阱区域WL2。在该n型阱区域WL2的表面(半导体衬底SUB的主表面)侧上形成有p型阱区域WL3。在该p型阱区域WL3的表面(半导体衬底SUB的主表面)上，形成有周边电路用的晶体管TR等。
该周边电路用的晶体管TR具有1对n型源极/漏极区域LIR、HIR、栅极绝缘层GI和栅电极层GT。1对源极/漏极区域LIR、HIR相互隔开距离地形成于半导体衬底SUB的主表面。1对源极/漏极区域LIR、HIR分别具有LDD构造，具有n-区域LIR和n+区域HIR。栅电极层GT隔着栅极绝缘层GI而形成在1对源极/漏极区域LIR、HIR所夹持的半导体衬底SUB的主表面上。
在去除形成区域OFR中，在半导体衬底SUB内的n型区域SBR上形成有n型阱区域WL2。在该去除形成区域OFR中，在半导体衬底SUB的主表面上没有形成任何元件。因此，在半导体衬底SUB的主表面，在n型阱区域WL2内仅形成有p型阱区域WL3。另外，也可以不形成有p型阱区域WL3。在该情况下，n型阱区域WL2也可以位于半导体衬底SUB的主表面。
分别在像素区域GAR、周边电路区域PCH、PCV及去除形成区域OFR中，以覆盖半导体衬底SUB的主表面的方式形成有层间绝缘层II1。层间绝缘层II1由例如硅氧化膜构成。在该层间绝缘层II1上，形成有多个到达各晶体管的源极/漏极区域、栅电极层等的接触孔CH。以埋入这些接触孔CH各自的内部的方式形成有埋入导电层CL。
在该层间绝缘层II1的表面上形成有层间绝缘层II2。层间绝缘层II2由例如硅氧化膜构成。在层间绝缘层II2上形成有布线用槽TR1。在该布线用槽TR1内，形成有布线层IC1。该布线层IC1由含铜的材质构成，由例如铜(Cu)、铜铝合金(CuAl)等的材质构成。
以覆盖该布线层IC1的方式在层间绝缘层II2上形成有绝缘衬层LL1。该绝缘衬层LL1用于防止布线层IC1所包含的铜的扩散。绝缘衬层LL1由含氮的材质构成，由例如氮化硅(SiN)、碳氮化硅(SiCN)等的材质构成。
在绝缘衬层LL1上形成有开口LL1a、LL1b。开口LL1a是在像素区域GAR内，在光电二极管PD(PD1、PD2)的正上方区域中除去了绝缘衬层LL1的部分。即，开口LL1a是在像素区域GAR内，在光电转换元件的光电转换部的正上方区域中，除去了绝缘衬层LL1的部分。另外，开口LL1a也可以不仅在光电二极管PD(PD1、PD2)的正上方区域开口，在其他区域(例如传输用晶体管TTR的形成区域)的正上方区域上也开口。
开口LL1b是在去除形成区域OFR内，除去了绝缘衬层LL1的部分。在位于开口LL1b的正下方的半导体衬底SUB的主表面的整个区域中没有形成元件。在本实施方式中，在位于开口LL1b的正下方的半导体衬底SUB的主表面的整个区域中，形成有被元件分离绝缘层SI包围周围的单一导电型(例如p型)阱区域(活性区域)WL3。
分别在像素区域GAR、周边电路区域PCH、PCV及去除形成区域OFR中，以覆盖绝缘衬层LL1的方式形成有层间绝缘层II3。层间绝缘层II3由例如硅氧化膜构成。该层间绝缘层II3埋入绝缘衬层LL1的开口LL1a、LL1b。在层间绝缘层II3上，形成有多个到达各布线层IC1等的贯通孔(未图示)。以分别埋入这些贯通孔的内部的方式形成有埋入导电层(未图示)。
在该层间绝缘层II3的表面上形成有层间绝缘层II4。层间绝缘层II4由例如硅氧化膜构成。在层间绝缘层II4上形成有布线用槽TR2。在该布线用槽TR2内形成有布线层IC2。该布线层IC2由含铜的材质构成，由例如铜、铜铝合金等的材质构成。
以覆盖该布线层IC2的方式在层间绝缘层II4上形成有绝缘衬层LL2。该绝缘衬层LL2用于防止布线层IC2所包含的铜的扩散。绝缘衬层LL2由含氮的材质构成，由例如氮化硅、碳氮化硅等的材质构成。
在绝缘衬层LL2上形成有开口LL2a、LL2b。开口LL2a为在像素区域GAR内，在光电二极管PD(PD1、PD2)的正上方区域除去了绝缘衬层LL2的部分。即，开口LL2a为，在像素区域GAR内，在光电转换元件的光电转换部的正上方区域，除去了绝缘衬层LL2的部分。另外，开口LL2a也可以不仅在光电二极管PD(PD1、PD2)的正上方区域开口，在其他区域(例如传输用晶体管TTR的形成区域)的正上方区域上也开口。
开口LL2b是在去除形成区域OFR内，除去了绝缘衬层LL2的部分。在位于开口LL2b的正下方的半导体衬底SUB的主表面的整个区域中没有形成元件。在本实施方式中，在位于开口LL2b的正下方的半导体衬底SUB的主表面的整个区域中，形成有被元件分离绝缘层SI包围周围的单一导电型(例如p型)的阱区域(活性区域)WL3。
在绝缘衬层LL2之上，形成有层间绝缘层II5、II6、布线用槽TR3、布线层IC3、绝缘衬层LL3等。层间绝缘层II5与层间绝缘层II3大致相同，层间绝缘层II6与层间绝缘层II4大致相同。布线用槽TR3与布线用槽TR2大致相同，布线层IC3与布线层IC2大致相同，绝缘衬层LL3与绝缘衬层LL2大致相同。由上述，不重复层间绝缘层II5、II6、布线用槽TR3、布线层IC3、绝缘衬层LL3的说明。
另外，在绝缘衬层LL3之上，形成有层间绝缘层II7、II8、布线用槽TR4、布线层IC4、绝缘衬层LL4等。层间绝缘层II7与层间绝缘层II3大致相同，层间绝缘层II8与层间绝缘层II4大致相同。布线用槽TR4与布线用槽TR2大致相同，布线层IC4与布线层IC2大致相同，绝缘衬层LL4与绝缘衬层LL2大致相同。由上述，不重复层间绝缘层II7、II8、布线用槽TR4、布线层IC4、绝缘衬层LL4的说明。
以覆盖绝缘衬层LL4的方式形成有层间绝缘层II9。层间绝缘层II9由例如硅氧化膜构成。
在像素区域GAR中，在层间绝缘层II9之上隔着彩色滤光片CF1、CF2而形成有微透镜LE1、LE2。
分别在周边电路区域PCH、PCV及去除形成区域OFR中，在层间绝缘层II9之上形成有构成焊盘电极的布线层PAD。以覆盖该布线层PAD的方式，按顺序层叠而形成有绝缘层IL和钝化层PS。
在像素区域GAR中，分别形成于多个层的绝缘衬层LL1～LL4上的开口LL1a～LL4a位于光电二极管PD(PD1、PD2)的正上方区域，在俯视下相互重叠。通过多个开口LL1a～LL4a构成像素内去除部OPB。即，多个开口LL1a～LL4a在俯视下相互重叠的区域构成像素内去除部OPB。该像素内去除部OPB按光电二极管PD(PD1、PD2)的每一个设置。即，在光电二极管PD1上设置有一个像素内去除部OPB，在光电二极管PD2上设置有一个像素内去除部OPB。像这样通过多个像素内去除部OPB而构成像素内去除区域。即，绝缘衬层LL1～LL4在像素区域GAR内具有除去了绝缘衬层LL1～LL4的像素内去除区域OPB，像素内去除区域OPB包含在多个光电转换元件PXP的二极管PD(PD1、PD2)各自的正上方区域除去了绝缘衬层LL1～LL4的多个像素内去除部OPB。
绝缘衬层LL1～LL4各自的在像素区域GAR内的开口LL1a～LL4a的形成区域和过孔的形成区域的区域以外的区域没有被除去。即开口LL1a～LL4a的形成区域及过孔的形成区域以外的像素区域GAR内的区域各自被绝缘衬层LL1～LL4覆盖。
在去除形成区域OFR中，分别在多个层的绝缘衬层LL1～LL4上形成的开口LL1b～LL4b在俯视下相互重叠。由多个开口LL1b～LL4b构成像素外去除区域OPR。即多个开口LL1b～LL4b(多个像素外去除部分)在俯视下相互重叠的区域构成像素外去除区域OPR。即，像素外去除区域OPR具有在多个绝缘衬层LL1～LL4上分别形成的像素外去除部分LL1b～LL4b。去除形成区域OFR内的像素外去除区域OPR以外的区域分别被绝缘衬层LL1～LL4覆盖。
在位于像素外去除区域OPR的正下方的半导体衬底SUB的主表面的整个区域上形成有被元件分离绝缘层SI包围周围的单一导电型(例如p型)的阱区域(活性区域)WL3。另外，也可以省略p型阱区域WL3。在这种情况下，也可以是，被元件分离绝缘层SI包围周围的n型阱区域(活性区域)WL2位于设于像素外去除区域OPR的正下方的半导体衬底SUB的主表面的整个区域。
像素外去除区域OPR在俯视下仅位于去除形成区域OFR内，不从去除形成区域OFR超出。因此像素外去除区域OPR在俯视下，没有延伸到周边电路区域PCH、PCV及像素区域GAR内。
形成有像素外去除区域OPR的去除形成区域OFR如上述，在俯视下配置于矩形的像素区域GAR的外侧。在此，像素区域GAR与周边电路区域PCH、PCV之间的边界如图6所示，为p型阱区域WL1与n型阱区域WL2的pn结部。另外，像素区域GAR与去除形成区域OFR的边界也与图6相同，为p型阱区域WL1与n型阱区域WL2的pn结部。
另外，假设像素区域GAR形成在n型阱区域内、周边电路区域PCH、PCV及去除形成区域OFR分别形成于p型阱区域内的情况下，该n型阱区域与p型阱区域的pn结部成为上述的边界。
因此，形成有像素外去除区域OPR的去除形成区域OFR位于形成有像素区域GAR的阱区域以外的阱区域的正上方。
在上述中，关于形成有多个绝缘衬层LL1～LL4的情况进行了说明，在仅形成有1层绝缘衬层LL1的情况下，构成为仅由形成于绝缘衬层LL1的开口LL1b构成像素外去除区域OPR。
如图2所示，分别配置于矩形像素区域GAR的4个角的一个像素外去除区域OPR可以具有仅设置有一个像素外去除部OPA的结构。另外，如图7所示，分别配置于矩形的像素区域GAR的4个角的一个像素外去除区域OPR也可以具有以矩阵状配置多个像素外去除部OPA的结构。
一个像素外去除区域OPR所包含的多个像素外去除部OPA可以具有与形成于像素区域GAR内的多个像素内去除部OPB相同的平面形状及平面配置。具体而言，也可以是一个像素外去除部OPA与一个像素内去除部OPB具有相同的平面形状、且像素外去除部OPA的边的尺寸S1A、S2A与像素内去除部OPB的边的尺寸S1B、S2B相同。另外，还可以是，多个像素外去除部OPA的行方向及列方向各自的配置间距P1与多个像素内去除部OPB的行方向及列方向各自的配置间距P2相同。
另外，如图1所示，像素外去除区域OPR也可以关于从半导体衬底SUB的主表面中的像素区域GAR的中心O通过的假想中心线(A-A线或者B-B线)线对称地形成。
在这种情况下，如图8所示，位于相互线对称的位置的一方的像素外去除区域OPR内的像素外去除部OPA的边的尺寸S1A、S2A与另一方的像素外去除区域OPR内的像素外去除部OPA的边的尺寸S1A、S2A是相同的。另外，位于相互线对称的位置的一方的像素外去除区域OPR内的多个像素外去除部OPA的行方向及列方向的各自的配置间距P1与另一方的像素外去除区域OPR内的多个像素外去除部OPA的行方向及列方向的各自的配置间距P1是相同的。
另外，像素外去除区域OPR也可以关于半导体衬底SUB的主表面中的像素区域GAR的中心O点对称地形成。在这种情况下，位于相互点对称的位置的一方的像素外去除区域OPR内的像素外去除部OPA的边的尺寸S1A、S2A也与另一方的像素外去除区域OPR内的像素外去除部OPA的边的尺寸S1A、S2A是相同的。另外，位于相互点对称的位置的一方的像素外去除区域OPR内的多个像素外去除部OPA的行方向及列方向的各自的配置间距P1与另一方的像素外去除区域OPR内的多个像素外去除部OPA的行方向及列方向的各自的配置间距P1是相同的。
接下来，使用图9～图13关于本实施方式的拍摄装置的制造方法进行说明。
如图9所示，准备主要具有n型区域SBR、p型阱区域WL1、n型阱区域WL2、元件分离绝缘层SI、元件分离区域(p+区域)DS的半导体衬底SUB。该半导体衬底SUB以在主表面具有矩形的像素区域GAR、且在像素区域GAR外具有周边电路区域PCH、PCV及去除形成区域OFR的方式准备。
在像素区域GAR内，在半导体衬底SUB的主表面形成有多个像素PXP(光电转换元件)。多个像素PXP分别具有如图3、图4所示的结构。另外，在周边电路区域PCH、PCV中，形成有用于控制像素区域GAR内的多个像素PXP的晶体管TR等。另外，在去除形成区域OFR中，没有形成例如元件，而是形成有被元件分离绝缘层SI包围周围的单一阱区域WL3。
分别在像素区域GAR、周边电路区域PCH、PCV及去除形成区域OFR中，在半导体衬底SUB的主表上形成有由例如氧化硅构成的层间绝缘层II1。该层间绝缘层II1形成为覆盖光电二极管PD、各种晶体管等。
该层间绝缘层II1的上表面通过平坦化处理而被平坦化。然后，通过通常的照片制版技术及蚀刻技术而在层间绝缘层II1上形成接触孔CH。以埋入该接触孔CH内的方式形成导电层CL。
在层间绝缘层II1之上，形成有由例如氧化硅构成的层间绝缘层II2。层间绝缘层II2的上表面通过平坦化处理而被平坦化。然后，通过通常的照片制版技术及蚀刻技术而在层间绝缘层II1上形成布线用槽TR1。以埋入该布线用槽TR1内的方式，在层间绝缘层II2的上表面上形成含铜的导电层IC1。
含铜的导电层IC1通过CMP而被研磨除去直至层间绝缘层II2的上表面露出。由此，含铜的导电层IC1仅残留在布线用槽TR1内。由此，布线层IC1从含铜的导电层IC1形成在布线用槽TR1内。
如图10所示，在层间绝缘层II2之上形成有绝缘衬层LL1。绝缘衬层LL1由含氮的材质形成，由例如氮化硅、碳氮化硅等的材质形成。该绝缘衬层LL1以与布线层IC1的上表面接触，并且覆盖布线层IC1上的方式形成。
如图11所示，在绝缘衬层LL1之上涂敷有光致抗蚀剂PHR。该光致抗蚀剂PHR被曝光/显影而被图案化，从而形成抗蚀剂图案PHR。将该抗蚀剂图案PHR作为掩膜而对绝缘衬层LL1进行蚀刻。
通过该蚀刻，绝缘衬层LL1被部分除去，形成开口LL1a及开口LL1b。开口LL1a在像素区域GAR内，以位于光电二极管PD的正上方区域的方式形成。开口LL1b形成于去除形成区域OFR内。然后，抗蚀剂图案PHR通过例如灰化等被除去。
如图12所示，重复与上述层间绝缘层II1、II2、布线用槽TR1、布线层IC1、绝缘衬层LL1、开口LL1a、LL1b的形成工序相同的工序。由此形成层间绝缘层II3～II8、布线用槽TR2～TR4、布线层IC2～IC4、绝缘衬层LL2～LL4、开口LL2a～LL4a、LL2b～LL4b等。
在像素区域GAR中，开口LL1a～LL4a位于光电二极管PD(PD1、PD2)的正上方区域，在俯视下以相互重叠的方式形成。通过多个开口LL1a～LL4a而构成像素内去除部OPB。
在去除形成区域OFR中，开口LL1b～LL4b在俯视下，以相互重叠的方式形成。通过多个开口LL1b～LL4b构成像素外去除区域OPR。
如图13所示，分别在像素区域GAR、周边电路区域PCH、PCV及去除形成区域OFR中，在层间绝缘层II8之上形成由例如氧化硅构成的层间绝缘层II9。分别在周边电路区域PCH、PCV及去除形成区域OFR中，在层间绝缘层II9之上形成焊盘用布线层PAD。分别在周边电路区域PCH、PCV及去除形成区域OFR中，以覆盖焊盘用布线层PAD的方式形成绝缘层IL和钝化层PS。钝化层PS由例如氮化硅形成。
然后，在氢气体环境气中，在400℃左右的温度下进行作为热处理的烧结处理。通过该处理，氢在层间绝缘层II1～II9中扩散，并终止半导体衬底SUB与栅极绝缘层GI之间的界面的自由键。
如图5所示，在像素区域GAR中，在层间绝缘层II9之上形成彩色滤光片CF1、CF2。在该彩色滤光片CF1、CF2上形成微透镜LE1、LE2，从而制造出本实施方式的拍摄装置。
接下来，关于本实施方式的作用效果进行说明。
根据本实施方式，如图5所示，以覆盖由含铜的材质构成的布线层IC1～IC4的上表面的方式形成有由含氮的材质构成的绝缘衬层LL1～LL4。由此，能够通过绝缘衬层LL1～LL4抑制布线层IC1～IC4所包含的铜扩散。因此，能够抑制铜扩散至晶体管从而产生的晶体管的误动作。
另外，如图1所示，在像素区域GAR的4个角部AG之中的至少一个角部AG的对顶角的区域(去除形成区域OFR)内，设置有像素外去除区域OPR。在该像素外去除区域OPR中，除去了绝缘衬层LL1～LL4。因此，在上述烧结处理时，氢从像素外去除区域OPR通过，容易终止在像素区域GAR的4个角部AG附近的半导体衬底SUB与栅极绝缘层GI的界面的悬空键。因此，能够抑制像素传感器区域的4个角的暗特性的恶化。
由上述，能够实现能够抑制像素传感器区域的4个角的暗特性的恶化，并且能够抑制晶体管的误动作的拍摄装置及其制造方法。
另外，在像素区域GAR内，像素内去除部OPB及过孔的形成区域以外的区域分别被绝缘衬层LL1～LL4覆盖。因此，抑制在形成上述布线层IC1～IC5时进行的CMP的浆料所包含的钾扩散至晶体管的情况。由此，从这一点出发，也能够抑制晶体管的误动作。
另外，像素外去除区域OPR仅位于对顶角的区域(去除形成区域OFR)内。由此，在对顶角的区域(去除形成区域OFR)以外的像素区域GAR及周边电路区域PCH、PCV中，进一步抑制布线层IC1～IC4内的铜和CMP的浆料所包含的钾扩散至晶体管。由此，能够进一步抑制晶体管的误动作。
另外，如图5所示，在位于像素外去除区域OPR的正下方的半导体衬底SUB的主表面的整个区域形成有被元件分离绝缘层SI包围周围的单一导电型的活性区域WL3，没有形成元件。如此，由于在位于像素外去除区域OPR的正下方的半导体衬底SUB的主表面的整个区域没有形成元件，所以也不会发生由布线层IC1～IC4中的铜到达该元件而引起的误动作。
另外，如图7所示，像素外去除区域OPR具有以矩阵状配置多个像素外去除部OPA的结构。另外，多个像素外去除部OPA和多个像素内去除部OPB具有相互相同的平面形状。由此，在去除部OPA、OPB的图案曝光时所使用的光掩膜的设计变得容易。另外，由于去除部OPA、OPB具有相互相同的平面形状，所以能够减少制造工序的偏差，像素区域GAR内的多个像素内去除部OPB的平面形状的均匀性得到提高。
另外，如图1所示，像素外去除区域OPR关于从半导体衬底SUB的主表面中的像素区域GAR的中心O通过的假想的中心线(A-A线、B-B线)线对称地形成。另外，像素外去除区域OPR关于半导体衬底SUB的主表面中的像素区域GAR的中心O点对称地形成。由此，能够均等地抑制分别在矩形像素区域GAR的4个角中的暗特性的恶化。
在上述中，如图5所示，关于拍摄装置为FSI(Front-SideIllumination:正面照射)型的拍摄装置的情况进行了说明。但是，如图14所示，在BSI型的拍摄装置中，也可以如图1所示那样在像素区域GAR的4个角部AG之中的至少一个角部AG的对顶角的区域(去除形成区域OFR)内设置像素外去除区域OPR。
另外，在BSI型的拍摄装置中，彩色滤光片CF1、CF2及微透镜LE1、LE2形成在半导体衬底SUB的背面侧。
由于图14所示的BSI型的拍摄装置的除此以外的结构与图1～图5所示的FSI型的拍摄装置的结构大致相同，所以关于相同的要素标注相同的附图标记，不重复其说明。
在图14所示的BSI型的拍摄装置中，在像素区域GAR的4个角部AG之中的至少一个角部AG的对顶角的区域(去除形成区域OFR)内也具有除去了绝缘衬层LL1～LL4的像素外去除区域OPR。因此与图1～图5所示的拍摄装置相同，能够实现能够抑制在像素传感器区域的4个角中的暗特性的恶化，并且能够抑制晶体管的误动作的拍摄装置及其制造方法。
如图15所示，也可以在位于像素外去除区域OPR的正下方的半导体衬底SUB的主表面的整个区域不形成元件，而形成元件分离绝缘层SI。如此，由于在位于像素外去除区域OPR的正下方的半导体衬底SUB的主表面的整个区域没有形成元件，所以也不会发生由布线层IC1～IC4中的铜到达该元件而引起的误动作。
另外，如图16所示，也可以在位于像素外去除区域OPR的正下方的半导体衬底SUB的主表面上形成有MOS晶体管TR等的绝缘栅型场效应晶体管。
该像素外去除区域OPR的正下方的MOS晶体管TR具有与周边电路区域PCH、PCV内的晶体管TR大致相同的结构。但是，像素外去除区域OPR的正下方的MOS晶体管TR按照与像素区域GAR内的晶体管及周边电路区域内的晶体管TR相比大的设计规则而设计。因此，像素外去除区域OPR的正下方的MOS晶体管TR具有比像素区域GAR内的晶体管及周边电路区域内的晶体管TR大的栅极长度。
另外，如图17所示，也可以在位于像素外去除区域OPR的正下方的半导体衬底SUB的主表面上形成有由硅化物层构成的电阻SC。
另外，如图18所示，也可以在位于像素外去除区域OPR的正下方的半导体衬底SUB的主表面上形成有由掺杂有杂质的多晶硅(掺杂多晶硅)构成的电阻DP。在这种情况下，在由掺杂多晶硅构成的电阻DP的两端的半导体衬底SUB的主表面上形成有n型区域NR。
在图16～图18的结构中，在像素外去除区域OPR的正下方，配置有像素区域GAR内的晶体管以外的晶体管TR或者电阻SC、DP。因此，即使布线层IC1～IC4所包含的铜从像素外去除区域OPR通过而扩散至像素外去除区域OPR的正下方，也能够将对暗特性的恶化造成的影响抑制得少。
另外，在图15～图18中，由于上述以外的结构具有与图5所示的结构大致相同的结构，所以关于相同的要素标注相同的附图标记，不重复其说明。
也可以分别适当组合上述实施方式。
以上，基于实施方式具体说明了由本发明人完成的发明，但本发明不被限定于上述实施方式，自不必说在不脱离其主旨的范围内能够进行各种变更。
Claims (13)
1.一种拍摄装置，具有：
半导体衬底，其具有主表面，且在所述主表面上具有矩形的像素区域；
多个光电转换元件，其在所述像素区域中，形成在所述半导体衬底上；
含铜的布线层，其形成在所述多个光电转换元件之上；以及
含氮的绝缘衬层，其覆盖所述布线层的上表面，
所述绝缘衬层在所述像素区域的外侧的区域、且在所述像素区域的4个角部之中的至少一个角部的对顶角的区域内，具有除去了所述绝缘衬层的像素外去除区域。
2.根据权利要求1所述的拍摄装置，其中，
所述像素外去除区域仅位于所述对顶角的区域内。
3.根据权利要求1所述的拍摄装置，其中，
在位于所述像素外去除区域的正下方的所述半导体衬底的所述主表面的整个区域，形成有元件分离绝缘层。
4.根据权利要求1所述的拍摄装置，其中，
在位于所述像素外去除区域的正下方的所述半导体衬底的所述主表面的整个区域，形成有被元件分离绝缘层包围周围的单一导电型的活性区域。
5.根据权利要求1所述的拍摄装置，其中，
在位于所述像素外去除区域的正下方的所述半导体衬底的所述主表面的区域，形成有对顶角区域内元件，所述对顶角区域内元件根据比形成于所述像素区域的像素内元件大的设计规则而被设计。
6.根据权利要求1所述的拍摄装置，其中，
所述像素外去除区域具有以矩阵状配置多个像素外去除部的结构。
7.根据权利要求6所述的拍摄装置，其中，
所述绝缘衬层在所述像素区域内，具有除去了所述绝缘衬层的像素内去除区域，
所述像素内去除区域在所述多个光电转换元件的光电转换部的各自的正上方区域，包含除去了所述绝缘衬层的多个像素内去除部，
所述多个像素外去除部和所述多个像素内去除部具有相互相同的平面形状。
8.根据权利要求1所述的拍摄装置，其中，
所述像素外去除区域关于从所述主表面中的所述像素区域的中心通过的假想的中心线线对称地形成。
9.根据权利要求1所述的拍摄装置，其中，
所述像素外去除区域关于所述主表面中的所述像素区域的中心点对称地形成。
10.根据权利要求1所述的拍摄装置，其中，
所述绝缘衬层具有相互层叠的多个衬层，
所述像素外去除区域具有分别形成于所述多个衬层的像素外去除部分，
分别形成于所述多个衬层的所述像素外去除部分在俯视下相互重叠。
11.一种拍摄装置的制造方法，具有如下工序：
准备半导体衬底的工序，所述半导体衬底具有主表面，且在所述主表面上具有矩形的像素区域；
在所述像素区域且在所述半导体衬底上形成多个光电转换元件的工序；
在所述多个光电转换元件之上形成含铜的布线层的工序；
以覆盖所述布线层的上表面的方式形成含氮的绝缘衬层的工序；以及
在所述像素区域的外侧的区域、且在所述像素区域的4个角部之中的至少一个角部的对顶角的区域内，将所述绝缘衬层选择性地除去从而在所述绝缘衬层上形成像素外去除区域的工序。
12.根据权利要求11所述的拍摄装置的制造方法，其中，
还具有在所述绝缘衬层上形成了所述像素外去除区域后，在含氢的环境气内加热的工序。
13.根据权利要求12所述的拍摄装置的制造方法，其中，
还具有在所述绝缘衬层之上形成钝化层的工序，
在所述含氢的环境气内加热的工序在形成了所述钝化层后进行。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015-021925 | 2015-02-06 | ||
| JP2015021925A JP2016146376A (ja) | 2015-02-06 | 2015-02-06 | 撮像装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105870139A true CN105870139A (zh) | 2016-08-17 |
Family
ID=55310730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610076675.3A Pending CN105870139A (zh) | 2015-02-06 | 2016-02-03 | 拍摄装置及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US9773830B2 (zh) |
| EP (1) | EP3054485B1 (zh) |
| JP (1) | JP2016146376A (zh) |
| KR (1) | KR20160097129A (zh) |
| CN (1) | CN105870139A (zh) |
| TW (1) | TW201630176A (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016146376A (ja) * | 2015-02-06 | 2016-08-12 | ルネサスエレクトロニクス株式会社 | 撮像装置およびその製造方法 |
| TWI788430B (zh) * | 2017-10-30 | 2023-01-01 | 日商索尼半導體解決方案公司 | 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器 |
| JP7381223B2 (ja) | 2019-05-27 | 2023-11-15 | キヤノン株式会社 | 光電変換装置 |
| JP7481811B2 (ja) * | 2019-07-26 | 2024-05-13 | キヤノン株式会社 | 半導体装置 |
| US20230307478A1 (en) * | 2022-03-25 | 2023-09-28 | Omnivision Technologies, Inc. | Image sensor diagonal isolation structures |
| CN117416742B (zh) * | 2023-12-18 | 2024-03-12 | 四川新途流体控制技术有限公司 | 一种全自动气瓶充装运输系统及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1828918A (zh) * | 2005-01-27 | 2006-09-06 | 松下电器产业株式会社 | 固体摄像装置及其制造方法 |
| US7598581B2 (en) * | 2005-09-12 | 2009-10-06 | Crosstek Capital, LLC | Image sensor with decreased optical interference between adjacent pixels |
| US20110149137A1 (en) * | 2009-12-18 | 2011-06-23 | Hidetoshi Koike | Solid state imaging device |
| US20120112253A1 (en) * | 2010-11-10 | 2012-05-10 | Hidetoshi Koike | Semiconductor image pickup device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4117672B2 (ja) | 2002-05-01 | 2008-07-16 | ソニー株式会社 | 固体撮像素子及び固体撮像装置、並びにこれらの製造方法 |
| JP4799522B2 (ja) | 2007-10-12 | 2011-10-26 | 株式会社東芝 | 撮像装置 |
| JP2008199059A (ja) | 2008-05-01 | 2008-08-28 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2010232284A (ja) * | 2009-03-26 | 2010-10-14 | Sony Corp | 固体撮像装置、および、その製造方法、電子機器 |
| JP5367459B2 (ja) * | 2009-05-28 | 2013-12-11 | 株式会社東芝 | 半導体撮像装置 |
| JP5110060B2 (ja) | 2009-09-16 | 2012-12-26 | ソニー株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
| TWI577001B (zh) | 2011-10-04 | 2017-04-01 | Sony Corp | 固體攝像裝置、固體攝像裝置之製造方法及電子機器 |
| JP5760923B2 (ja) * | 2011-10-04 | 2015-08-12 | ソニー株式会社 | 固体撮像装置の製造方法 |
| JP2015046454A (ja) * | 2013-08-28 | 2015-03-12 | キヤノン株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2016146376A (ja) * | 2015-02-06 | 2016-08-12 | ルネサスエレクトロニクス株式会社 | 撮像装置およびその製造方法 |
-
2015
- 2015-02-06 JP JP2015021925A patent/JP2016146376A/ja active Pending
-
2016
- 2016-01-26 KR KR1020160009227A patent/KR20160097129A/ko unknown
- 2016-01-30 TW TW105103050A patent/TW201630176A/zh unknown
- 2016-02-03 CN CN201610076675.3A patent/CN105870139A/zh active Pending
- 2016-02-05 US US15/017,573 patent/US9773830B2/en active Active
- 2016-02-05 EP EP16154437.4A patent/EP3054485B1/en active Active
-
2017
- 2017-07-12 US US15/648,362 patent/US10068941B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1828918A (zh) * | 2005-01-27 | 2006-09-06 | 松下电器产业株式会社 | 固体摄像装置及其制造方法 |
| US7598581B2 (en) * | 2005-09-12 | 2009-10-06 | Crosstek Capital, LLC | Image sensor with decreased optical interference between adjacent pixels |
| US20110149137A1 (en) * | 2009-12-18 | 2011-06-23 | Hidetoshi Koike | Solid state imaging device |
| US20120112253A1 (en) * | 2010-11-10 | 2012-05-10 | Hidetoshi Koike | Semiconductor image pickup device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3054485B1 (en) | 2017-12-20 |
| US10068941B2 (en) | 2018-09-04 |
| KR20160097129A (ko) | 2016-08-17 |
| JP2016146376A (ja) | 2016-08-12 |
| US20170309668A1 (en) | 2017-10-26 |
| US20160233262A1 (en) | 2016-08-11 |
| EP3054485A1 (en) | 2016-08-10 |
| US9773830B2 (en) | 2017-09-26 |
| TW201630176A (zh) | 2016-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100855407B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR101864481B1 (ko) | 이미지 센서 및 이미지 센서의 형성 방법 | |
| CN105870139A (zh) | 拍摄装置及其制造方法 | |
| USRE46123E1 (en) | Solid-state image sensor and method of manufacturing the same | |
| TWI407558B (zh) | 半導體裝置及其製造方法 | |
| TWI375320B (en) | Image sensor and manufacturing method thereof | |
| JP6234173B2 (ja) | 固体撮像素子の製造方法 | |
| JP2009065163A (ja) | イメージセンサ及びその製造方法 | |
| KR20180027852A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| US20230005981A1 (en) | Solid-state image sensor and electronic device | |
| KR20200091252A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| TW201532259A (zh) | 固態攝影裝置及固態攝影裝置之製造方法 | |
| KR100855408B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JP4479729B2 (ja) | 固体撮像装置、電子モジュール及び電子機器 | |
| JP2017054890A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| US20100163932A1 (en) | Image sensor and method for manufacturing thereof | |
| KR100855405B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100856950B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20100078111A (ko) | 이미지센서 및 그 제조방법 | |
| KR100856948B1 (ko) | 이미지 센서 제조방법 | |
| TW201005933A (en) | Image sensor and method for manufacturing the same | |
| US20100093128A1 (en) | Method for manufacturing image sensor | |
| KR100936102B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100880287B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20060079091A (ko) | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160817 |
|
| WD01 | Invention patent application deemed withdrawn after publication |