JPH1126735A - 結合ｓｏｉウェハ - Google Patents
結合ｓｏｉウェハInfo
- Publication number
- JPH1126735A JPH1126735A JP19505497A JP19505497A JPH1126735A JP H1126735 A JPH1126735 A JP H1126735A JP 19505497 A JP19505497 A JP 19505497A JP 19505497 A JP19505497 A JP 19505497A JP H1126735 A JPH1126735 A JP H1126735A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- thin film
- active layer
- soi wafer
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 10
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 13
- 239000010408 film Substances 0.000 abstract description 10
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000005247 gettering Methods 0.000 abstract description 5
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 231100000167 toxic agent Toxicity 0.000 description 1
- 239000003440 toxic substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】特性のよい電気素子を形成できる結合ＳＯＩウ
ェハを提供する。 【解決手段】ボンドウェハ１１上に、絶縁性薄膜１２と
ポリシリコン薄膜１４とをこの順に形成し、ベースウェ
ハ３０のシリコン単結晶表面をポリシリコン薄膜１４に
密着させ、熱処理によって接合させた後、ボンドウェハ
１１を研削研磨して活性層１５を形成し、結合ＳＯＩ２
ウェハを構成させる際、絶縁性薄膜１２に予め孔２０を
設けておき、孔２０内部をポリシリコン薄膜１４で充填
し、活性層１５が孔２０内のポリシリコン薄膜１４を介
してベースウェハ３０に接続されるようにする。活性層
１５内の重金属がベースウェハ３０側に拡散し、ゲッタ
リングされるので、電気素子の特性が向上する。
ェハを提供する。 【解決手段】ボンドウェハ１１上に、絶縁性薄膜１２と
ポリシリコン薄膜１４とをこの順に形成し、ベースウェ
ハ３０のシリコン単結晶表面をポリシリコン薄膜１４に
密着させ、熱処理によって接合させた後、ボンドウェハ
１１を研削研磨して活性層１５を形成し、結合ＳＯＩ２
ウェハを構成させる際、絶縁性薄膜１２に予め孔２０を
設けておき、孔２０内部をポリシリコン薄膜１４で充填
し、活性層１５が孔２０内のポリシリコン薄膜１４を介
してベースウェハ３０に接続されるようにする。活性層
１５内の重金属がベースウェハ３０側に拡散し、ゲッタ
リングされるので、電気素子の特性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路素
子用のＳＯＩウェハにかかり、特に、結合ＳＯＩウェハ
に関する。
子用のＳＯＩウェハにかかり、特に、結合ＳＯＩウェハ
に関する。
【０００２】
【従来の技術】一般に、シリコン半導体ウェハに形成さ
れた集積回路素子内のトランジスタやコンデンサ等の多
数の電気素子間は電気的に互いに分離されており、導電
性薄膜で構成された配線薄膜や基板内の拡散層等によっ
て接続され、種々の回路が構成されている。
れた集積回路素子内のトランジスタやコンデンサ等の多
数の電気素子間は電気的に互いに分離されており、導電
性薄膜で構成された配線薄膜や基板内の拡散層等によっ
て接続され、種々の回路が構成されている。
【０００３】電気素子間を分離するためには、ｐｎ接合
による分離方法と、絶縁性物質による分離方法とがある
が、近年では、シリコン基板中に予め絶縁層が形成され
たウェハを用い、絶縁性物質によって分離する技術が注
目されている。
による分離方法と、絶縁性物質による分離方法とがある
が、近年では、シリコン基板中に予め絶縁層が形成され
たウェハを用い、絶縁性物質によって分離する技術が注
目されている。
【０００４】そのようなウェハには、ＳＩＭＯＸ(Separ
ation by implanted Oxygen)ウェハや、結合ＳＯＩウェ
ハ等があるが、大口径化が容易であり、厚い活性層を形
成できる点で、結合ＳＯＩウェハが有望視されている。
ation by implanted Oxygen)ウェハや、結合ＳＯＩウェ
ハ等があるが、大口径化が容易であり、厚い活性層を形
成できる点で、結合ＳＯＩウェハが有望視されている。
【０００５】従来技術の結合ＳＯＩウェハを、その製造
方法と共に説明する。図４(ａ)〜(ｃ)を参照し、先ず、
シリコン単結晶基板から成るボンドウェハ１１１を高温
で熱酸化し、表面にシリコン酸化膜から成る絶縁層１１
２を形成する。次いで、絶縁層１１２表面に、ポリシリ
コン薄膜から成るポリシリコン層１１４を堆積させる
(図４(ａ))。
方法と共に説明する。図４(ａ)〜(ｃ)を参照し、先ず、
シリコン単結晶基板から成るボンドウェハ１１１を高温
で熱酸化し、表面にシリコン酸化膜から成る絶縁層１１
２を形成する。次いで、絶縁層１１２表面に、ポリシリ
コン薄膜から成るポリシリコン層１１４を堆積させる
(図４(ａ))。
【０００６】このとき、ボンドウェハ１１１とは別に、
シリコン単結晶基板から成るベースウェハ(支持基板)１
３０を用意しておき、表面処理をしてシリコン単結晶を
露出させた後、ボンドウェハ１１１上のシリコン層１１
４と密着させ、熱処理を行うと、ボンドウェハ１１１と
ベースウェハ１３０とがシリコン層１１４を介して接合
される(同図(ｂ))。
シリコン単結晶基板から成るベースウェハ(支持基板)１
３０を用意しておき、表面処理をしてシリコン単結晶を
露出させた後、ボンドウェハ１１１上のシリコン層１１
４と密着させ、熱処理を行うと、ボンドウェハ１１１と
ベースウェハ１３０とがシリコン層１１４を介して接合
される(同図(ｂ))。
【０００７】そして、ボンドウェハ１１１を研削研磨す
ると、ベースウェハ１３０上に所望膜厚の活性層１１５
が形成され、かくて結合ＳＯＩウェハ１０２が完成する
(同図(ｃ))。
ると、ベースウェハ１３０上に所望膜厚の活性層１１５
が形成され、かくて結合ＳＯＩウェハ１０２が完成する
(同図(ｃ))。
【０００８】このような結合ＳＯＩウェハ１０２では、
活性層１１５を厚く形成できるため、高耐圧の電気素子
を容易に形成でき、また、絶縁層１１２を厚く形成でき
ることから、活性層１１５とベースウェハ１３０との短
絡が無い高歩留まりの集積回路素子が得られるようにな
っている。
活性層１１５を厚く形成できるため、高耐圧の電気素子
を容易に形成でき、また、絶縁層１１２を厚く形成でき
ることから、活性層１１５とベースウェハ１３０との短
絡が無い高歩留まりの集積回路素子が得られるようにな
っている。
【０００９】しかしながら従来技術の結合ＳＯＩウェハ
１０２では、活性層１１５中に形成された電気素子のゲ
ート酸化膜が低耐圧であったり、リーク電流が観察され
る場合があり、集積回路素子の特性を悪化させる原因に
なっている。
１０２では、活性層１１５中に形成された電気素子のゲ
ート酸化膜が低耐圧であったり、リーク電流が観察され
る場合があり、集積回路素子の特性を悪化させる原因に
なっている。
【００１０】このような場合、活性層中に存在する微小
量の重金属をゲッタリングすれば解決できることが知ら
れているが、上記ベースウェハ１２０の酸素濃度を上げ
たり、裏面にポリシリコン薄膜を形成する等の多欠陥化
処理を行い、ゲッタリング能力を付与してもゲート酸化
膜の耐圧は向上せず、不良品が発生するため、その解決
が望まれていた。
量の重金属をゲッタリングすれば解決できることが知ら
れているが、上記ベースウェハ１２０の酸素濃度を上げ
たり、裏面にポリシリコン薄膜を形成する等の多欠陥化
処理を行い、ゲッタリング能力を付与してもゲート酸化
膜の耐圧は向上せず、不良品が発生するため、その解決
が望まれていた。
【００１１】
【発明が解決しようとする課題】本発明は上記従来技術
の問題点に鑑みてなされたもので、その目的は、特性の
よい電気素子を形成できる結合ＳＯＩウェハを提供する
ことにある。
の問題点に鑑みてなされたもので、その目的は、特性の
よい電気素子を形成できる結合ＳＯＩウェハを提供する
ことにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、表面に絶縁性薄膜が形成さ
れたボンドウェハが、前記絶縁性薄膜上に形成されたシ
リコン層を介してベースウェハと接合され、前記ボンド
ウェハが研削研磨されて活性層が形成された結合ＳＯＩ
ウェハであって、前記絶縁性薄膜には孔が設けられ、該
孔内は前記シリコン層で充填されたことを特徴とする。
め、請求項１記載の発明は、表面に絶縁性薄膜が形成さ
れたボンドウェハが、前記絶縁性薄膜上に形成されたシ
リコン層を介してベースウェハと接合され、前記ボンド
ウェハが研削研磨されて活性層が形成された結合ＳＯＩ
ウェハであって、前記絶縁性薄膜には孔が設けられ、該
孔内は前記シリコン層で充填されたことを特徴とする。
【００１３】この場合、請求項２記載の発明のように、
前記シリコン層をポリシリコン薄膜で構成することがで
きる。そのポリシリコン薄膜については、請求項３記載
の発明のように、平坦化処理をした後、前記ベースウェ
ハを接合するとよい。
前記シリコン層をポリシリコン薄膜で構成することがで
きる。そのポリシリコン薄膜については、請求項３記載
の発明のように、平坦化処理をした後、前記ベースウェ
ハを接合するとよい。
【００１４】以上説明した請求項１乃至請求項３のいず
れか１項記載の結合ＳＯＩウェハについては、請求項４
記載の発明のように、前記ベースウェハに多欠陥化処理
を施すことが好ましい。
れか１項記載の結合ＳＯＩウェハについては、請求項４
記載の発明のように、前記ベースウェハに多欠陥化処理
を施すことが好ましい。
【００１５】上述した本発明の結合ＳＯＩウェハの構成
によれば、表面に絶縁性薄膜が形成されたボンドウェハ
が、ポリシリコン薄膜等のシリコン層を介してベースウ
ェハと接合されており、ボンドウェハ側を研削研磨し、
残った部分で活性層を構成させている。
によれば、表面に絶縁性薄膜が形成されたボンドウェハ
が、ポリシリコン薄膜等のシリコン層を介してベースウ
ェハと接合されており、ボンドウェハ側を研削研磨し、
残った部分で活性層を構成させている。
【００１６】このような結合ＳＯＩウェハでは、活性層
を絶縁層が露出するまで窓開けし、その内部を絶縁物で
充填すると、ｐｎ接合ではなく、絶縁性物質によって電
気素子間を分離させることができる。
を絶縁層が露出するまで窓開けし、その内部を絶縁物で
充填すると、ｐｎ接合ではなく、絶縁性物質によって電
気素子間を分離させることができる。
【００１７】結合ＳＯＩウェハでは、絶縁層を形成する
際にボンドウェハ(活性層)が無欠陥化するが、従来技術
の結合ＳＯＩウェハでは、その活性層とベースウェハと
が絶縁性薄膜によって完全に分離されてしまうため、活
性層内の重金属原子はベースウェハ側に拡散できず、活
性層内に不活性化していない重金属原子が残ってしまっ
ていた。
際にボンドウェハ(活性層)が無欠陥化するが、従来技術
の結合ＳＯＩウェハでは、その活性層とベースウェハと
が絶縁性薄膜によって完全に分離されてしまうため、活
性層内の重金属原子はベースウェハ側に拡散できず、活
性層内に不活性化していない重金属原子が残ってしまっ
ていた。
【００１８】それに対し、本発明の結合ＳＯＩウェハで
は、絶縁層に孔を設け、その内部をポリシリコン薄膜等
のシリコン層によって充填しており、従って、活性層と
ベースウェハとは、孔内に充填されたシリコン層を介し
て接続されている。この場合活性層内の重金属原子は、
孔内のシリコン層を通ってベースウェハ側に拡散される
ので、活性層が無欠陥化していても、シリコン層やベー
スウェハ内の欠陥に重金属原子をゲッタリングさせるこ
とができるので、活性層内に電気素子を形成しても、重
金属の影響によって特性が悪化することはない。
は、絶縁層に孔を設け、その内部をポリシリコン薄膜等
のシリコン層によって充填しており、従って、活性層と
ベースウェハとは、孔内に充填されたシリコン層を介し
て接続されている。この場合活性層内の重金属原子は、
孔内のシリコン層を通ってベースウェハ側に拡散される
ので、活性層が無欠陥化していても、シリコン層やベー
スウェハ内の欠陥に重金属原子をゲッタリングさせるこ
とができるので、活性層内に電気素子を形成しても、重
金属の影響によって特性が悪化することはない。
【００１９】この場合ベースウェハに多欠陥化処理を施
しておくと、ゲッタリング能力が向上するので、重金属
による影響が一層低減する。
しておくと、ゲッタリング能力が向上するので、重金属
による影響が一層低減する。
【００２０】
【発明の実施の形態】図１(ａ)〜(ｄ)を参照し、本発明
の実施形態における結合ＳＯＩウェハの製造方法を説明
する。符号１１はシリコン単結晶基板から成るボンドウ
ェハであり、熱酸化によって、表面と裏面に膜厚１μｍ
のシリコン熱酸化膜から成る絶縁層１２、１３がそれぞ
れ形成されている(図１(ａ))。
の実施形態における結合ＳＯＩウェハの製造方法を説明
する。符号１１はシリコン単結晶基板から成るボンドウ
ェハであり、熱酸化によって、表面と裏面に膜厚１μｍ
のシリコン熱酸化膜から成る絶縁層１２、１３がそれぞ
れ形成されている(図１(ａ))。
【００２１】表面の絶縁層１２上にパターニングしたレ
ジスト膜を形成し、エッチング処理によって絶縁層１２
を窓開けし、一辺が約４ｍｍ〜５ｍｍの正方形形状の孔
２０を形成する。その孔２０は、中央に一個、周辺に四
個形成した。
ジスト膜を形成し、エッチング処理によって絶縁層１２
を窓開けし、一辺が約４ｍｍ〜５ｍｍの正方形形状の孔
２０を形成する。その孔２０は、中央に一個、周辺に四
個形成した。
【００２２】エッチング処理を行った際に、裏面の絶縁
層１３は全部除去されており、レジストを剥離した後
(図１(ｂ))、表面に膜厚３μｍのポリシリコン薄膜を形
成し、そのポリシリコン薄膜によってシリコン層１４を
構成させると、孔２０内はシリコン層１４で充填される
(図１(ｃ))。
層１３は全部除去されており、レジストを剥離した後
(図１(ｂ))、表面に膜厚３μｍのポリシリコン薄膜を形
成し、そのポリシリコン薄膜によってシリコン層１４を
構成させると、孔２０内はシリコン層１４で充填される
(図１(ｃ))。
【００２３】但し、絶縁性薄膜１２には孔２０が形成さ
れているため、段差が生じており、その表面に形成され
たシリコン層１４には、孔２０上で凹部２１が生じてい
る。そのため、シリコン層１４表面を平坦化する為に、
ポリッシュ処理を行って凹部２１を除去しておく。
れているため、段差が生じており、その表面に形成され
たシリコン層１４には、孔２０上で凹部２１が生じてい
る。そのため、シリコン層１４表面を平坦化する為に、
ポリッシュ処理を行って凹部２１を除去しておく。
【００２４】ボンドウェハ１１とは別に、シリコン単結
晶基板から成るベースウェハ３０を用意し、その表面に
研磨等の表面処理を施し、シリコン単結晶面を露出さ
せ、平坦化したシリコン層１４に密着させた。その状態
で、１２００℃、１時間の熱処理を行うと、ボンドウェ
ハ１１とベースウェハ３０とが、シリコン層１４を介し
て接着された(図１(ｄ))。
晶基板から成るベースウェハ３０を用意し、その表面に
研磨等の表面処理を施し、シリコン単結晶面を露出さ
せ、平坦化したシリコン層１４に密着させた。その状態
で、１２００℃、１時間の熱処理を行うと、ボンドウェ
ハ１１とベースウェハ３０とが、シリコン層１４を介し
て接着された(図１(ｄ))。
【００２５】最後に、ボンドウェハ１１を所望量だけ研
削研磨し、ボンドウェハ１１の残った部分で活性層１５
を構成させると、図２の符号２に示した結合ＳＯＩウェ
ハが完成する。
削研磨し、ボンドウェハ１１の残った部分で活性層１５
を構成させると、図２の符号２に示した結合ＳＯＩウェ
ハが完成する。
【００２６】この結合ＳＯＩウェハ２では、ベースウェ
ハ３０上に、絶縁性薄膜１２と、シリコン層１４と、活
性層１５とがこの順で位置しており、絶縁層１２に形成
された孔２０内にはシリコン層１４が充填されている。
従って、活性層１５とベースウェハ３０とは、孔２０内
に充填されたシリコン層１４を介して、互いに接続され
ていることになる。
ハ３０上に、絶縁性薄膜１２と、シリコン層１４と、活
性層１５とがこの順で位置しており、絶縁層１２に形成
された孔２０内にはシリコン層１４が充填されている。
従って、活性層１５とベースウェハ３０とは、孔２０内
に充填されたシリコン層１４を介して、互いに接続され
ていることになる。
【００２７】活性層１５は、絶縁層１２を形成する際に
無欠陥化されており、鉄原子等の重金属をゲッタリング
する能力が失われているが、この結合ＳＯＩウェハ２で
は、図３に示すように、活性層１５内の重金属２３は、
孔２０内のシリコン層１４を通って、絶縁層１２とベー
スウェハ３０に挟まれたシリコン層１４に拡散したり、
シリコン層１４を通り抜けて、ベースウェハ３０内に拡
散する。
無欠陥化されており、鉄原子等の重金属をゲッタリング
する能力が失われているが、この結合ＳＯＩウェハ２で
は、図３に示すように、活性層１５内の重金属２３は、
孔２０内のシリコン層１４を通って、絶縁層１２とベー
スウェハ３０に挟まれたシリコン層１４に拡散したり、
シリコン層１４を通り抜けて、ベースウェハ３０内に拡
散する。
【００２８】シリコン層１４はポリシリコン薄膜で構成
されているため、欠陥が多く、また、ベースウェハ３０
は、高濃度酸素の存在によって内部が多欠陥化されてい
る。従って、活性層が無欠陥であっても、重金属はベー
スウェハ３０側の欠陥３１でゲッタリングされ、不活性
化される。
されているため、欠陥が多く、また、ベースウェハ３０
は、高濃度酸素の存在によって内部が多欠陥化されてい
る。従って、活性層が無欠陥であっても、重金属はベー
スウェハ３０側の欠陥３１でゲッタリングされ、不活性
化される。
【００２９】上記活性層１５を酸化してゲート酸化膜を
形成し、耐圧を測定したところ、６〜７ＭＶ／ｃｍ程度
あり、理論値の１０ＭＶ／ｃｍに近い値が得られた。
形成し、耐圧を測定したところ、６〜７ＭＶ／ｃｍ程度
あり、理論値の１０ＭＶ／ｃｍに近い値が得られた。
【００３０】なお、上記ベースウェハ３０は、高酸素濃
度にすることで多欠陥化処理を行ったが、ベースウェハ
３０の裏面にシリコン層を形成し、機械的ストレスによ
って多欠陥化してもよい。また、ベースウェハ３０の裏
面側を粗面処理し、多欠陥化してもよい。
度にすることで多欠陥化処理を行ったが、ベースウェハ
３０の裏面にシリコン層を形成し、機械的ストレスによ
って多欠陥化してもよい。また、ベースウェハ３０の裏
面側を粗面処理し、多欠陥化してもよい。
【００３１】上記孔２０が形成された部分では、ベース
ウェハ３０と活性層１５とが電気的に接続されてしまう
ため、その部分には集積回路素子を形成できないが、結
合ＳＯＩウェハ２の周辺の無効領域に孔２０を形成すれ
ば経済的である。その孔２０の数は１個でも複数でもよ
く、また形状も正方形に限定されるものではない。
ウェハ３０と活性層１５とが電気的に接続されてしまう
ため、その部分には集積回路素子を形成できないが、結
合ＳＯＩウェハ２の周辺の無効領域に孔２０を形成すれ
ば経済的である。その孔２０の数は１個でも複数でもよ
く、また形状も正方形に限定されるものではない。
【００３２】
【発明の効果】活性層内の重金属がベースウェハ側でゲ
ッタリングされるので、リーク電流が減少し、集積回路
素子の歩留まりが向上する。
ッタリングされるので、リーク電流が減少し、集積回路
素子の歩留まりが向上する。
【図１】(ａ)〜(ｄ)：本発明の結合ＳＯＩウェハの製造
工程を説明するための図
工程を説明するための図
【図２】本発明の結合ＳＯＩウェハの一例を示す図
【図３】重金属のゲッタリングを説明するための図
【図４】(ａ)〜(ｃ)：従来技術の結合ＳＯＩウェハを説
明するための図
明するための図
２……結合ＳＯＩウェハ １１……ボンドウェハ
１４……シリコン層(ポリシリコン薄膜) １５……活
性層 ３０……ベースウェハ
１４……シリコン層(ポリシリコン薄膜) １５……活
性層 ３０……ベースウェハ
Claims (4)
- 【請求項１】表面に絶縁性薄膜が形成されたボンドウェ
ハが、前記絶縁性薄膜上に形成されたシリコン層を介し
てベースウェハと接合され、前記ボンドウェハが研削研
磨されて活性層が形成された結合ＳＯＩウェハであっ
て、 前記絶縁性薄膜には孔が設けられ、該孔内は前記シリコ
ン層で充填されたことを特徴とする結合ＳＯＩウェハ。 - 【請求項２】前記シリコン層はポリシリコン薄膜で構成
されたことを特徴とする請求項１記載の結合ＳＯＩウェ
ハ。 - 【請求項３】前記ポリシリコン薄膜は平坦化処理がされ
た後、前記ベースウェハが接合されたことを特徴とする
請求項２記載の結合ＳＯＩウェハ。 - 【請求項４】前記ベースウェハには多欠陥化処理が施さ
れたことを特徴とする請求項１乃至請求項３のいずれか
１項記載の結合ＳＯＩウェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19505497A JPH1126735A (ja) | 1997-07-04 | 1997-07-04 | 結合ｓｏｉウェハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19505497A JPH1126735A (ja) | 1997-07-04 | 1997-07-04 | 結合ｓｏｉウェハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126735A true JPH1126735A (ja) | 1999-01-29 |
Family
ID=16334795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19505497A Pending JPH1126735A (ja) | 1997-07-04 | 1997-07-04 | 結合ｓｏｉウェハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126735A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000010195A3 (en) * | 1998-08-10 | 2000-05-18 | Memc Electronic Materials | Preparation of metal-precipitates permeable insulator for soi substrate |
| JP2010062414A (ja) * | 2008-09-05 | 2010-03-18 | Sumco Corp | 裏面照射型固体撮像素子用ウェーハの製造方法 |
| US8293613B2 (en) | 2007-03-12 | 2012-10-23 | Samsung Electronics Co., Ltd. | Gettering structures and methods and their application |
-
1997
- 1997-07-04 JP JP19505497A patent/JPH1126735A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000010195A3 (en) * | 1998-08-10 | 2000-05-18 | Memc Electronic Materials | Preparation of metal-precipitates permeable insulator for soi substrate |
| US8293613B2 (en) | 2007-03-12 | 2012-10-23 | Samsung Electronics Co., Ltd. | Gettering structures and methods and their application |
| JP2010062414A (ja) * | 2008-09-05 | 2010-03-18 | Sumco Corp | 裏面照射型固体撮像素子用ウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298449A (en) | Semiconductor substrate having a silicon-on-insulator structure and method of fabricating the same | |
| JPH02168646A (ja) | 半導体装置およびその製造方法 | |
| JPH1070281A (ja) | 半導体装置およびその製造方法 | |
| JPH077144A (ja) | Ｓｏｉトランジスタおよびそれを形成する方法 | |
| JPH0439232B2 (ja) | ||
| JPH1032209A (ja) | Ｓｏｉウエハおよびその製造方法ならびにそのｓｏｉウエハを用いた半導体集積回路装置 | |
| JPH11297703A (ja) | 半導体装置の製造方法 | |
| JPH1126735A (ja) | 結合ｓｏｉウェハ | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02148821A (ja) | 接着半導体基板 | |
| JP2000124091A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| JP2798276B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH09306920A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2597750B2 (ja) | 半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP2001144273A (ja) | 半導体装置の製造方法 | |
| JP2674533B2 (ja) | Ｓｏｉ基板及びこれを用いた半導体装置とその製造方法 | |
| JPH065795B2 (ja) | 半導体装置 | |
| JPH11204541A (ja) | 貼り合わせ基板の製造方法及び半導体装置の製造方法 | |
| JPS6120141B2 (ja) | ||
| JPH0974202A (ja) | 半導体装置及びその製造方法 | |
| JPH05129424A (ja) | 半導体装置とその製造方法 | |
| JPH10321549A (ja) | 半導体基板の製造方法 | |
| JP2768914B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060322 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060518 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060518 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060905 |