JPH02148821A - 接着半導体基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、複数の半導体基板（ウェハ）が接着されてな
る接着半導体基板（接着ウェハ）に係り、例えばパワー
半導体装置に使用されるものである。

（従来の技術） 従来の接着ウェハは、第８図に示すように、第１の基板
８１および第２の基板８２が厚さが１〜２μｍの酸化膜
８３を介して接着された後、第１の基板８１が２０μｍ
程度の厚さにラッピングされており、この第１の基板８
１中に半導体素子が形成される。

このように酸化膜８３を介して接着された二枚の基板が
電気的に絶縁されている接着ウェハは、その使用範囲が
限定されており、しかも、第１の基板８１中に半導体素
子が形成された場合、もう一方の第２の基板８２は台座
の役割しか果たせず、基板が効率的に使用されていると
はいえない。

また、例えば第９図に示すように、第１の基板８１中に
パワーＭＯ８（絶縁ゲート型）トランジスタが形成され
た半導体集積回路の場合、二枚の基板は電気的に絶縁さ
れているので、裏面（第２の基板８２の表面）にコンタ
クトがとれない。このため、パワーＭＯＳトランジスタ
のドレイン端子を第１の基板８１の表面に形成しなけれ
ばならず、このドレイン端子の面積を大きくとることが
不可能であり、パワーＭＯＳトランジスタの大電流化へ
の対応が難しい。

なお、第９図中の第１の基板８１において、９４はトレ
ンチ埋込み層、９５は反導電性半導体層、９６は導電性
半導体層、９７は絶縁層、９８はゲート酸化膜、９９は
低比抵抗層からなる導電配線路、１００は層間絶縁膜、
１０１は電極である。

（発明が解決しようとする課題） 本発明は、上記したように従来の接着半導体基板は、基
板相互が酸化膜を介して接着されているので、基板が効
率的に使用されておらず、その使用範囲が限定されてい
るという問題点を解決すべくなされたもので、基板を効
率的に使用でき、パワー素子が形成される場合の大電流
化への対応が容易になり、その使用範囲が拡大する接着
半導体基板を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は、複数の半導体基板が接着されてなる接着半導
体基板において、基板の接着部の少なくとも一部に合金
層を有することを特徴とする。

（作用） 基板の接着部の少なくとも一部の合金層を介して二枚の
基板を電気的に導通させるように形成すると、第１の基
板中に例えばトレンチ構造の絶縁分離を用いてパワーＭ
ＯＳ）ランジスタを形成した場合、もう一方の第２の基
板（裏面）にパワーＭＯＳトランジスタのドレイン端子
を形成してコンタクトをとることが可能となる。従って
、基板を効率的に使用することが可能になり、上記ドレ
イン端子の面積を大きくとることが可能になり、パワー
ＭＯ３）ランジスタの大電流化への対応が容易になり、
その使用範囲が拡大する。また、二枚の基板の接着部と
少なくとも一方の基板との間に絶縁膜もしくは半導電膜
もしくは導電膜を挟むように形成することも可能であり
、これにより接着半導体基板の使用範囲が一層拡大する
。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図に示す接着ウェハは、第１の基板１および第２の
基板２が厚さが１μｍ程度のシリサイド３を介して接着
された後、第１の基板１が２０μｍ程度の厚さにラッピ
ングされており、この第１の基板１中に半導体素子が形
成される。

次に、この接着ウェハの製造工程を、第２図を参照しな
がら概略的に説明する。先ず、（１００）面を有するｎ
十型の第１のシリコン基板１の片面に１μｍの酸化膜を
形成し、その上にチタンＴｉ膜３を５０００ｓ＝程度蒸
着する。次いで、この第１のシリコン基板１のＴｉ膜形
成面と第２のシリコン基板２０片面とを貼合わせ、例え
ばＮ２：０２が１０：１の割合の混合ガス中で１１００
　’Ｃで２時間の熱工程を行い、Ｔｉ膜３をシリサイド
化して二枚の基板１．２を接着する。この後、第１の基
板１のラッピングを行って２０μｍ程度の厚さになるま
で削り、さらにボリシングを行い、洗浄する。

第１図の接着ウェハによれば、二枚の基板がシリサイド
を介して電気的に導通されているので、第１の基板１中
に半導体素子を形成すると共に第２の基板２に例えばコ
ンタクト部を形成することが可能となる。従って、基板
を効率的に使用することが可能になり、接着ウェハの使
用範囲が拡大する。

上記実施例では、二枚の基板の接着面の全面がシリサイ
ドを介して接着されているが、本発明の接着ウェハは上
記実施例に限らず、基板の接着部の少なくとも一部に合
金層を有すればよい。

第３図は本発明の他の実施例に係る接着ウェハを示して
おり、第１の基板１および第２の基板２の接着面の一部
がシリサイド１２、残りの部分が酸化膜１３を介して接
着された後、第１の基板１が２０Ｉｉｍ程度の厚さにラ
ッピングされており、この第１の基板１中に半導体素子
が形成される。

次に、この接着ウェハの製造工程を、第４図を参照しな
がら概略的に説明する。先ず、（１００）面を存するｎ
十型の第２のシリコン基板２の片面にＴｉ膜を３０００
≦程度形成し、フォトエツチング工程（ＰＥＰ）により
Ｔｉ膜を選択的にエツチングする。この後、９００〜１
０００℃で水蒸気雰囲気中で４０分間の酸化（スチーム
酸化）を行い、選択的に酸化膜１３を形成する。この時
、Ｔｉ膜はＴｉＳｉ２１２になる。

次いで、この第２のシリコン基板２の裏面に合わせマー
クを残すために、両面アライナを用いてフォトエツチン
グ工程により５ｉ０２膜を選択的にエツチングする。こ
れによって裏面に生じたエツチング跡が合わせマーク１
４として使用される。

この後、この第２のシリコン基板２の酸化膜・ＴｉＳｉ
２形成面と第１のシリコン基板１の片面とを貼合わせ、
例えばＮ２：０２が１０：１の割合の混合ガス中で１１
００℃で２時間の熱工程を行って上記二枚の基板を接着
する。この後、第１の基板１のラッピングを行って２０
μｍ程度の厚さになるまで削り、さらにポリシングを行
い、洗浄する。

第３図の接着ウェハによれば、二枚の基板が部分的にシ
リサイドを介して電気的に導通しているので、例えば第
５図に示すように、第１の基板１中にトレンチ構造の絶
縁分離（トレンチアイツレジョン）を用いて例えばパワ
ーＭ　ＯＳ　）ランジスタが形成された場合、もう一方
の第２の基板（裏面）２にパワーＭＯＳトランジスタの
ドレイン端子１５を形成してコンタクトをとることが可
能となる。従って、基板を効率的に使用することが可能
になり、ドレイン端子１５の面積を大きくとることが可
能になり、パワーＭＯＳトランジスタの大電流化への対
応が容易になる。

なお、第５図中の第１の基板１において、４はトレンチ
埋め込み層、５は反導電性半導体層、６は導電性半導体
層、７は絶縁層、８はゲート酸化膜、９は低比抵抗層か
らなる導電配線路、１０は層間絶縁膜、１１は電極であ
る。

なお、上記したように二枚の基板が電気的に導通するよ
うに接着するためには、一方の基板の片面の全面あるい
は一部に、他方の半導体基板面とで合金を作ることが可
能なＴ　ｉＳＴ　ａ　％　Ｍ　ｏ　ＳＷ　ｓＮｉ、Ｖ等
の金属（合金を含む）もしくはこれらのシリサイドを使
用することができる。

また、上記各実施例では、一方の基板の片面に直接に金
属（合金を含む）もしくはそのシリサイドを形成した後
に他方の半導体基板面に接着して接着ウェハを形成した
が、第６図に示すように、一方の基板１の片面に絶縁膜
１６もしくは半導電膜（アモルファスシリコン等）１６
もしくは導電膜１６を介して金属膜１７を形成した後に
他方の半導体基板２の片面と貼合わせて熱工程を行うこ
とによって接着し、接着部に合金層を有する接着ウェハ
を形成することが可能である。この場合、金属膜１７と
して、前記したようなＴｉ５Ｔａ。

Ｍｏ、ＷＳＮｉ％Ｖ等の金属（合金を含む）もしくはこ
れらのシリサイドを使用することができる。

また、上記各実施例では、二枚の基板は、一方の基板に
のみ例えばシリサイドを形成した後に他方の半導体基板
面に接着して接着ウニ／％を形成したが、第７図に示す
ように、一方の基板１の片面に絶縁膜１６もしくは半導
電膜１６もしくは導電膜１６を介して例えばＴｉ５ｉ１
８を形成し、同様に、他方の基板２の片面に絶縁膜１６
もしくは半導電膜１６もしくは導電膜１６を介して例え
ばＴｉＳｉ２１９を形成した後に、これらのシリサイド
面同士を貼り合わせて熱工程を行うことによって接着し
、接着部に合金層を有する接着ウェハを形成することが
可能である。この場合、シリサイド面同士を接着して二
枚の基板の接着面に合金を作ることが可能なシリサイド
としては、ＴｉＳｉ２、ＴｉＳｉ、ＴａＳｉ２等がある
。

第６図あるいは第７図に示す接着ウェハは、例えば絶縁
膜１６として５ｉ０２膜を用いた場合、基板間の高耐圧
化、リーク電流の低減化、素子間容量の低減化が可能に
なる等の利点があり、従来の接着ウェハに比べて、その
使用範囲が拡大する。

［発明の効果］ 上述したように本発明によれば、基板を効率的に使用で
き、パワー素子が形成される場合の大電流化への対応が
容易になり、その使用範囲が拡大する接着半導体基板を
実現できる。

【図面の簡単な説明】

第１図は本発明の接着半導体基板の一実施例を示す断面
図、第２図は第１図の接着半導体基板の製造工程を概略
的に示す流れ図、第３図は本発明の接着半導体基板の他
の実施例を示す断面図、第４図は第３図の接着半導体基
板の製造工程を概略的に示す流れ図、第５図は第３図の
接着半導体基板の応用例を示す断面図、第６図は本発明
の接着半導体基板のさらに他の実施例およびその製造工
程を示す断面図、第７図は本発明の接着半導体基板のさ
らに他の実施例およびその製造工程を示す断面図、第８
図は従来の接着半導体基板を示す断面図、第９図は第８
図の接着半導体基板の応用例を示す断面図である。 １・・・第１の基板、２・・・第２の基板、３・・・シ
リサイド、４・・・トレンチ埋込み層、５・・・反導電
性半導体層、６・・・導電性半導体層、７・・・絶縁層
、８・・・ゲート酸化膜、９・・・導電配線路、１０・
・・層間絶縁膜、１１・・・電極、１２・・・ＴｉＳｉ
２１３・・・酸化膜、１４・・・合わせマーク、１５・
・・ドレイン端子、１６・・・絶縁膜もしくは半導電膜
もしくは導電膜、１７・・・金属膜、１８・・・Ｔｉ５
ｉｓ１９・・・ＴｉＳｉ２゜ 出願人代理人　弁理士　鈴江武彦 第 図 第 図 第５図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. 複数の半導体基板が接着されてなる接着半導体基板にお
   いて、基板の接着部の少なくとも一部に合金層を有する
   ことを特徴とする接着半導体基板。