JPS62200747A

JPS62200747A - 半導体装置の製造方法

Info

Publication number: JPS62200747A
Application number: JP4330486A
Authority: JP
Inventors: Tetsuro Matsuda; 哲朗松田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-02-28
Filing date: 1986-02-28
Publication date: 1987-09-04
Anticipated expiration: 2010-11-29
Also published as: JPH07111969B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、半導体装置の製造方法に係り、特に、配線層
の形成方法に関する。

（従来の技術）近年、半導体集積回路においては、高集積化への傾向は
高まる一方であり、素子の微細化、高集積化に伴い、配
線は細くかつ薄くなり、配線長は長くなる傾向にある。

一方、ｐｎ接合の深さについても浅（形成され、また、
ゲート電極やソース拡散層、ドレイン拡散層等と金属配
線層との間で電気的接続を行なうためのコンタクト面積
も縮小化の傾向にあり、配線抵抗は高くなる一方である
。このような配線抵抗の増加は集積回路の高速化への大
きな障害となっている。

そこで、最近、低抵抗の高融点金属膜あるいはその硅化
物を化学的気相成長法（ＣＶＤ法）によってゲート電極
上やソース・ドレイン拡散層上に選択的に形成し、配線
抵抗を下げる方法あるいは高融点金属あるいはその硅化
物そのものを配線層として用いる方法等が試みられてい
る。

特に、タングステン（Ｗ）、モリブデン（ＭＯ）等は低
抵抗であり、電極・配線として有望視されている。

ところが、これらの高融点金属膜は、基板上の単結晶シ
リコンや多結晶シリコン等と接触した状態で形成されて
いると、高温下で反応し、高融点金属膜の硅化物が生成
される。

例えば、第４図（ａ）に示す如く、シリコン基板４０１
上に、スパッタリング法によって膜厚３０００人のタン
グステン膜を形成した場合、この後８００℃以上で３時
間以上熱処理するとシリコン基板４０１とタングステン
膜４０２が反応して第４図（ｂ）に示す如く二硅化タン
グステン（ＷＳｉ２）膜４０３を形成する。

このとき、純タングステンの抵抗が約５〜１゜８０ｃｍ
であるのに対し、二硅化タングステンの抵抗は約７０μ
Ωｃｍである。このように硅化物は純金属時に比べ抵抗
値が約１０倍となっており、配線や電極の抵抗が増大し
、各素子の動作速度が低下する等の問題があった。

また、硅化物を形成する際に、２０〜３０％の体積の収
縮が起り、膜応力が発生して、下層の素子にｉＭ　（Ｈ
を与えたり、膜のはがれが生じたりする原因となってお
り、ひいては集積回路の信頼性低下の大きな原因となっ
ていた。

（発明が解決しようとする問題点）このように、配線部等においてシリコンと高融点金属膜
が接する状態では、高温下で高融点金属が硅化し、配線
抵抗の増大、および膜応力の発生による膜のはがれ等を
生じるという問題があった。

本発明は、上記問題点を解決すべくなされたもので、シ
リコンを含む基板上に形成された高融点金属膜を含む配
線層が、高温工程においても硅化されることなく、低抵
抗のコンタクト層を構成するようにすることを目的とす
る。

［発明の構成］（問題点を解決するための手段）そこで、本発明では、シリコン層（又はシリコン基板）
上に高融点金属膜を形成するに際し、該高融点金属膜の
層の少なくとも１部を高融点金属の窒化物で構成するよ
うにしている。

すなわち、高融点金属膜のうち下層、中間層、上層の少
なくともいずれか１層を高融点金属の窒化物とするもの
である。

（作用）このようにして形成される高融点金属膜では、高温工程
を経ても、窒化物は硅化されないため、低抵抗を維持し
、良好なコンタクト性を保つことができる。

（実施例）以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。

実施例１第１図（ａ）乃至（ｄ）は、所定の素子領域（図示せず
）の形成されたシリコン基板１０１上への配線層の形成
工程を示す図である。

まず、第１図（ａ）に示す如く、シリコン基板１０１上
に、スパッター法により、膜厚１０００人の窒化タング
ステン（ＷＮ）膜１０２を形成する。スパッタリングに
際しては、ターゲットとしてタングステンを使用し、窒
素雰囲気中で行なう。

次いで、第１図（ｂ）に示す如く、スパッター法により
、膜厚３０００人のタングステン膜１０３を形成する。

このようにして、窒化タングステン膜１０２およびタン
グステン膜１０３からなる配線層の形成された半導体装
置に対し、アルゴン雰囲気中で、９５０℃、３００分の
熱処理を施したところ、硅化タングステンの形成はみら
れず、表面抵抗は０．５Ω／口となっており、硅化タン
グステンの形成された場合の約１０分の１に保持されて
いる。

また、更に、第１図（ｃ）に示す如く８００℃のアンモ
ニア雰囲気中で６０分間の熱処理を行ない、前記タング
ステン膜１０３の表面に、窒化タングステン膜１０４を
形成する。

続いて、この上層に第１図（ｄ）に示す如く、ＣＶＤ法
により、膜厚約５０００人の多結晶シリコン膜１０５を
形成する。

このようにして各層の形成された半導体装置に対し、１
０００℃の酸素雰囲気中で６０分間の熱処理を行なった
が、窒化タングステン膜１０４と多結晶シリコン膜１０
５との界面に硅化物の形成はみられず、多結晶シリコン
膜１０５とシリコン基板１０１との電気的導通が確認さ
れた。

このように、この本発明の第１の実施例の方法によれば
、１０００℃の高温工程を経た後にも、シリコン基板お
よび多結晶シリコン膜と良好な電気的接触性を保ちつつ
、低抵抗のタングステン膜を維持することができる。

実施例２次に、ＬＤＤ（Ｌｉｇｈｔｌｙ　　ＤｏｐｅｄＤｒａｉ
ｎ　　ａｎｄ　　５ｏｕｒｃｅ）構造のＭＯＳＦＥＴへ
のコンタクト層および配線層の形成方法について説明す
る。

まず、第２図（ａ）に示す如く、（１００）方位単結晶
シリコンからなる比抵抗８Ωｃｍのｐ型シリコン基板２
０１に素子分離用のフィールド酸化膜（絶縁膜）２０２
を形成し素子形成領域を形成した後、この領域内形成し
た薄いゲート酸化膜２０３上に、高濃度にリンドープさ
れた多結晶シリコン層からなるゲート電極２０４を形成
する。

そして、このゲート電極２０４およびフィールド酸化膜
２０２をマスクとして、イオン注入法により加速電圧４
０ｋｅＶ、注入Ｈ（Ｉ　Ｘ　１０　”　／　ｃｊで、リ
ン（Ｐ＋）イオンを注入し、ソース・ドレイン領域に浅
いｎ−拡散層２０５ａ、２０５ｂを形成する。

この後、第２図（ｂ）に示す如く、７５０°Ｃに加熱し
水素燃焼酸化を行ない、ゲート電極２０４および、ソー
ス・ドレイン領域の浅い拡散層の表面に酸化膜（絶縁膜
）２０６を形成する。ここでは、７５０℃の低温で水素
燃焼酸化を行なうことにより、酸化速度の不純物濃度依
存性を高めることができ、ゲート電極上にはソース・ド
レイン領域上に比べて厚い酸化膜が形成される。（酸化
膜の膜厚は、ゲート電極上で６００人、ソース・ドレイ
ン領域上で１００人であった。）続いて、第２図（ｃ）に示す如く、この表面を、フレオ
ン系ガスを用いた反応性イオンエツチング、または、弗
酸の希釈液を用いたウェットエツチングにより、ソース
・ドレイン領域が露呈するまで酸化膜２０６をエツチン
グし、この後、イオン注入法により、加速電圧５０ｋｅ
Ｖ、注入量１×１０１６／ｃｄで砒素（Ａｓ”）イオン
を注入し、ソース・ドレイン領域に深いｎ十拡散層２０
７　ａ。

２０°７ｂを形成する。

このようにして形成された素子領域上に、コンタクトを
形成する。

まず、ゲート電極」二の酸化膜を除去した後、第２図（
ｄ）に示す如く選択ＣＶＤ法により、該ソース・ドレイ
ン領域の深いｎ十拡散層２０７　ａ。

２０７ｂ上およびゲート電極２０４上に各々膜厚５００
人の第１のタングステン膜２０８を形成する。

続いて、５５０℃のアンモニアガス雰囲気中で該第１の
タングステン膜２０ｇの表面を窒化し、窒化タングステ
ン膜２０９を膜厚３００人程度形成する。（第２図（ｅ
））更に、第２図（ｆ）に示す如く、再び選択ＣＶＤ法によ
り、該窒化タングステン膜２ｏ９」二に膜厚１０００人
の第２のタングステン膜２１０を形成する。

このようにして、ソース・ドレイン領域およびゲート電
極上に低抵抗のコンタクト層が形成され、この後、通常
のＭＯＳＦＥＴの製造工程すなわち、酸化シリコン膜の
堆積、ＰＳＧ膜あるいはＢＰＳＧ膜の堆積、平坦化のた
めにＰＳＧあるいはＢＰＳＧを融触する高温（９５０℃
）工程を経ても、ソース・ドレイン領域およびゲート電
極に直接接触している第１のタングステン２０８は第２
図（ｇ）に示す如く硅化タングステン膜２０８′となる
が窒化タングステン膜上の第２のタングステン膜２１０
はほとんど硅化されない。

従って、ゲート電極およびソース・ドレイン領域へのコ
ンタクト抵抗は、窒化タングステン膜を介在させなかっ
た従来例のＭＯＳＦＥＴに比べて、１０分の１乃至５０
分の１となり、ＭＯＳＦＥＴの動作速度は飛躍的に向上
する。

また、ゲート電極へのコンタクト抵抗の低減は集積回路
の回路設計上の制約を緩和し得ると共に、集積回路の微
細化が可能となる。

更には、従来の如く、ゲート電極およびソース・ドレイ
ン領域上にタングステン膜を形成しただけの場合（第２
図（ｄ）に相当する）その後の高温工程を経るとタング
ステン膜は硅化されてしまうため、低抵抗を維持するに
は、高温工程を通すことはできない。従って、ＰＳＧあ
るいはＢＰＳＧの溶融等が不可能となり、表面の平坦化
が困難となるため、上層に形成される配線パターンの信
頼性が著しく低下してしまう。これに対して、本発明の
方法では上述したように、高温工程を経ても低抵抗が維
持できるため、信頼性の高い上層配線パターンの形成が
可能となる。

実施例３また、コンタクト抵抗を低減できることにより実施例２
の変形例として、第２図（ａ）乃至（ｃ）に示した素子
領域の形成までは同様にしてＭＯＳＦＥＴを形成した後
１．第３図（ａ）に示す如く、配線層としての第１のタ
ングステン膜、窒化タングステン膜、第２のタングステ
ン膜の形成に先立ち、ＣＶＤ法により膜厚５０００人の
酸化シリコン膜３０１を堆積し、この後、フォトリソエ
ツチング法によりソース・ドレイン領域およびゲート電
極上にコンタクト孔りを穿孔する。すなわち、コンタク
ト孔の穿孔後実施例２と同様に、スパッター法により順
次、第１のタングステン膜３０２、窒化タングステン膜
３ｏ３、第２のタングステン膜３０４を形成し、バター
ニングして配線層を形成する。

このような構造においても、８００　’Ｃ以上の高温工
程を経ても、第３図（ｂ）に示す如く、配線層のうち第
１のタングステン膜が硅化タングステン膜３０２′と化
すのみで、第２のタングステン膜はほとんど硅化されな
い。従って、配線層上の層間絶縁膜（図示せず）として
のＰＳＧ、ＢＰＳＧ等の平坦化工程を経ても、低抵抗を
維持でき、更には上層の配線の信頼性も大幅に向上する
。

なお、実施例２および実施例３では、第１のタングステ
ン膜、窒化タングステン膜、第２のタングステン膜とい
うふうに３層構造としたが、第１のタングステン膜を省
略して直接窒化タングステン膜を形成してもよく、この
ようにすれば、硅化タングステン膜の生成はほぼ皆無と
なる。ただし実際はシリコン表面には、わずかに自然酸
化膜が生成されているため、第１のタングステン膜の存
在により界面の硅化によって、自然酸化膜が消滅するこ
とになり、コンタクト抵抗は低減される。

また、タングステン膜、窒化タングステン膜の順に積層
される２層構造としてもよい。更にはこの上層に金属等
の他の配線金属を積層せしめる場合にも釘効であること
はいうまでもない。

また、実施例では、高融点金属としてタングステンを用
いたが、タングステンに限定されることなく、モリブデ
ン（Ｍｏ）、チタン（Ｔｉ）等他の高融点金属を用いて
もよいことはいうまでもない。

加えて、窒化タングステン膜の形成に際しては、スパッ
ター法を用いる場合■ターゲットとして窒化タングステ
ンを使用する方法、■ターゲットとしてはタングステン
を使用し、窒素又はアンモニア雰囲気中でスパッタリン
グする方法■スパッタ法によりタングステン膜を形成し
た後、これを窒化する方法等が適用可能であり、又、Ｃ
ＶＤ法によっても■タングステン膜の成膜後、これを窒
化する方法と■窒化タングステン膜を成膜する方法との
いずれも、適用可能である。

［発明の効果］以上説明したように、本発明の方法によれば、半導体領
域等に対し、少なくとも高融点金属を含むコンタクト層
ないし配線層を形成するに際し、該高融点金属膜の１部
の層が高融点金属の窒化物で構成されるようにしている
ため、後続工程が高温工程を含む場合にも、安定かつ低
抵抗のコンタクト性および配線特性を維持することが可
能となる。

【図面の簡単な説明】

第１図（ａ）乃至（ｄ）は、本発明の第１の実施例の配
線層の形成工程を示す図、第２図（ａ）乃至（ｇ）は、
本発明の第２の実施例の配線層の形成工程を示す図、第
３図（ａ）および（ｂ）は、本発明の第３の実施例の配
線層の形成工程を示す図、第４図（ａ）乃至（ｂ）は従
来例の配線層の形成工程を示す図である。１０１・・・シリコン基板、１０２・・・窒化タングス
テン膜、１０３・・・タングステン膜、１０４・・・窒
化タングステン膜、１０５・・・多結晶シリコン膜、２
０１・・・シリコン基板、２０２・・・フィールド酸化
膜、２０３・・・ゲート酸化膜、２０４・・・ゲート電
極、２０５ａ、２０５ｂ−・・浅いｎ−拡散層、２０６
−・・酸化膜、２０１ａ、２０７ｂ−・・深いｎ十拡散
層（ソース・ドレイン領域）　、２０８・・・第１のタ
ングステン膜、２０９・・・窒化タングステン膜、２１
０・・・第２のタングステン膜、２０８′・・・硅化タ
ングステン、３０１・・・酸化シリコン膜、３０２・・
・第１のタングステン膜、３０３・・・窒化タングステ
ン膜、３０４・・・第２のタングステン膜、３０４′・
・・硅化タングステン、ｈ・・・コンタクト孔、４０１
・・・シリコン基板、４０２・・・タングステン膜、４
０３・・・硅化タングステン膜。第２図（（１）第２図（ｂ）第２図（Ｃ）第３図（Ｑ）第３図（ｂ）の

Claims

【特許請求の範囲】

（１）基板の一主面上に高融点金属膜を含む半導体装置
の製造方法において、高融点金属膜の形成工程が、高融点金属膜の層の少なく
とも１部を窒化物とするような工程であることを特徴と
する半導体装置の製造方法。
（２）前記高融点金属膜の形成工程が、高融点金属膜を成膜する第１の成膜工程と、該高融点金
属膜の窒化物からなる中間層を成膜する第２の成膜工程
と、再び高融点金属膜を成膜する第２の成膜工程とを含むこ
とを特徴とする特許請求の範囲第（１）項記載の半導体
装置の製造方法。
（３）前記第２の成膜工程は、前記第１の成膜工程で成膜された高融点金属膜の表面を
アンモニアガス雰囲気中で加熱し窒化する窒化工程であ
ることを特徴とする特許請求の範囲第（２）項記載の半
導体装置の製造方法。
（４）前記第１の成膜工程は選択ＣＶＤ工程であることを特徴とする特許請求の範囲
第（２）項又は第（３）項記載の半導体装置の製造方法
。
（５）前記高融点金属膜の形成工程が、高融点金属の窒化物膜を形成する第１の成膜工程と、高融点金属膜を成膜する第２の成膜工程とを含むことを特徴とする特許請求の範囲第（１）項記載
の半導体装置の製造方法。
（６）前記高融点金属膜の形成工程が、高融点金属膜を成膜する第１の成膜工程と、高融点金属
の窒化物膜を形成する第２の成膜工程とを含むことを特徴とする特許請求の範囲第（１）項記載
の半導体装置の製造方法。
（７）前記第２の成膜工程は、第１の成膜工程で成膜された高融点金属膜の表面をアン
モニアガス雰囲気中で加熱し窒化する窒化工程であるこ
とを特徴とする特許請求の範囲第（６）項記載の半導体
装置の製造方法。
（８）前記高融点金属膜はタングステン膜であることを
特徴とする特許請求の範囲第（１）項乃至第（７）項の
いずれかに記載の半導体装置の製造方法。