JPS61226959A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS61226959A
JPS61226959A JP60067813A JP6781385A JPS61226959A JP S61226959 A JPS61226959 A JP S61226959A JP 60067813 A JP60067813 A JP 60067813A JP 6781385 A JP6781385 A JP 6781385A JP S61226959 A JPS61226959 A JP S61226959A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
oxide film
silicon layer
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60067813A
Other languages
English (en)
Other versions
JP2577342B2 (ja
Inventor
Takeo Maeda
前田 健夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60067813A priority Critical patent/JP2577342B2/ja
Publication of JPS61226959A publication Critical patent/JPS61226959A/ja
Priority to US07/181,392 priority patent/US4900257A/en
Application granted granted Critical
Publication of JP2577342B2 publication Critical patent/JP2577342B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/015Capping layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/017Clean surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/147Silicides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/976Temporary protective layer

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置およびその製造方法に閏するもので
ある。
〔発明の技術的背景〕
MO8型半導体装置においてはゲート電極あるいは配線
層として不純物をドープしたポリシリコン層が用いられ
るが、この多結晶シリコン層を低抵抗化J−るためぞの
上に金属または金属珪化物を11[積さUたいわゆるポ
リリイド構造が採用されることがある。
第3図はこのJ−う4Tポリリイド構造のMO8O8型
半導体装置面構造を示J断面図であって、半導体基板1
土に形成された素子分離のための厚いフィールド酸化膜
2で囲まれた素子領域の中心部にグー1〜酸化躾3を介
して不純物をドープした多結晶シリコン層4および金属
珪化物5を積層したゲート電極7が形成されており、そ
の周囲の半導体基板中には高淵痘不純物拡散領域である
ソース、ドレイン領域が形成されている。
グー1へ電極7中の金属珪化物5は例えば珪化チタン、
珪化モリブデン等の高融点金属珪化物であり、不純物を
ドープした多結晶99112層4とともに比抵抗値を下
げ、導電率の向上に寄与している。
〔背■技術の問題点〕
しかしながら、このようなグー1−電極トに形成された
金属または金属珪化物は直接外部に霞出覆る構造となっ
ているため、半導体製造工程中で酸化されて酸化膜6を
形成し、あるいはエツチングされて低抵抗化が妨げられ
ることがある。
1なわち、金属または金属珪化物は製造工程を経る間に
雰囲気中の酸素を吸収して酸化され、表面に酸化膜が形
成される。第5図は多結晶シリコン層4および金属珪化
物5を積層して成る配線層上に酸化膜6が形成された上
に絶縁膜9が堆積され、コンタクト孔開孔部にアルミニ
ウム配線10が設【Jられた様子を示す断面図である。
この場合、アルミニウム配線10ど金属珪化物5との接
触部Bには絶縁性の酸化膜6が介在するためオーミック
接触が妨げられる。
このため、コンタクト孔を開孔する反応性イオンエツチ
ング(F<IE)I程完了後にフッ酸による化成処理を
行なって酸化膜を除去するようにしている。
しかしながら、金属酸化膜および金属珪化物はフッ酸に
よってエツチングされやすく、エツチング制御が適切に
行われないときは第4図のA部に示すように金属酸化膜
6のみでなく金属珪化物5もエツチングされCしまい低
抵抗化が達成できない。
(発明の目的) 本発明はこのような問題点を解決Jるためなされたもの
で、低抵抗化を確実に図ることができ、かつ金属配線層
と良好なオーミック接触を得ることができる半導体装置
およびその製造方法を提供することを目的とする。
〔発明の概要〕
上記目的達成のため、本発明にかかる半導体装置におい
ては、シリコン基板または堆積されたシリコン層の」−
に珪化された高融点金属層およびこの高融点金属の窒化
物層を形成するようにしており、シリコン層等の低抵抗
化および金属、配線層とのオーミック接触が可能どなっ
ている。また、本発明にかかる半導体装置の製造方法に
おいては、シリコン基板上に多結晶シリコン層を形成1
ノ、これに不純物イオンを注入、拡散し、散拡後の多結
晶シリコン層上に形成された自然酸化膜を除去し、その
上に高融点金属層おにびこの高融点金属の窒化物層を連
続して形成し、この積層体を所望形状にパターニングし
、加熱により高融点金属層を珪化することを備えており
、上述の特徴を備えた半導体装置をI+?ることができ
る。
〔発明の実施例〕
以下、図面を参照しながら本発明の一実施例を詳細に説
明する。
第1図(f)は本発明にかかる半導体装置の構成を示し
た断面図である。
これによれば、この半導体装置はフィールド酸化膜12
で囲まれたトランジスタ領域内の中心部にゲート酸化膜
13、不純物をドーピングした多結晶シリ−1ン層14
、珪化チタン層21、窒化チタン層16′が積層状態と
なったゲート電極とその両側の半導体基板11中に形成
された高温度不純物拡散領域を有している。窒化チタン
は化学的に安定であるため酸化が発生しにくく、この上
にアルミニウム等の配線金属層との接触特性が良好であ
る。第2図はこのような接続を行なった本発明の半導体
装置を示す断面図であって多結晶9912層14の配線
層の一部に]ンタクト孔が設()られた様子を示してい
る。これによれば配線用の不純物ドーピングが行なわれ
た多結晶シリコン層14上に第1図(f)と同様に珪化
チタン層21および窒化チタン層16′が形成され、珪
化ブタン層21 GEL配線層の低抵抗化に寄巧してい
る。これらの十には酸化シリコンの絶縁膜22が形成さ
れ、その一部に開孔が設置ノられてアルミニウムの配線
層23が−ぞの開孔部に形成されている。窒化チタン層
21の土面には酸化膜が形成されないためアルミニウム
配線層と良好なA−ミック接触が得られ−Cいる。
次に、このJ:うな半導体!!i謂の製造工程を第1図
を参照しながら説明する。
製造する半導体装置をn5VネルMO8型半導体装首ど
すれば、J:ずp型で比抵抗0.1〜10Ω・cmの半
導体基板11−1−に選択酸化法等で素子分離のための
厚い酸化膜であるフィールド酸化膜12を形成し、能動
素子形成領域にはゲート酸化膜13を100〜200A
の厚さで形成覆る(第1図(a))。
次に能動素子形成領域にチャネル形成用のイオン注入を
施した後、全面に多結晶シリコン層12を減圧CVI’
)法で1000〜3000人の厚さに堆積させ、この多
結晶シリコン層を導体化するためにヒ素15を加速電圧
40KeV、ドーズ吊5X10〜5 X 1015cr
tr−2でイオン注入し、加熱して活性化させる(第1
図(b))。なお、この場合の多結晶シリコン層の膜厚
は従来の場合に比べて薄くできる。これは次の工程で形
成される高融点金属層がソース、ドレイン形成のための
イオン注入の際、マスクどして十分機能し、ゲート部下
にイオンが侵入することが少ないことによる。
次に多結晶シリコン層14表面に形成された自然酸化膜
を真空中でアルゴンスパッタエツチングにJ:り除去し
、同一雰囲気中で^融点金属の一つであるチタン層16
をスパッタで、窒化チタン(TiN)層16′を化成ス
パッタ法によりそれぞれ100〜1000人の厚さで連
続して形成Jる(第1図(C))。
次に、多結晶シリ−]ン層14、チタン層16、窒化チ
タン層16′を写真食剣法でパターニングし、グーI〜
電極17を形成する(第1図(d))。
続いてソース、トレイン領域となる高il1度不純物拡
散領域を形成する′lこめにヒ素18を加速電圧40に
eV 、ドーズ吊1×1015〜5 X 1015cm
−2でイオン注入し、拡散させるどソース、ドレイン領
域19が形成される(第1図(e))。
さらに、850〜950℃に加熱した酸素雰囲気中で熱
処理を行なうと、ソース、ドレイン領域19上の基板表
面の酸化膜は厚い役酸化膜20となってグー1〜の耐圧
を向」−させるとともとに、ブタン層16には多結晶シ
リコン層14中のシリコン原子が侵入゛して反応し、珪
化シリコン層21に変わる。
この後、第2図を参照して前述したように絶縁膜22の
形成、アルミニウム電極23の形成等が行7tわれて半
導体装置が□完成する。
以上の実施例において4;L n f t/ネルM O
S型半導体装置について述べているがpチャネルMO8
やCMO3についても同様に本発明を適用できる。
また、実施例では金属チタンおにび窒化チタンについて
述べているが、高融点金属例えばチタンの他モリブデン
、タンタル、タングステン、コバルト、ニッケル、パラ
ジウムのいずれか−・つを使用することができる。
さらに実施例はグー1〜電極部について述べているが高
融点金属層を形成することができるのはシリコン基板そ
のものや第2層配線をなす多結晶シリコン層上であって
もよい。
また、製造方法においても通常行なわれるような各種の
変形が可能である。すなわち、多結晶シリコン層中への
イオン注入は高融点金属層の堆積後でもよく、多結晶シ
リコン中にドープされる不純物はトランジスタの導電型
にかかわらずいずれの導電型でも使用することができ、
高融点金属層をj「積する代りに高融点金属珪化物層を
最初からUt積することもできる。
なお、実施例に示した方法で作られた半導体装四におけ
る配線層の抵抗値は、従来の窒化膜がない場合には10
Ω/ mm 2であったのに対し、本発明によるもので
は1Ω/IMR2であった。また、この配線層−トに多
結晶シリコンににる配線層とのコンタクトを設けた場合
には一辺2μmの正方形コンタクト孔で従来【41KO
であったのが本発明によるものでは10Ωに低下した。
〔発明の効果〕
以上のように本発明によれば、シリコン層上に高融点金
属の珪化物層と酸化しにくい高融点金属の窒化物層を形
成するようにしているため表面に酸化物が形成されず、
良好なオーミック接触を実現できる他、コンタクトボー
ル形成後の化成処理にも侵されず、安定したオーミック
接触が得られる。
また、シリコン層の自然酸化膜を除去した後に金属層を
形成するにうにし−Cいるため、珪化が容易に起り配線
の低抵抗化が容易に得られる。
さらに、高融点金属の窒化膜は従来の金属珪化物に比べ
て低応力であり断差部で切れが発生しにくいことから信
頼性が向上すると共に配線の抵抗値を下げることができ
る。
【図面の簡単な説明】
第1図は本発明にかかる半導体装置の製造方法の各工程
を示す工程別断面図、第2図は本発明にかかる半導体装
置の作用を示す断面図、第3図は従来の半導体装置の構
成を示す断面図、第4図おにび第5図は従来の半導体装
置における問題点を承り断面図である。 1.11・・・シリコン基板、2,12・・・フィール
ド酸化膜、3.13・・・ゲート酸化膜、4.14・・
・多結晶シリコン層、5・・・金属珪化物層、6・・・
シリコン酸化膜、16・・・チタン層、16′・・・窒
化チタン層、21・・・珪化チタン層、22・・・絶縁
膜、23・・・アルミニウム配線。 出願人代理人  猪  股    清 第1図 手続補正書 昭和60年5月2日

Claims (1)

  1. 【特許請求の範囲】 1、シリコン基板または堆積されたシリコン層の上に、
    珪化された高融点金属層およびこの高融点金属の窒化物
    層を積層してなる半導体装置。 2、堆積されたシリコン層が不純物をドープした多結晶
    シリコン層である特許請求の範囲第1項記載の半導体装
    置。 3、堆積されたシリコン層がゲート電極であり、その周
    囲のシリコン基板中に高濃度不純物拡散領域を形成して
    なる特許請求の範囲第2項記載の半導体装置。 4、堆積されたシリコン層が配線層である特許請求の範
    囲第2項記載の半導体装置。 5、高融点金属がチタン、モリブデン、タンタル、タン
    グステン、コバルト、ニッケル、パラジウムのいずれか
    である特許請求の範囲第1項ないし第4項のいずれかに
    記載の半導体装置。 6、シリコン基板上に多結晶シリコン層を形成する工程
    と、 この多結晶シリコン層に不純物イオンを注入、拡散する
    工程と、 不純物拡散後の多結晶シリコン層上に形成された自然酸
    化膜を除去する工程と、 酸化膜の除去された多結晶シリコン層上に高融点金属層
    およびこの高融点金属の窒化物層を連続して形成する工
    程と、 前記多結晶シリコン層、高融点金属層、高融点金属窒化
    物層を所望形状にパターニングする工程と、 加熱処理を行ない前記高融点金属層を珪化物化する工程
    と、 を備えた半導体装置の製造方法。 7、パターニングがゲート電極パターニングである特許
    請求の範囲第6項記載の半導体装置の製造方法。 8、パターニングが配線パターニングである特許請求の
    範囲第6項記載の半導体装置の製造方法。 9、高融点金属がチタン、モリブデン、タンタル、タン
    グステン、コバルト、ニッケル、パラジウムのいずれか
    である特許請求の範囲第6項ないし第8項のいずれかに
    記載の半導体装置の製造方法。 10、自然酸化膜の除去がスパッタエッチングにより行
    なわれる特許請求の範囲第9項に記載の半導体装置の製
    造方法。
JP60067813A 1985-03-30 1985-03-30 半導体装置およびその製造方法 Expired - Lifetime JP2577342B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60067813A JP2577342B2 (ja) 1985-03-30 1985-03-30 半導体装置およびその製造方法
US07/181,392 US4900257A (en) 1985-03-30 1988-04-14 Method of making a polycide gate using a titanium nitride capping layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60067813A JP2577342B2 (ja) 1985-03-30 1985-03-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS61226959A true JPS61226959A (ja) 1986-10-08
JP2577342B2 JP2577342B2 (ja) 1997-01-29

Family

ID=13355758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60067813A Expired - Lifetime JP2577342B2 (ja) 1985-03-30 1985-03-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US4900257A (ja)
JP (1) JP2577342B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811078A (en) * 1985-05-01 1989-03-07 Texas Instruments Incorporated Integrated circuit device and process with tin capacitors
JPH08250727A (ja) * 1995-03-10 1996-09-27 Nec Corp 半導体装置およびその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
JPH0582519A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体装置の配線及びその製造方法
JP2705513B2 (ja) * 1993-06-08 1998-01-28 日本電気株式会社 半導体集積回路装置の製造方法
US5652181A (en) * 1993-11-10 1997-07-29 Micron Display Technology, Inc. Thermal process for forming high value resistors
US5554566A (en) * 1994-09-06 1996-09-10 United Microelectronics Corporation Method to eliminate polycide peeling
JP3072754B2 (ja) * 1994-10-18 2000-08-07 シャープ株式会社 半導体装置の製造方法
US5712196A (en) * 1995-06-07 1998-01-27 Advanced Micro Devices, Inc. Method for producing a low resistivity polycide
EP0812009A3 (en) * 1996-06-03 1998-01-07 Texas Instruments Incorporated Improvements in or relating to semiconductor processing
US5923999A (en) * 1996-10-29 1999-07-13 International Business Machines Corporation Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device
US5846871A (en) * 1997-08-26 1998-12-08 Lucent Technologies Inc. Integrated circuit fabrication
US6369423B2 (en) 1998-03-03 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device with a thin gate stack having a plurality of insulating layers
US5981365A (en) * 1998-03-10 1999-11-09 Advanced Micro Devices, Inc. Stacked poly-oxide-poly gate for improved silicide formation
US6348413B1 (en) 1998-09-21 2002-02-19 Advanced Micro Devices, Inc. High pressure N2 RTA process for TiS2 formation
KR100318459B1 (ko) 1998-12-22 2002-02-19 박종섭 티타늄폴리사이드게이트전극형성방법
KR20000042876A (ko) 1998-12-28 2000-07-15 김영환 반도체 소자의 게이트 전극 형성방법
JP3988342B2 (ja) 1998-12-29 2007-10-10 株式会社ハイニックスセミコンダクター 半導体素子のゲート電極形成方法
US7482675B2 (en) * 2005-06-24 2009-01-27 International Business Machines Corporation Probing pads in kerf area for wafer testing
US8686562B2 (en) 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
US8743207B2 (en) 2010-07-27 2014-06-03 Flir Systems Inc. Infrared camera architecture systems and methods
US9129796B2 (en) * 2010-08-19 2015-09-08 Texas Instruments Incorporated Pre-metal deposition clean process
US8461034B2 (en) * 2010-10-20 2013-06-11 International Business Machines Corporation Localized implant into active region for enhanced stress

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846631A (ja) * 1981-09-16 1983-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPS6032359A (ja) * 1983-08-02 1985-02-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4502209A (en) * 1983-08-31 1985-03-05 At&T Bell Laboratories Forming low-resistance contact to silicon

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
JPS58500680A (ja) * 1981-05-04 1983-04-28 モトロ−ラ・インコ−ポレ−テツド 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法
US4472237A (en) * 1981-05-22 1984-09-18 At&T Bell Laboratories Reactive ion etching of tantalum and silicon
JPS5898963A (ja) * 1981-12-09 1983-06-13 Nec Corp 半導体装置
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846631A (ja) * 1981-09-16 1983-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPS6032359A (ja) * 1983-08-02 1985-02-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4502209A (en) * 1983-08-31 1985-03-05 At&T Bell Laboratories Forming low-resistance contact to silicon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811078A (en) * 1985-05-01 1989-03-07 Texas Instruments Incorporated Integrated circuit device and process with tin capacitors
JPH08250727A (ja) * 1995-03-10 1996-09-27 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US4900257A (en) 1990-02-13
JP2577342B2 (ja) 1997-01-29

Similar Documents

Publication Publication Date Title
JPS61226959A (ja) 半導体装置およびその製造方法
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
JPH0564456B2 (ja)
JPS61206243A (ja) 高融点金属電極・配線膜を用いた半導体装置
JPS60193333A (ja) 半導体装置の製造方法
JPH069203B2 (ja) 半導体装置とその製造方法
JPH0322694B2 (ja)
JPS6197975A (ja) 半導体装置の製造方法
JPH06112149A (ja) 半導体装置の製造方法
JP3067433B2 (ja) 半導体装置の製造方法
JPS63284857A (ja) 半導体装置及びその製造方法
JPS5966165A (ja) 電極配線およびその製造方法
JPH11186548A (ja) 半導体装置及びその製造方法
JP2654175B2 (ja) 半導体装置の製造方法
JPS6119172A (ja) Mos型半導体装置の製造方法
JPS62200747A (ja) 半導体装置の製造方法
JPH01120051A (ja) 半導体装置
JP2668380B2 (ja) 半導体装置の製造方法
JPS6151941A (ja) 電極・配線膜の製造方法
JPS6154661A (ja) 半導体装置の製造方法
JPH0434820B2 (ja)
JPS625657A (ja) 半導体集積回路装置
JPS58182244A (ja) 半導体装置の製造方法
JPH11261062A (ja) Mosトランジスタの製造方法及び半導体装置の製造方法
JPH03154332A (ja) 半導体装置の製造方法